JPH0555404A - 半導体素子搭載用プリント基板 - Google Patents
半導体素子搭載用プリント基板Info
- Publication number
- JPH0555404A JPH0555404A JP21258391A JP21258391A JPH0555404A JP H0555404 A JPH0555404 A JP H0555404A JP 21258391 A JP21258391 A JP 21258391A JP 21258391 A JP21258391 A JP 21258391A JP H0555404 A JPH0555404 A JP H0555404A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- layer
- circuit board
- printed circuit
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 特に銅系リードフレームを有するパッケージ
の剥離を防止した半導体素子搭載用プリント基板を提供
する。 【構成】 導体箔を貼付したプリント基板上にＳｎ−Ｐ
ｂ合金層を有し、前記Ｓｎ−Ｐｂ合金層の上面および／
または下面にＺｎ層を有してなる半導体素子搭載用プリ
ント基板および導体箔を貼付したプリント基板上にＺｎ
−Ｓｎ−Ｐｂ合金層を有してなる半導体素子搭載用プリ
ント基板。
の剥離を防止した半導体素子搭載用プリント基板を提供
する。 【構成】 導体箔を貼付したプリント基板上にＳｎ−Ｐ
ｂ合金層を有し、前記Ｓｎ−Ｐｂ合金層の上面および／
または下面にＺｎ層を有してなる半導体素子搭載用プリ
ント基板および導体箔を貼付したプリント基板上にＺｎ
−Ｓｎ−Ｐｂ合金層を有してなる半導体素子搭載用プリ
ント基板。
Description
【０００１】
【産業上の利用分野】本発明は、銅系リードフレームを
持つ半導体パッケージを搭載するプリント基板に関す
る。
持つ半導体パッケージを搭載するプリント基板に関す
る。
【０００２】
【従来の技術】最近、半導体装置の出力向上から放熱が
問題となり、放熱性にすぐれた銅系のリードフレームが
多用されるようになってきた。しかし、銅系は実装時の
半田との接合でＣｕ−Ｓｎの金属間化合物Ｃｕ3 Ｓｎ、
Ｃｕ6 Ｓｎ5 等が成長し、この脆い層の成長によりパッ
ケージが剥がれる問題が多発している。この剥離のモデ
ル図を図６、図７に示す。
問題となり、放熱性にすぐれた銅系のリードフレームが
多用されるようになってきた。しかし、銅系は実装時の
半田との接合でＣｕ−Ｓｎの金属間化合物Ｃｕ3 Ｓｎ、
Ｃｕ6 Ｓｎ5 等が成長し、この脆い層の成長によりパッ
ケージが剥がれる問題が多発している。この剥離のモデ
ル図を図６、図７に示す。
【０００３】剥離はリードフレーム（アウターリード
２）の銅と半田３の間でおこる。６ははがれ部を示す。
通常リードフレーム側には電気半田めっき（６０Ｓｎ−
４０Ｐｂ）または溶融半田めっき（６０Ｓｎ−４０Ｐ
ｂ）が１０〜１５μｍ施されており、この半田めっき中
のＳｎとリードフレームの銅とが反応してε相（Ｃｕ3
Ｓｎ）またはη相（Ｃｕ6 Ｓｎ5 ）と呼ばれる硬い合金
層が半田付け時の加熱温度の作用で加速成長される。
２）の銅と半田３の間でおこる。６ははがれ部を示す。
通常リードフレーム側には電気半田めっき（６０Ｓｎ−
４０Ｐｂ）または溶融半田めっき（６０Ｓｎ−４０Ｐ
ｂ）が１０〜１５μｍ施されており、この半田めっき中
のＳｎとリードフレームの銅とが反応してε相（Ｃｕ3
Ｓｎ）またはη相（Ｃｕ6 Ｓｎ5 ）と呼ばれる硬い合金
層が半田付け時の加熱温度の作用で加速成長される。
【０００４】一方、プリント基板５側も６０Ｓｎ−４０
Ｐｂの溶融半田めっき（図示せず）が５〜７μｍ施され
ている。さらに、半田付けを確実にするためにリードフ
レームのアウターリード当接部のみに半田ペースト印刷
（分散剤＋３０〜４０μｍφの半田粒）が１００〜１５
０μｍ施されている。この半田ペースト（半田コート
４）はタックを持っており、この上部に半導体パッケー
ジ１のアウターリード２を接着して、加熱リフロー炉に
送られる。リフロー後は、半田ペースト中の分散剤成分
が揮発するので、実質厚さは約１／２（５０〜７５μ
ｍ）になる。
Ｐｂの溶融半田めっき（図示せず）が５〜７μｍ施され
ている。さらに、半田付けを確実にするためにリードフ
レームのアウターリード当接部のみに半田ペースト印刷
（分散剤＋３０〜４０μｍφの半田粒）が１００〜１５
０μｍ施されている。この半田ペースト（半田コート
４）はタックを持っており、この上部に半導体パッケー
ジ１のアウターリード２を接着して、加熱リフロー炉に
送られる。リフロー後は、半田ペースト中の分散剤成分
が揮発するので、実質厚さは約１／２（５０〜７５μ
ｍ）になる。
【０００５】パッケージの実装が完了すると、実装基板
の信頼性を確認するために−５０℃〜１５０℃の温度サ
イクル試験を、通常５０〜１００サイクル実施する。こ
の時プリント基板の膨張、収縮がおこり、パッケージの
アウターリードとの間に熱応力が発生する。この繰り返
し応力が加わった場合、脆い金属間化合物が存在すると
剥離を生じやすくなる。いわゆる、熱サイクル疲労破断
と解釈されている。しかし、この他に振動破壊の説もあ
る。即ち、この金属間化合物は振動で比較的簡単にクラ
ックが入るため、初期クラックが入り温度サイクル試験
での寿命も短くなる。実際この金属間化合物が１０μｍ
以上成長すると振動試験に耐えられなくなる。
の信頼性を確認するために−５０℃〜１５０℃の温度サ
イクル試験を、通常５０〜１００サイクル実施する。こ
の時プリント基板の膨張、収縮がおこり、パッケージの
アウターリードとの間に熱応力が発生する。この繰り返
し応力が加わった場合、脆い金属間化合物が存在すると
剥離を生じやすくなる。いわゆる、熱サイクル疲労破断
と解釈されている。しかし、この他に振動破壊の説もあ
る。即ち、この金属間化合物は振動で比較的簡単にクラ
ックが入るため、初期クラックが入り温度サイクル試験
での寿命も短くなる。実際この金属間化合物が１０μｍ
以上成長すると振動試験に耐えられなくなる。
【０００６】パッケージの剥離は応力が直接加わりやす
いリードフレームの銅側界面で多発するが、まれにプリ
ント基板の銅界面で起こる場合もある。
いリードフレームの銅側界面で多発するが、まれにプリ
ント基板の銅界面で起こる場合もある。
【０００７】これを防ぐために発明者等はプリント基板
側の半田にＺｎを添加する方法を見いだした。Ｚｎは、
金属間化合物を成長しにくくする効果がある（特開平０
１−２６２０９２号公報参照）。
側の半田にＺｎを添加する方法を見いだした。Ｚｎは、
金属間化合物を成長しにくくする効果がある（特開平０
１−２６２０９２号公報参照）。
【０００８】このＺｎの添加はリードフレーム側に行っ
ても良く、これによりリフロー炉での加熱溶融時、Ｚｎ
は均一に拡散するので同様の効果が得られる。ただし、
リードフレーム側にＺｎ添加の半田めっきを施した時
は、実装前の加熱工程（パッケージモールド封止時の１
７０℃×５ｈ保持、素子取付時の２００℃×５ｈ保持）
等における金属間化合物の成長をも防止できるのでアウ
ターリードの曲げ成形時のクラックの発生、リードの折
れ等も防止することができる。また、ＴＡＢテープキャ
リア等の場合にはインナーリード側のポッティング封止
剤との熱サイクルストレスによるインナーリードの熱サ
イクル疲労破断も防止できる。
ても良く、これによりリフロー炉での加熱溶融時、Ｚｎ
は均一に拡散するので同様の効果が得られる。ただし、
リードフレーム側にＺｎ添加の半田めっきを施した時
は、実装前の加熱工程（パッケージモールド封止時の１
７０℃×５ｈ保持、素子取付時の２００℃×５ｈ保持）
等における金属間化合物の成長をも防止できるのでアウ
ターリードの曲げ成形時のクラックの発生、リードの折
れ等も防止することができる。また、ＴＡＢテープキャ
リア等の場合にはインナーリード側のポッティング封止
剤との熱サイクルストレスによるインナーリードの熱サ
イクル疲労破断も防止できる。
【０００９】
【発明が解決しようとする課題】リードフレーム、ＴＡ
Ｂテープキャリアは、多ピン化に伴いエッチングパター
ンが細かく、かつ銅板は０．１５ｍｍｔ→０．１ｍｍ
ｔ、銅箔は３５μｍｔ→２５μｍｔというように薄くな
っており、ますます前記金属間化合物の成長による危険
性が強まっている。
Ｂテープキャリアは、多ピン化に伴いエッチングパター
ンが細かく、かつ銅板は０．１５ｍｍｔ→０．１ｍｍ
ｔ、銅箔は３５μｍｔ→２５μｍｔというように薄くな
っており、ますます前記金属間化合物の成長による危険
性が強まっている。
【００１０】本発明の目的は、前記した従来技術の欠点
を解消し、特に銅系リードフレームを有するパッケージ
の剥離を防止した半導体素子搭載用プリント基板を提供
することにある。
を解消し、特に銅系リードフレームを有するパッケージ
の剥離を防止した半導体素子搭載用プリント基板を提供
することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明の第１の態様によれば、導体箔を貼付したプリ
ント基板上にＳｎ−Ｐｂ合金層を有し、前記Ｓｎ−Ｐｂ
合金層の上面および／または下面にＺｎ層を有してなる
半導体素子搭載用プリント基板が提供される。
に本発明の第１の態様によれば、導体箔を貼付したプリ
ント基板上にＳｎ−Ｐｂ合金層を有し、前記Ｓｎ−Ｐｂ
合金層の上面および／または下面にＺｎ層を有してなる
半導体素子搭載用プリント基板が提供される。
【００１２】また、本発明の第２の態様によれば、導体
箔を貼付したプリント基板上にＺｎ−Ｓｎ−Ｐｂ合金層
を有してなる半導体素子搭載用プリント基板が提供され
る。以下に本発明のプリント基板をさらに詳細に説明す
る。
箔を貼付したプリント基板上にＺｎ−Ｓｎ−Ｐｂ合金層
を有してなる半導体素子搭載用プリント基板が提供され
る。以下に本発明のプリント基板をさらに詳細に説明す
る。
【００１３】図７はパッケージ実装部の断面図である。
プリント基板５は、ポリイミド樹脂、ポリエチレン樹
脂、ポリエステル樹脂、可とう性エポキシ樹脂等の樹脂
類や、紙類等の可とう性、絶縁性を有する材料で構成さ
れ、その上に所望の導体箔７が接着剤等により貼着され
ている。
プリント基板５は、ポリイミド樹脂、ポリエチレン樹
脂、ポリエステル樹脂、可とう性エポキシ樹脂等の樹脂
類や、紙類等の可とう性、絶縁性を有する材料で構成さ
れ、その上に所望の導体箔７が接着剤等により貼着され
ている。
【００１４】本発明のプリント基板５に貼付される導体
箔７は、所望の配線パターンからなり、厚さは限定され
ないが、例えば１８μｍ程度である。また、導体箔７は
純銅箔に限らず、例えばＣｕ−Ｓｎ、Ｃｕ−Ｚｒ（錫入
り銅またはジルコニウム入り銅）等の銅系合金の箔であ
ってもよい。
箔７は、所望の配線パターンからなり、厚さは限定され
ないが、例えば１８μｍ程度である。また、導体箔７は
純銅箔に限らず、例えばＣｕ−Ｓｎ、Ｃｕ−Ｚｒ（錫入
り銅またはジルコニウム入り銅）等の銅系合金の箔であ
ってもよい。
【００１５】本発明の第１の態様は、前記基板５上の導
体箔７の表面にＳｎ−Ｐｂ合金層を有し、前記Ｓｎ−Ｐ
ｂ合金層の上面および／または下面にＺｎ層を有してな
る構造に特徴を有する。
体箔７の表面にＳｎ−Ｐｂ合金層を有し、前記Ｓｎ−Ｐ
ｂ合金層の上面および／または下面にＺｎ層を有してな
る構造に特徴を有する。
【００１６】前記Ｓｎ−Ｐｂ合金層の厚さは限定しない
が、通常１０〜３０μｍである。また、Ｓｎ−Ｐｂ合金
層の形成方法としては、電気めっき、溶融めっきを挙げ
ることができる。めっき材料としては、Ｓｎ−Ｐｂ半田
（Ｓｎ６０〜４０％）が用いられるが、これに微量のＡ
ｇまたはＢｉ等を添加した融点制御半田も用いることが
できる。
が、通常１０〜３０μｍである。また、Ｓｎ−Ｐｂ合金
層の形成方法としては、電気めっき、溶融めっきを挙げ
ることができる。めっき材料としては、Ｓｎ−Ｐｂ半田
（Ｓｎ６０〜４０％）が用いられるが、これに微量のＡ
ｇまたはＢｉ等を添加した融点制御半田も用いることが
できる。
【００１７】前記Ｚｎ層８は、Ｓｎ−Ｐｂ層４と導体箔
層７との間に設けてもよく（図１参照）、Ｓｎ−Ｐｂ層
４の上面に設けてもよい（図２参照）。また、Ｓｎ−Ｐ
ｂ層４の上面にＺｎ層８を設け、さらにその上にＳｎ−
Ｐｂ層４を設けてもよい（図３参照）。Ｚｎ層８の上に
Ｓｎ−Ｐｂ層４を設け、さらにＺｎ層８を設けたもの
（図４参照）は、特に金属間化合物の生成防止効果が顕
著である。前記各例におけるＺｎ層８の厚さは限定しな
いが通常０．１〜１．０μｍである。また、Ｚｎ層８の
形成方法としては、電気めっき法を挙げることができ
る。
層７との間に設けてもよく（図１参照）、Ｓｎ−Ｐｂ層
４の上面に設けてもよい（図２参照）。また、Ｓｎ−Ｐ
ｂ層４の上面にＺｎ層８を設け、さらにその上にＳｎ−
Ｐｂ層４を設けてもよい（図３参照）。Ｚｎ層８の上に
Ｓｎ−Ｐｂ層４を設け、さらにＺｎ層８を設けたもの
（図４参照）は、特に金属間化合物の生成防止効果が顕
著である。前記各例におけるＺｎ層８の厚さは限定しな
いが通常０．１〜１．０μｍである。また、Ｚｎ層８の
形成方法としては、電気めっき法を挙げることができ
る。
【００１８】本発明の第２の態様は、前記基板５上の導
体箔７の表面に、Ｚｎ−Ｓｎ−Ｐｂ合金層９を有してな
る構造に特徴を有する（図５参照）。
体箔７の表面に、Ｚｎ−Ｓｎ−Ｐｂ合金層９を有してな
る構造に特徴を有する（図５参照）。
【００１９】前記Ｚｎ−Ｓｎ−Ｐｂ合金層９の厚さは限
定しないが通常１０〜３０μｍである。また、Ｚｎ−Ｓ
ｎ−Ｐｂ合金層９の形成方法としては、電気めっき、溶
融めっきを挙げることができる。めっき材料としては、
前記本発明の第１の態様で説明したＳｎ−Ｐｂ半田に
０．３〜３％のＺｎを添加したものが用いられるが、こ
れにＳｂ、Ｉｎ、Ａｇ、Ａｕ、Ｃｕのうちの１種以上を
添加するようにしてもよい。
定しないが通常１０〜３０μｍである。また、Ｚｎ−Ｓ
ｎ−Ｐｂ合金層９の形成方法としては、電気めっき、溶
融めっきを挙げることができる。めっき材料としては、
前記本発明の第１の態様で説明したＳｎ−Ｐｂ半田に
０．３〜３％のＺｎを添加したものが用いられるが、こ
れにＳｂ、Ｉｎ、Ａｇ、Ａｕ、Ｃｕのうちの１種以上を
添加するようにしてもよい。
【００２０】本発明のプリント基板は、Ｃｕ系箔体から
なる被接合部材がＳｎ系合金半田で半田付けされ、かつ
前記Ｃｕ系箔体と半田との界面にＣｕ−Ｚｎ−Ｓｎの合
金相が形成されたものである。
なる被接合部材がＳｎ系合金半田で半田付けされ、かつ
前記Ｃｕ系箔体と半田との界面にＣｕ−Ｚｎ−Ｓｎの合
金相が形成されたものである。
【００２１】Ｃｕ系箔体からなる被接合部材をＳｎ系合
金半田で半田付けすると、被接合部材のＣｕと半田中の
Ｓｎとは親和力が強いため、Ｓｎが選択的に拡散し、被
接合部材と半田の界面にＣｕ3 Ｓｎ等の反応相を形成
し、この反応相は高温雰囲気の下で成長する。Ｃｕ系箔
体をＳｎ系合金半田で半田付けする限りはこの現象から
逃れることはできない。
金半田で半田付けすると、被接合部材のＣｕと半田中の
Ｓｎとは親和力が強いため、Ｓｎが選択的に拡散し、被
接合部材と半田の界面にＣｕ3 Ｓｎ等の反応相を形成
し、この反応相は高温雰囲気の下で成長する。Ｃｕ系箔
体をＳｎ系合金半田で半田付けする限りはこの現象から
逃れることはできない。
【００２２】そこで、Ｃｕとの親和力がＳｎよりも強く
かつ化合物を形成し難い元素であるＺｎを有する本発明
のプリント基板によれば、被接合部材と半田との界面に
Ｃｕ−Ｚｎ−Ｓｎの合金相が形成され、Ｃｕ3 Ｓｎ相の
形成を抑制する作用が得られる。また、このようなＣｕ
−Ｚｎ−Ｓｎの合金相は、ＣｕとＳｎ−Ｐｂ層との間に
Ｚｎ層を有する場合だけでなく、Ｓｎ−Ｐｂ層の上にＺ
ｎ層を有する場合（図２および図３参照）も同様に形成
され、同様の作用が得られる。
かつ化合物を形成し難い元素であるＺｎを有する本発明
のプリント基板によれば、被接合部材と半田との界面に
Ｃｕ−Ｚｎ−Ｓｎの合金相が形成され、Ｃｕ3 Ｓｎ相の
形成を抑制する作用が得られる。また、このようなＣｕ
−Ｚｎ−Ｓｎの合金相は、ＣｕとＳｎ−Ｐｂ層との間に
Ｚｎ層を有する場合だけでなく、Ｓｎ−Ｐｂ層の上にＺ
ｎ層を有する場合（図２および図３参照）も同様に形成
され、同様の作用が得られる。
【００２３】また、上記のようにＣｕ−Ｚｎ−Ｓｎの合
金相が形成された半田付物品は、脆いＣｕ3 Ｓｎ相が成
長できないため、熱応力や外力等が作用しても、半田付
部に剥離が発生し難い。
金相が形成された半田付物品は、脆いＣｕ3 Ｓｎ相が成
長できないため、熱応力や外力等が作用しても、半田付
部に剥離が発生し難い。
【００２４】
【実施例】以下に本発明を実施例に基づき具体的に説明
する。
する。
【００２５】（実施例１）銅箔厚さ２５μｍを有するガ
ラスエポキシプリント基板に対して、１μｍの電気Ｚｎ
めっきを施し、その上部に６０Ｓｎ−４０Ｐｂの電気半
田めっきを７μｍ施した。そのパターン上に６０Ｓｎ−
４０Ｐｂの半田粒を有する半田ペーストを１００μｍ印
刷し、その上部に、アウターリードに６０Ｓｎ−４０Ｐ
ｂの半田を７μｍ電気半田めっきしたＦｅ添加Ｃｕ合金
リードフレームを有する２０８ピンＱＦＰを実装した。
ラスエポキシプリント基板に対して、１μｍの電気Ｚｎ
めっきを施し、その上部に６０Ｓｎ−４０Ｐｂの電気半
田めっきを７μｍ施した。そのパターン上に６０Ｓｎ−
４０Ｐｂの半田粒を有する半田ペーストを１００μｍ印
刷し、その上部に、アウターリードに６０Ｓｎ−４０Ｐ
ｂの半田を７μｍ電気半田めっきしたＦｅ添加Ｃｕ合金
リードフレームを有する２０８ピンＱＦＰを実装した。
【００２６】（実施例２）電気Ｚｎめっきとその上部に
電気半田めっきを施すかわりに、６０Ｓｎ−３５Ｐｂ−
５Ｚｎの電気半田めっきをプリント基板に施したほかは
実施例１と同様にして半田ペースト印刷し、同時に実装
した。
電気半田めっきを施すかわりに、６０Ｓｎ−３５Ｐｂ−
５Ｚｎの電気半田めっきをプリント基板に施したほかは
実施例１と同様にして半田ペースト印刷し、同時に実装
した。
【００２７】（実施例３）電気半田めっきのかわりに溶
融めっきを施したほかは実施例２と同様にして半田ペー
スト印刷し、同様に実装した。
融めっきを施したほかは実施例２と同様にして半田ペー
スト印刷し、同様に実装した。
【００２８】（実施例４）電気半田めっきのさらに上層
に１μｍの電気Ｚｎめっきをプリント基板側に施したほ
かは実施例１と同様にして半田ペースト印刷し、同様に
実装した。
に１μｍの電気Ｚｎめっきをプリント基板側に施したほ
かは実施例１と同様にして半田ペースト印刷し、同様に
実装した。
【００２９】（実施例５）プリント基板上に３μｍの６
０Ｓｎ−４０Ｐｂの電気めっきを施し、その上に２μｍ
のＺｎ電気めっきを施し、さらにその上層に３μｍの６
０Ｓｎ−４０Ｐｂの電気めっきを施したほかは実施例１
と同様にして半田ペースト印刷し、同様に実装した。
０Ｓｎ−４０Ｐｂの電気めっきを施し、その上に２μｍ
のＺｎ電気めっきを施し、さらにその上層に３μｍの６
０Ｓｎ−４０Ｐｂの電気めっきを施したほかは実施例１
と同様にして半田ペースト印刷し、同様に実装した。
【００３０】（比較例１）Ｚｎ下地めっきを省略したほ
かは実施例１と同様にして半田ペースト印刷し、同様に
実装した。
かは実施例１と同様にして半田ペースト印刷し、同様に
実装した。
【００３１】前記実施例１〜５および比較例１について
大気中で１５０℃の加熱試験（１０〜１００時間）を行
ない、アウターリード部における金属間化合物の成長厚
さを断面研磨により観察した。その結果を表１に示す。
大気中で１５０℃の加熱試験（１０〜１００時間）を行
ない、アウターリード部における金属間化合物の成長厚
さを断面研磨により観察した。その結果を表１に示す。
【００３２】表１から明らかなように、実施例１〜５は
いずれも比較例に比べ大幅に金属間化合物の成長が抑制
され、特に１０時間加熱では全く成長が抑制されてい
る。
いずれも比較例に比べ大幅に金属間化合物の成長が抑制
され、特に１０時間加熱では全く成長が抑制されてい
る。
【００３３】
【００３４】
【発明の効果】本発明は、以上説明したように構成され
ているので、本発明のプリント基板は実装時における金
属間化合物の成長が抑制されるため、パッケージが剥離
しないという効果を奏する。
ているので、本発明のプリント基板は実装時における金
属間化合物の成長が抑制されるため、パッケージが剥離
しないという効果を奏する。
【図１】本発明の一例を示すプリント基板の断面図であ
る。
る。
【図２】本発明の他の例を示すプリント基板の断面図で
ある。
ある。
【図３】本発明の他の例を示すプリント基板の断面図で
ある。
ある。
【図４】本発明の他の例を示すプリント基板の断面図で
ある。
ある。
【図５】本発明の他の例を示すプリント基板の断面図で
ある。
ある。
【図６】パッケージ実装部の断面図である。
【図７】パッケージのアウターリードの剥がれ部を示す
断面図である。
断面図である。
１ 半導体装置（モールドパッケージ） ２ アウターリード ３ 半田 ４ 半田コート ５ プリント基板 ６ 剥がれ部 ７ 導体箔（銅箔） ８ Ｚｎ層 ９ Ｚｎ−Ｓｎ−Ｐｂ合金層
Claims (2)
- 【請求項１】導体箔を貼付したプリント基板上にＳｎ−
Ｐｂ合金層を有し、前記Ｓｎ−Ｐｂ合金層の上面および
／または下面にＺｎ層を有してなる半導体素子搭載用プ
リント基板。 - 【請求項２】導体箔を貼付したプリント基板上にＺｎ−
Ｓｎ−Ｐｂ合金層を有してなる半導体素子搭載用プリン
ト基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212583A JP2648408B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体素子搭載用プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212583A JP2648408B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体素子搭載用プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0555404A true JPH0555404A (ja) | 1993-03-05 |
| JP2648408B2 JP2648408B2 (ja) | 1997-08-27 |
Family
ID=16625107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212583A Expired - Lifetime JP2648408B2 (ja) | 1991-08-26 | 1991-08-26 | 半導体素子搭載用プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2648408B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0804058A1 (en) * | 1996-04-26 | 1997-10-29 | International Business Machines Corporation | Solder method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117494A (ja) * | 1986-11-06 | 1988-05-21 | 古河電気工業株式会社 | 回路基板 |
| JPS6472590A (en) * | 1987-09-14 | 1989-03-17 | Furukawa Electric Co Ltd | Method of mounting component of aluminum conductor circuit substrate |
| JPH01104796A (ja) * | 1987-10-16 | 1989-04-21 | Shinko Kogyo Kk | 多元合金被膜の形成方法 |
| JPH01262092A (ja) * | 1988-04-14 | 1989-10-18 | Hitachi Ltd | Ｃｕ系材料接合用はんだ及びはんだ付方法 |
-
1991
- 1991-08-26 JP JP3212583A patent/JP2648408B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117494A (ja) * | 1986-11-06 | 1988-05-21 | 古河電気工業株式会社 | 回路基板 |
| JPS6472590A (en) * | 1987-09-14 | 1989-03-17 | Furukawa Electric Co Ltd | Method of mounting component of aluminum conductor circuit substrate |
| JPH01104796A (ja) * | 1987-10-16 | 1989-04-21 | Shinko Kogyo Kk | 多元合金被膜の形成方法 |
| JPH01262092A (ja) * | 1988-04-14 | 1989-10-18 | Hitachi Ltd | Ｃｕ系材料接合用はんだ及びはんだ付方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0804058A1 (en) * | 1996-04-26 | 1997-10-29 | International Business Machines Corporation | Solder method |
| US5759379A (en) * | 1996-04-26 | 1998-06-02 | International Business Machines Corporation | Solder method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2648408B2 (ja) | 1997-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| JP2002261104A (ja) | 半導体装置および電子機器 | |
| JP2000269398A (ja) | 半導体デバイスのアルミニウム製リードフレームおよび製造方法 | |
| JP2021530111A (ja) | 電気めっきされたダイ取り付けを備える半導体デバイス | |
| JP2001230151A (ja) | リードレスチップ部品 | |
| JP2648408B2 (ja) | 半導体素子搭載用プリント基板 | |
| JP2001237279A (ja) | 半導体装置及びそれを用いた電子装置 | |
| JP2009224651A (ja) | 配線基板およびその製造方法 | |
| KR20010076196A (ko) | 반도체 장치와 그 제조방법 및 리드 프레임과 그 제조방법 | |
| JP2017168635A (ja) | パワーモジュール用基板及びパワーモジュールの製造方法 | |
| JP6370458B1 (ja) | 鉛フリーはんだ合金、及び、電子回路基板 | |
| JP3657874B2 (ja) | 半導体装置および電子機器 | |
| JP2001244622A (ja) | 電子回路装置 | |
| JP3385752B2 (ja) | セラミックプリント配線板及びその製造方法 | |
| JP3623686B2 (ja) | 配線基板の製造方法 | |
| JPH05259632A (ja) | プリント配線板およびその製造方法 | |
| JP2858494B2 (ja) | プリント配線基板用予備はんだ | |
| JP2001168513A (ja) | 非鉛系はんだ材料被覆基板の製造方法 | |
| JP4935755B2 (ja) | 電子部品の製造方法 | |
| JPH1168271A (ja) | 高純度銅配線基板 | |
| JPS60107845A (ja) | 半導体用回路基板 | |
| JP2007059681A (ja) | プリント基板およびその製造方法 | |
| CN115692353A (zh) | 金属部件 | |
| JPS62104059A (ja) | 半導体装置 | |
| JPH11330108A (ja) | 電子部品の接合方法及び接合材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970422 |