JPH0555135A - 微細パターン形成方法 - Google Patents
微細パターン形成方法Info
- Publication number
- JPH0555135A JPH0555135A JP3210675A JP21067591A JPH0555135A JP H0555135 A JPH0555135 A JP H0555135A JP 3210675 A JP3210675 A JP 3210675A JP 21067591 A JP21067591 A JP 21067591A JP H0555135 A JPH0555135 A JP H0555135A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor substrate
- photosensitive resist
- fine pattern
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【構成】 半導体基板１上に塗布されたレジストを現像
液３に漬してレジスト２の表面層を薄く除去してレジス
トの表面に凹凸１００を形成する。縮小投影露光法によ
り半導体回路パタ−ンが描画されたマスクパタ−ン５を
半導体基板１の感光性レジスト２を露光し現像すること
により所望のパタ−ン２０を形成する。 【効果】 レジスト内での多重干渉効果が緩和され、そ
の結果レジスト膜厚変動に対する寸法変動が低減され
る。
液３に漬してレジスト２の表面層を薄く除去してレジス
トの表面に凹凸１００を形成する。縮小投影露光法によ
り半導体回路パタ−ンが描画されたマスクパタ−ン５を
半導体基板１の感光性レジスト２を露光し現像すること
により所望のパタ−ン２０を形成する。 【効果】 レジスト内での多重干渉効果が緩和され、そ
の結果レジスト膜厚変動に対する寸法変動が低減され
る。
Description
【０００１】
【産業上の利用分野】本発明は、露光光源としてエキシ
マレーザ光を用いて半導体素子等のパターンを形成する
際の微細パターン形成方法に関するものである。
マレーザ光を用いて半導体素子等のパターンを形成する
際の微細パターン形成方法に関するものである。
【０００２】
【従来の技術】近年、半導体回路パターンの集積化はめ
ざましく、半導体素子の最小パターン寸法はディープサ
ブミクロン領域に達している。この集積化の原動力とな
ったのは、光リソグラフィ技術の解像限界が高NA化、短
波長化により進歩したためである。現在では実用化に向
けてエキシマレーザをもちいたディープサブミクロンの
パターン形成の研究開発がなされている。
ざましく、半導体素子の最小パターン寸法はディープサ
ブミクロン領域に達している。この集積化の原動力とな
ったのは、光リソグラフィ技術の解像限界が高NA化、短
波長化により進歩したためである。現在では実用化に向
けてエキシマレーザをもちいたディープサブミクロンの
パターン形成の研究開発がなされている。
【０００３】以下図面を参照しながら、上記した従来の
エキシマレーザを用いた微細パターン形成における問題
の一例について説明する。
エキシマレーザを用いた微細パターン形成における問題
の一例について説明する。
【０００４】（図６）は従来のエキシマレーザを用いた
場合のパターン形成におけるレジスト膜厚に対するレジ
ストパターン寸法変動を示すものである。エキシマレー
ザを用いたパターン形成では、解像性を向上させるため
透明性の高い化学型増幅レジストが用いられている。ま
たエキシマレーザ露光では、投影レンズに単色レンズを
もちいているためスペクトル線幅の狭いレーザ光を露光
光源として用いている。
場合のパターン形成におけるレジスト膜厚に対するレジ
ストパターン寸法変動を示すものである。エキシマレー
ザを用いたパターン形成では、解像性を向上させるため
透明性の高い化学型増幅レジストが用いられている。ま
たエキシマレーザ露光では、投影レンズに単色レンズを
もちいているためスペクトル線幅の狭いレーザ光を露光
光源として用いている。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、（図６）に示したごとくレジスト内での
多重干渉効果により定在波が顕著に現れレジスト膜厚に
対する変動が大きすぎると言う問題があった。本発明は
上記問題点に鑑み、エキシマレーザ露光における微細パ
ターンを寸法制御性よく、かつ安定に形成するための方
法を提供するものである。
うな構成では、（図６）に示したごとくレジスト内での
多重干渉効果により定在波が顕著に現れレジスト膜厚に
対する変動が大きすぎると言う問題があった。本発明は
上記問題点に鑑み、エキシマレーザ露光における微細パ
ターンを寸法制御性よく、かつ安定に形成するための方
法を提供するものである。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の微細パターン形成方法は、 半導体基板上
に感光性レジストを塗布する工程と、露光装置により半
導体集積回路が描画されたマスクパターンを前記感光性
レジストに露光する工程と、前記露光されたレジストを
所望の現像液により現像する工程からなる半導体リソグ
ラフィ工程において、前記露光装置による露光前に前記
半導体基板上に塗布された感光性レジストの表面に微細
な凹凸を形成するかまたはレジストの表面に屈折率の異
なった層を形成するという構成を備えたものである。
めに本発明の微細パターン形成方法は、 半導体基板上
に感光性レジストを塗布する工程と、露光装置により半
導体集積回路が描画されたマスクパターンを前記感光性
レジストに露光する工程と、前記露光されたレジストを
所望の現像液により現像する工程からなる半導体リソグ
ラフィ工程において、前記露光装置による露光前に前記
半導体基板上に塗布された感光性レジストの表面に微細
な凹凸を形成するかまたはレジストの表面に屈折率の異
なった層を形成するという構成を備えたものである。
【０００７】
【作用】本発明は上記した構成によってレジスト表面層
に微細な凹凸が形成されているため、レジスト表面層で
反射した光は各々位相がことなる。その結果レジスト中
での多重干渉による効果が低減され、レジスト膜厚の変
動に伴う寸法変動が低減されることとなる。さらに本発
明は、イオン照射により形成されたレジスト表面層の屈
折率の異なった層が反射防止膜として作用し、半導体基
板から反射する露光光の多重干渉を防止する。その結
果、レジスト膜厚の変動に伴う寸法変動が低減されるこ
ととなる。
に微細な凹凸が形成されているため、レジスト表面層で
反射した光は各々位相がことなる。その結果レジスト中
での多重干渉による効果が低減され、レジスト膜厚の変
動に伴う寸法変動が低減されることとなる。さらに本発
明は、イオン照射により形成されたレジスト表面層の屈
折率の異なった層が反射防止膜として作用し、半導体基
板から反射する露光光の多重干渉を防止する。その結
果、レジスト膜厚の変動に伴う寸法変動が低減されるこ
ととなる。
【０００８】
【実施例】以下本発明の一実施例の微細パタ−ン形成方
法について、図面を参照しながら説明する。
法について、図面を参照しながら説明する。
【０００９】（図１）は本発明の実施例における微細パ
タ−ン形成方法の工程図を示すものである。（図１）に
おいて、１は半導体基板ウエハ、２は半導体基板上に塗
布された感光性レジストである。（図１）ａのように半
導体基板１上に塗布されたレジスト２を現像液３に漬し
て（ｂ）レジストの表面層を薄く除去してレジストの表
面に凹凸１００を形成する（ｃ）。縮小投影露光法によ
り半導体回路パタ−ンが描画されたマスクパタ−ン５を
半導体基板上の感光性レジスト２を露光し（ｄ）、現像
することにより所望のレジストパタ−ン２０を形成する
（ｅ）。
タ−ン形成方法の工程図を示すものである。（図１）に
おいて、１は半導体基板ウエハ、２は半導体基板上に塗
布された感光性レジストである。（図１）ａのように半
導体基板１上に塗布されたレジスト２を現像液３に漬し
て（ｂ）レジストの表面層を薄く除去してレジストの表
面に凹凸１００を形成する（ｃ）。縮小投影露光法によ
り半導体回路パタ−ンが描画されたマスクパタ−ン５を
半導体基板上の感光性レジスト２を露光し（ｄ）、現像
することにより所望のレジストパタ−ン２０を形成する
（ｅ）。
【００１０】本発明の原理について、以下（図２）ａを
用いてその動作を説明する。（図２）ａは従来からの問
題であるレジスト内多重干渉効果を示す。ｅinは露光入
射光、ｅ0、ｅ2、ｅ4、ｅ6は半導体基板に入射する光、
ｅ1、ｅ3、ｅ5、ｅ7は半導体基板からの反射光を示す。
（図２）に示すようにレジスト内に入射した露光光はレ
ジスト中で多重反射を繰り返すことによりレジスト内の
深さｄにおける光強度は（数１）で表される。
用いてその動作を説明する。（図２）ａは従来からの問
題であるレジスト内多重干渉効果を示す。ｅinは露光入
射光、ｅ0、ｅ2、ｅ4、ｅ6は半導体基板に入射する光、
ｅ1、ｅ3、ｅ5、ｅ7は半導体基板からの反射光を示す。
（図２）に示すようにレジスト内に入射した露光光はレ
ジスト中で多重反射を繰り返すことによりレジスト内の
深さｄにおける光強度は（数１）で表される。
【００１１】
【数１】
【００１２】ここでＳは定在波幅、Ｒ1はレジストとエ
ア−界面での反射率、Ｒ2は基板とレジスト界面での反
射率、αはレジストの吸収係数、ｔはレジスト膜厚であ
る。（数１）から分かるようにレジスト内での定在波幅
はレジストと空気界面での反射率および基板とレジスト
界面での反射率が大きい程大きいことがわかる。そこで
この多重干渉の影響を低減するために本発明のごとくレ
ジスト表面に微細な凹凸を形成する。この様子を図２ｂ
に示す。このようにレジスト表面に微細な凹凸１００が
あるとレジスト表面から再反射した光（Ｉ1、3、5）は各
々位相が異なる。そのためこれらの再反射した光（Ｉ
1、3、5）はお互い同志が干渉により強めあったり弱めあ
ったりするというレジスト内多重干渉が低減される。そ
の結果図６に示すようにレジスト膜厚が変動しても露光
現像後に形成されるレジスト寸法の変動が低減されるこ
とになる。
ア−界面での反射率、Ｒ2は基板とレジスト界面での反
射率、αはレジストの吸収係数、ｔはレジスト膜厚であ
る。（数１）から分かるようにレジスト内での定在波幅
はレジストと空気界面での反射率および基板とレジスト
界面での反射率が大きい程大きいことがわかる。そこで
この多重干渉の影響を低減するために本発明のごとくレ
ジスト表面に微細な凹凸を形成する。この様子を図２ｂ
に示す。このようにレジスト表面に微細な凹凸１００が
あるとレジスト表面から再反射した光（Ｉ1、3、5）は各
々位相が異なる。そのためこれらの再反射した光（Ｉ
1、3、5）はお互い同志が干渉により強めあったり弱めあ
ったりするというレジスト内多重干渉が低減される。そ
の結果図６に示すようにレジスト膜厚が変動しても露光
現像後に形成されるレジスト寸法の変動が低減されるこ
とになる。
【００１３】次に本発明のレジスト表面に微細な凹凸を
形成する他の実施例２、３について示す。第２の実施例
は、図３に示すごとく半導体基板１上に感光性レジスト
２を塗布し９０゜Ｃで１分間プリベ−クする（ａ）。塩
素イオン１０等の反応性イオンエッチングにより表面を
エッチングし微細な凹凸１００を形成する（ｂ）。縮小
投影露光法により光１５にて半導体回路パタ−ンが描画
されたマスクパタ−ンを半導体基板１上の感光性レジス
ト２を露光し（ｃ）、現像することにより所望のパタ−
ン２０を形成する（ｄ）。さらに本発明の第３の実施例
について図４に示す。半導体基板１上に感光性レジスト
２を塗布し９０゜Ｃで１分間プリベ−クする（ａ）。遠
紫外光またはＵＶ光３０をレジスト全面に照射し
（ｂ）、現像することにより微細な凹凸を形成する
（ｃ）。縮小投影露光法により半導体回路パタ−ンが描
画されたマスクパタ−ン５を半導体基板上の感光性レジ
ストを露光し（ｄ）、現像することにより所望のパタ−
ン２０を形成する（ｅ）。
形成する他の実施例２、３について示す。第２の実施例
は、図３に示すごとく半導体基板１上に感光性レジスト
２を塗布し９０゜Ｃで１分間プリベ−クする（ａ）。塩
素イオン１０等の反応性イオンエッチングにより表面を
エッチングし微細な凹凸１００を形成する（ｂ）。縮小
投影露光法により光１５にて半導体回路パタ−ンが描画
されたマスクパタ−ンを半導体基板１上の感光性レジス
ト２を露光し（ｃ）、現像することにより所望のパタ−
ン２０を形成する（ｄ）。さらに本発明の第３の実施例
について図４に示す。半導体基板１上に感光性レジスト
２を塗布し９０゜Ｃで１分間プリベ−クする（ａ）。遠
紫外光またはＵＶ光３０をレジスト全面に照射し
（ｂ）、現像することにより微細な凹凸を形成する
（ｃ）。縮小投影露光法により半導体回路パタ−ンが描
画されたマスクパタ−ン５を半導体基板上の感光性レジ
ストを露光し（ｄ）、現像することにより所望のパタ−
ン２０を形成する（ｅ）。
【００１４】以下本発明の第４の実施例について図面を
参照しながら説明する。（図５）は本発明の第４の実施
例を示す微細パタ−ン形成を示す図である。半導体基板
１上に感光性レジスト２を塗布し９０゜Ｃで６０秒プリ
ベークする（ａ）。イオン照射装置によりＳｉイオン４
０を１０ｋｅＶで１ｘ１０16照射し注入層５０を形成す
る（ｂ）。縮小投影露光装置により半導体回路パターン
が描画されたマスクパタ−ン５を半導体基板上の感光性
レジスト２を露光し（ｃ）、現像することにより所望の
パターン２０を形成する（ｄ）。本発明の第２の実施例
では、レジスト表面上のイオン照射された領域（Ｓｉイ
オン注入層５０）の屈折率が１．３前後に変化しレジス
ト表面（４０ｎｍ）に反射防止膜が形成される。そのた
め半導体基板からレジスト表面に反射した光は再度半導
体基板に反射しない。即ち図２（ｃ）に示すｅ0、ｅ1の
光のみがレジストの露光に寄与することとなり、レジス
ト内の多重干渉がおこらなくなる。その結果図６に示す
ようにレジスト膜厚の変動に伴うレジスト寸法の変動が
低減される。本実施例ではイオン照射されたレジストの
厚みおよび屈折率は各々４０ｎｍ、１．３であるが、イ
オン照射された感光性レジストの表面層の屈折率が１．
１から１．５およびイオン照射された感光性レジストの
領域が表面層から（露光波長／４！屈折率）であっても
上記と同様の効果が得られる。
参照しながら説明する。（図５）は本発明の第４の実施
例を示す微細パタ−ン形成を示す図である。半導体基板
１上に感光性レジスト２を塗布し９０゜Ｃで６０秒プリ
ベークする（ａ）。イオン照射装置によりＳｉイオン４
０を１０ｋｅＶで１ｘ１０16照射し注入層５０を形成す
る（ｂ）。縮小投影露光装置により半導体回路パターン
が描画されたマスクパタ−ン５を半導体基板上の感光性
レジスト２を露光し（ｃ）、現像することにより所望の
パターン２０を形成する（ｄ）。本発明の第２の実施例
では、レジスト表面上のイオン照射された領域（Ｓｉイ
オン注入層５０）の屈折率が１．３前後に変化しレジス
ト表面（４０ｎｍ）に反射防止膜が形成される。そのた
め半導体基板からレジスト表面に反射した光は再度半導
体基板に反射しない。即ち図２（ｃ）に示すｅ0、ｅ1の
光のみがレジストの露光に寄与することとなり、レジス
ト内の多重干渉がおこらなくなる。その結果図６に示す
ようにレジスト膜厚の変動に伴うレジスト寸法の変動が
低減される。本実施例ではイオン照射されたレジストの
厚みおよび屈折率は各々４０ｎｍ、１．３であるが、イ
オン照射された感光性レジストの表面層の屈折率が１．
１から１．５およびイオン照射された感光性レジストの
領域が表面層から（露光波長／４！屈折率）であっても
上記と同様の効果が得られる。
【００１５】本発明ではＳｉイオンを照射した例を説明
したが、Ｐ、Ｂイオン等の不純物イオンまたは、Ａｒ、
Ｈｅ等の不活性イオンでも同様のことが行える。また本
発明の実施例では、イオン照射をもちいているため加速
エネルギ−を変化させるだけでレジストの表面上に均一
に屈折率の異なった層を任意の深さ形成することが可能
となる。
したが、Ｐ、Ｂイオン等の不純物イオンまたは、Ａｒ、
Ｈｅ等の不活性イオンでも同様のことが行える。また本
発明の実施例では、イオン照射をもちいているため加速
エネルギ−を変化させるだけでレジストの表面上に均一
に屈折率の異なった層を任意の深さ形成することが可能
となる。
【００１６】
【発明の効果】以上のように本発明は 半導体基板上に
感光性レジストを塗布する工程と、露光装置により半導
体集積回路が描画されたマスクパターンを前記感光性レ
ジストに露光する工程と、前記露光されたレジストを所
望の現像液により現像する工程からなる半導体リソグラ
フィ工程において、前記露光装置による露光前に前記半
導体基板上に塗布された感光性レジストの表面に微細な
凹凸または屈折率の異なった層を形成することにより、
可干渉な露光光のレジスト中での多重干渉の影響が低減
される。その結果レジスト膜厚変動による寸法変動を低
減することができる。
感光性レジストを塗布する工程と、露光装置により半導
体集積回路が描画されたマスクパターンを前記感光性レ
ジストに露光する工程と、前記露光されたレジストを所
望の現像液により現像する工程からなる半導体リソグラ
フィ工程において、前記露光装置による露光前に前記半
導体基板上に塗布された感光性レジストの表面に微細な
凹凸または屈折率の異なった層を形成することにより、
可干渉な露光光のレジスト中での多重干渉の影響が低減
される。その結果レジスト膜厚変動による寸法変動を低
減することができる。
【図１】本発明の第１の実施例における微細パタ−ン形
成の構成図
成の構成図
【図２】本発明の微細パタ−ン形成の原理図
【図３】本発明の第２の実施例における微細パタ−ン形
成の構成図
成の構成図
【図４】本発明の第３の実施例における微細パタ−ン形
成の構成図
成の構成図
【図５】本発明の第４の実施例における微細パタ−ン形
成の構成図
成の構成図
【図６】従来の微細パタ−ン形成における問題点を示す
図
図
Claims (6)
- 【請求項１】半導体基板上に感光性レジストを塗布する
工程と、露光装置により半導体集積回路が描画されたマ
スクパターンを前記感光性レジストに露光する工程と、
前記露光されたレジストを所望の現像液により現像する
工程からなる半導体リソグラフィ工程において、前記露
光装置による露光前に前記半導体基板上に塗布された感
光性レジストの表面に微細な凹凸を形成することを特徴
とする微細パターン形成方法。 - 【請求項２】半導体基板上に感光性レジストを塗布後、
現像液により前記感光性レジストの表面処理を行うこと
により前記レジストの表面に微細な凹凸を形成すること
を特徴とする請求項１記載の微細パターン形成方法。 - 【請求項３】半導体基板上に感光性レジストを塗布後、
反応性リアクティブイオンエッチングにより前記感光性
レジストの表面処理を行うことにより前記レジストの表
面に微細な凹凸を形成することを特徴とする請求項１記
載の微細パターン形成方法。 - 【請求項４】半導体基板上に感光性レジストを塗布後、
遠紫外光により前記感光性レジストを照射し現像液によ
り表面処理を行うことにより前記レジストの表面に微細
な凹凸を形成することを特徴とする請求項１記載の微細
パターン形成方法。 - 【請求項５】半導体基板上に感光性レジストを塗布する
工程と、露光装置により半導体集積回路が描画されたマ
スクパターンを前記感光性レジストに露光する工程と、
前記露光されたレジストを所望の現像液により現像する
工程からなる半導体リソグラフィ工程において、前記露
光装置による露光前に前記半導体基板上に塗布された感
光性レジストの表面層にイオン照射を行い屈折率の異な
った層を前期レジスト表面層に形成することを特徴とす
る微細パターン形成方法。 - 【請求項６】感光性レジストの表面層にシリコン、リ
ン、ボロンなどの不純物イオン照射を行いことにより屈
折率の異なった層を前期レジスト表面層に形成すること
を特徴とする請求項第５項記載の微細パターン形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210675A JPH0555135A (ja) | 1991-08-22 | 1991-08-22 | 微細パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210675A JPH0555135A (ja) | 1991-08-22 | 1991-08-22 | 微細パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555135A true JPH0555135A (ja) | 1993-03-05 |
Family
ID=16593254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3210675A Pending JPH0555135A (ja) | 1991-08-22 | 1991-08-22 | 微細パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555135A (ja) |
-
1991
- 1991-08-22 JP JP3210675A patent/JPH0555135A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2538728B2 (ja) | グレイ・レベル・マスクおよびその製造方法 | |
| EP0182332A2 (en) | Method of processing integrated circuits by photolithography | |
| KR100675782B1 (ko) | 비 흡수 레티클 및 이를 제조하는 방법 | |
| JP3499714B2 (ja) | 位相シフトマスク及びその製造方法 | |
| US5338626A (en) | Fabrication of phase-shifting lithographic masks | |
| EP0348962B1 (en) | Fine pattern forming method | |
| JPH0664341B2 (ja) | 半導体デバイスの製作法 | |
| JP3081655B2 (ja) | レジストパターンの形成方法 | |
| US5543252A (en) | Method for manufacturing exposure mask and the exposure mask | |
| EP0098922A2 (en) | Process for selectively generating positive and negative resist patterns from a single exposure pattern | |
| JPH0653106A (ja) | 微細レジストパターンの形成方法 | |
| JPH0555135A (ja) | 微細パターン形成方法 | |
| JPH04301846A (ja) | 露光用マスク基板の製造方法 | |
| JPH07106224A (ja) | パターン形成方法 | |
| JPH07273021A (ja) | 半導体装置の製造方法 | |
| JP3734052B2 (ja) | 露光方法および露光装置 | |
| US5948578A (en) | Photoresist | |
| JPH06140297A (ja) | レジスト塗布方法 | |
| JPH022568A (ja) | パターン形成方法 | |
| JPS6351637A (ja) | マスク形成方法 | |
| JPH08293454A (ja) | レジストパターンの形成方法 | |
| JPH0685070B2 (ja) | レジストパターンの現像方法 | |
| JPH01302350A (ja) | レジストパターン形成方法 | |
| JPS5848919A (ja) | 半導体装置の製造方法 | |
| JPH04318852A (ja) | レジスト・パターン形成方法 |