JPH0555132A - 配線部材の形成方法 - Google Patents

配線部材の形成方法

Info

Publication number
JPH0555132A
JPH0555132A JP21736091A JP21736091A JPH0555132A JP H0555132 A JPH0555132 A JP H0555132A JP 21736091 A JP21736091 A JP 21736091A JP 21736091 A JP21736091 A JP 21736091A JP H0555132 A JPH0555132 A JP H0555132A
Authority
JP
Japan
Prior art keywords
wiring
layer
conductor
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21736091A
Other languages
English (en)
Inventor
Fumio Oba
富美男 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21736091A priority Critical patent/JPH0555132A/ja
Publication of JPH0555132A publication Critical patent/JPH0555132A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】表面に段差形状を有する下地絶縁層上に配線層
を形成する配線部材において、配線層の段差の領域での
膜厚を増加(膜厚を補正)し、製造上の歩留りを向上す
る。 【構成】多層配線構造を採用する配線部材の形成方法に
おいて、層間絶縁層4の表面上に堆積法で配線5Aを堆
積し、配線5Aの表面上に回転滴下塗布(SOM)法で
配線5Aの表面の段差の領域a若しくはbに導電体5B
を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線部材に関し、特
に、表面に段差形状を有する下地絶縁層の表面に堆積法
で堆積される配線層を有する配線部材に適用して有効な
技術に関するものである。
【0002】
【従来の技術】半導体集積回路装置は配線層、絶縁層の
夫々を交互に重ね合せた所謂多層配線構造が採用され
る。この多層配線構造は、半導体素子間若しくは回路間
を接続する配線の占有面積を縮小できるので、高集積化
が図れる。また、多層配線構造は、配線の迂回を低減し
て配線長を短くでき、配線に付加される寄生容量及び抵
抗を低減できるので、回路動作速度の高速化を図れる。
【0003】2層配線構造の場合、半導体基板上に層間
絶縁層を介在して第1層目配線が形成され、第1層目配
線にはその表面を被覆する層間絶縁層に形成された接続
孔を通して前記層間絶縁層上に形成される第2層目配線
が電気的に接続される。第1層目配線、第2層目配線の
夫々は半導体技術分野で使用される配線材料のうち抵抗
値が小さくかつ実積が高いので多用されるアルミニウム
合金で形成される。アルミニウム合金は例えばマイグレ
ーション耐性を高めるCu、アロイスパイク耐性を高め
るSiの少なくともいずれかが添加されたアルミニウム
で形成される。アルミニウム合金は、現在のところ、ス
パッタ法若しくは蒸着法で堆積される。
【0004】なお、配線形成技術については、例えば日
経マイクロデバイス、1989年12月号、第91頁乃
至第98頁に記載されている。
【0005】
【発明が解決しようとする課題】前述の2層配線構造を
採用する半導体集積回路装置は、第1層目配線、第2層
目配線の夫々の接続領域において、層間絶縁層に接続孔
の形成にともなう段差形状が形成される。第2層目配線
つまりアルミニウム合金は、スパッタ法若しくは蒸着法
で堆積されるので、前記段差の領域での膜厚がそれ以外
の平担な領域での膜厚に比べて薄くなる。このため、第
2層目配線は、接続孔内若しくは接続孔の近傍で断線不
良が発生したり、断面積が縮小し、抵抗値が増大したり
或いはエレクトロマイグレーション耐性が劣化したり
し、半導体集積回路装置の製造プロセス上の歩留りが低
下する。
【0006】本発明の目的は、表面に段差形状を有する
下地絶縁層上に配線層を形成する配線部材において、配
線層の段差の領域での膜厚を増加(膜厚を補正)するこ
とが可能な技術を提供することにある。
【0007】本発明の他の目的は、下層配線層にそれを
被覆する層間絶縁層に形成された接続孔を通して上層配
線層が接続される配線部材において、前記上層配線層の
接続孔の領域での膜厚を増加(膜厚を補正)することが
可能な技術を提供することにある。
【0008】本発明の他の目的は、前記配線部材におい
て、製造プロセス上の歩留りを向上することが可能な技
術を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
【0011】(1)表面に段差形状を有する下地絶縁層
の表面に堆積法で堆積された配線層を形成する配線部材
の形成方法において、前記下地絶縁層の表面上に堆積法
で配線層を堆積する工程の前又は後に、前記下地絶縁層
の表面上に又は配線層の表面上に加熱され溶融された状
態の導電体を滴下塗布するとともに、前記導電体の滴下
の方向と交差する平面内で前記配線部材に回転を与え、
この後前記導電体を硬化し、前記下地絶縁層の表面又は
下地絶縁層の表面の段差形状が転写された配線層の表面
の段差の領域に導電体を形成する工程を備える。
【0012】(2)下地絶縁層の表面上に形成された下
層配線層に、その表面上を被覆する層間絶縁層に形成さ
れた接続孔を通して、この層間絶縁層の表面上に形成さ
れる上層配線層を接続する配線部材の形成方法におい
て、前記下地絶縁層、下層配線層、層間絶縁層、接続孔
の夫々を順次形成する工程と、前記層間絶縁層の表面上
に前記接続孔を通して下層配線層に接続される上層配線
層を堆積法で堆積する工程と、この上層配線層の表面上
に加熱され溶融された状態の導電体を滴下塗布するとと
もに、前記導電体の滴下の方向と交差する平面内で前記
配線部材に回転を与え、この後前記導電体を硬化し、前
記上層配線層の表面の前記接続孔内の領域に前記導電体
を埋込む工程とを備える。
【0013】(3)前記手段(2)の導電体は上層配線
層と実質的に同等若しくは上層配線層に比べて低い溶融
点を有し、前記滴下塗布及び配線部材の回転の際、前記
導電体若しくはその表面部分のみが加熱される。
【0014】
【作用】上述した手段(1)によれば、前記下地絶縁層
の表面又はその段差形状が転写された配線層の表面の段
差の領域に滴下塗布法に基づき導電体を形成できるの
で、前記配線層の下地絶縁層の表面の段差の領域での膜
厚を増加できる(膜厚を補正できる)。この結果、配線
層の前記段差の領域での断線不良、断面積の縮小に基づ
く抵抗値の増大やマイグレーション耐性の劣化等を防止
できるので、配線部材の製造プロセス上の歩留りを向上
できる。
【0015】上述した手段(2)によれば、前記層間絶
縁層に形成された接続孔の段差の領域において、上層配
線層の表面上に導電体を埋込み、上層配線層の膜厚を増
加できる(補正できる)。この結果、上層配線層の前記
段差の領域での断線不良、断面積の縮小に基づく抵抗値
の増大やマイグレーション耐性の劣化等を防止できるの
で、配線部材の製造プロセス上の歩留りを向上できる。
【0016】上述した手段(3)によれば、前記導電体
の形成の際に、この導電体の下層の上層配線層若しくは
それよりも下層の加熱に基づく不良を低減できる。
【0017】以下、本発明の構成について、多層配線構
造を採用する半導体集積回路装置に本発明を適用した一
実施例とともに説明する。
【0018】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【0019】
【実施例】本発明の一実施例である多層配線構造を採用
する半導体集積回路装置の形成方法について、図1及び
図2(各製造工程毎に示す要部断面図)を使用し、簡単
に説明する。
【0020】まず、単結晶珪素からなる半導体基板1の
主面(素子形成面)に図示しない半導体素子及び回路を
形成する(図1参照)。
【0021】次に、前記半導体基板1の主面上に半導体
素子等を被覆する層間絶縁層2を形成する。この層間絶
縁層2は例えばCVD法で堆積した酸化珪素膜を主体に
構成される。そして、この層間絶縁層2に、前記半導体
素子間若しくは回路間を接続するために、図示しない接
続孔を形成する。
【0022】次に、前記層間絶縁層2上の所定の領域に
第1層目配線(下層配線)3を形成する。第1層目配線
3は例えばスパッタ法若しくは蒸着法で堆積されたアル
ミニウム合金で形成する。アルミニウム合金はマイグレ
ーション耐性を高めるCu、アロイスパイク耐性を高め
るSiの少なくともいずれかが添加されたアルミニウム
で形成される。
【0023】前記第1層目配線3は、半導体基板1の全
面(以下、単に基板全面という)に堆積後、フォトリソ
グラフィ技術で形成されるマスク及びエッチング技術を
使用し、所定の形状にパターンニングされる。この数値
に限定されないが、半導体集積回路装置の製造プロセス
において、最小加工寸法が 0.8[μm]の場合、第1
層目配線3は配線幅寸法が1.0〜1.4[μm]、膜厚
が0.5〜0.8[μm]に形成される。
【0024】次に、前記第1層目配線3上を含む基板全
面上に層間絶縁層4を形成する。この層間絶縁層4は例
えばCVD法で堆積した酸化珪素膜を主体に構成され
る。そして、前記第1層目配線3の所定の領域におい
て、前記層間絶縁層4に接続孔4Aを形成する。接続孔
4Aは、層間絶縁層4の上部を等方性エッチングでエッ
チングし、下部を異方性エッチングでエッチングした、
下側に比べて上側の開口サイズが大きい、断面テーパ形
状で形成される。
【0025】次に、図1に示すように、前記層間絶縁層
4上の全面つまり基板全面上に第2層目配線(上層配
線)5Aを形成する。第2層目配線5Aは、前述の第1
層目配線3と同様にアルミニウム合金配線で形成され、
例えば同様の配線幅寸法及び膜厚で形成される。この第
2層目配線5Aは接続孔4Aを通して第1層目配線3に
電気的に接続される。
【0026】前記第2層目配線5Aは、スパッタ法若し
くは蒸着法で堆積されるので、その堆積の原理上、アル
ミニウム合金の堆積方向と交差する平面内において堆積
し、前記堆積方向と平面との交差が垂直に近づくにつれ
て堆積量が多くなる。つまり、この第2層目配線5A
は、層間絶縁層2、第1層目配線3の夫々の断面形状が
なす(第1層目配線3の端部の段差に基づく)段差形状
が転写された、層間絶縁層4の表面の段差の領域aにお
いて、層間絶縁層4及び接続孔4Aの断面形状がなす段
差の領域bにおいて、いずれの膜厚もそれ以外の層間絶
縁層4の表面の平担な領域に比べて薄くなる。あるい
は、第2層目配線5Aは、段差の領域a、bの夫々にお
いて、ステップカバレッジが低下する。
【0027】次に、図2に示すように、前記第2層目配
線5Aの全面上つまり基板全面上に導電体5Bを形成す
る。導電体5Bは、例えば第2層目配線5Aと同様の配
線材であるアルミニウム合金を使用し、図3(回転滴下
塗布装置の概略原理図)に示すように、回転滴下塗布
(SOM:pin n etal)法に基づき形成される。
【0028】図3に示すように、回転滴下塗布装置は、
スクライブ工程前の半導体基板1つまり半導体ウエーハ
10を図示しないテーブル上に載置し、半導体ウエーハ
10の平面に実質的に一致する平面内において半導体ウ
エーハ10に回転ωを与える機構を備える。前記テーブ
ルはウエーハ駆動源13により回転駆動力が制御され
る。
【0029】また、回転滴下塗布装置は回転する半導体
ウエーハ10の表面(層間絶縁層4の表面)にアルミニ
ウム合金供給源11から滴下ノズル12を通して流動性
を有する溶融状態の導電体(アルミニウム合金)5Bが
滴下され塗布される。導電体5Bは半導体ウエーハ10
の表面と交差する方向に滴下塗布される。
【0030】また、回転滴下塗布装置は、滴下塗布され
た導電体5Bが回転ωにより半導体ウエーハ10の表面
の全域に広がるまで硬化を抑える目的で、ランプ発生源
14及びそれで制御されるランプ15を有するランプア
ニール機構を備える。ランプアニール機構は、滴下塗布
された導電体5B、その表面部若しくは導電体5Bの下
地となる第2層目配線5Aの表面部だけを主体に加熱で
き、第2層目配線5Aの溶融不良、半導体素子を構成す
る半導体領域の不純物濃度プロファイルのだれ等、第2
層目配線5A及びその下層への損傷を防止できる。ラン
プアニール機構は、第2層目配線5Aを溶融せずしかも
導電体5Bの流動性を確保できる、約600[℃]前後
の表面の極部的な加熱ができる。なお、本発明において
は、ランプアニール機構に変えて、同様に極部的な加熱
が可能なレーザアニール機構を使用してもよい。
【0031】このような回転滴下塗布装置を使用し、回
転滴下塗布法に基づき導電体5Bを形成すると、前記図
2に示すように、段差の領域aにおいて、第2層目配線
5Aは、その上部に導電体5Bが形成(加算)され、膜
厚が増加される(平担な領域での膜厚に近くなる補正が
できる)。同様に、段差の領域bにおいて、第2層目配
線5Aは、接続孔4A内に導電体5Bが埋込まれ、第2
層目配線5Aの上部に導電体5Bが形成されるので、膜
厚が増加される。
【0032】前記導電体5Bを滴下塗布し、導電体5B
を硬化した後、前記第1層目配線3と同様に、導電体5
B及び第2層目配線5Aにパターンニングを施し、膜厚
が補正された第2層目配線5が形成される。
【0033】このように、表面に段差形状を有する層間
絶縁層4の表面に堆積法で堆積された第2層目配線5A
を形成する多層配線構造を採用する半導体集積回路装置
の形成方法において、前記層間絶縁層4の表面上に堆積
法で第2層目配線5Aを堆積する工程と、前記第2層目
配線5Aの表面上に加熱され溶融された状態の導電体5
Bを滴下塗布するとともに、前記導電体5Bの滴下の方
向と交差する平面内で前記半導体集積回路装置(半導体
ウエーハ10)に回転ωを与え、この後前記導電体5B
を硬化し、前記第2層目配線5Aの表面の段差の領域a
若しくはbに導電体5Bを形成する工程(膜厚が補正さ
れた第2層目配線5を形成する工程)を備える。この構
成により、前記層間絶縁層4の表面の段差形状が転写さ
れた第2層目配線5Aの表面の段差の領域a若しくは接
続孔4Aで形成された段差の領域bに回転滴下塗布法に
基づき導電体5Bを形成できるので、前記第2層目配線
5Aの段差の領域a若しくはbでの膜厚を増加できる
(膜厚を補正できる)。この結果、第2層目配線5Aの
前記段差の領域a若しくはbでの断線不良、断面積の縮
小に基づく抵抗値の増大やマイグレーション耐性の劣化
等を防止できるので、半導体集積回路装置の製造プロセ
ス上の歩留りを向上できる。
【0034】また、層間絶縁層2の表面上に形成された
第1層目配線3に、その表面上を被覆する層間絶縁層4
に形成された接続孔4Aを通して、この層間絶縁層4の
表面上に形成される第2層目配線5Aを接続する半導体
集積回路装置の形成方法において、前記層間絶縁層2、
第1層目配線層3、層間絶縁層4、接続孔4Aの夫々を
順次形成する工程と、前記層間絶縁層4の表面上に前記
接続孔4Aを通して第1層目配線3に接続される第2層
目配線5Aを堆積法で堆積する工程と、この第2層目配
線5Aの表面上に加熱され溶融された状態の導電体5B
を滴下塗布するとともに、前記導電体5Bの滴下の方向
と交差する平面内で前記半導体集積回路装置(半導体ウ
エーハ10)に回転ωを与え、この後前記導電体5Bを
硬化し、前記第2層目配線5Aの表面の前記接続孔4A
内の段差の領域bに前記導電体5Bを埋込む工程とを備
える。この構成により、前記層間絶縁層4に形成された
接続孔4Aの段差の領域bにおいて、第2層目配線5A
の表面上に導電体5Bを埋込み、第2層目配線5Aの膜
厚を増加できる(補正できる)。この結果、第2層目配
線5Aの前記段差の領域bでの断線不良、断面積の縮小
に基づく抵抗値の増大やマイグレーション耐性の劣化等
を防止できるので、半導体集積回路装置の製造プロセス
上の歩留りを向上できる。
【0035】また、前記導電体5Bは第2層目配線5A
と実質的に同等の溶融点を有し、前記滴下塗布及び回転
の際、前記導電体5B若しくはその表面部分のみが加熱
される。この構成により、前記導電体5Bの形成の際
に、この導電体5Bの下層の第2層目配線5A若しくは
それよりも下層の加熱に基づく不良を低減できる。
【0036】なお、本発明は、前記第2層目配線5Aと
してW膜等の高融点金属膜、導電体5Bとしてアルミニ
ウム合金膜の夫々を使用してもよい。この場合、高融点
金属膜に比べてアルミニウム合金の溶融点が低いので、
導電体5Bのアニールの際、第2層目配線5Aの溶融不
良等の損傷が生じない。
【0037】また、本発明は、前記導電体5Bを下地導
電層として使用し、この導電体5Bの上層に第2層目配
線5Aを形成してもよい。
【0038】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【0039】例えば、本発明は、前記2層配線構造を採
用する半導体集積回路装置において、第1層目配線3に
適用してもよい。
【0040】また、本発明は、3層配線構造若しくはそ
れ以上の多層配線構造を採用する半導体集積回路装置に
適用してもよい。
【0041】また、本発明は、半導体集積回路装置に限
定されず、マザーボード、ベビーボード等、半導体基板
をベースとする配線基板、PCB基板等、絶縁性樹脂基
板をベースとする配線基板等に適用できる。
【0042】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0043】表面に段差形状を有する下地絶縁層上に配
線層を形成する配線部材において、配線層の段差の領域
での膜厚を増加(膜厚を補正)できる。
【0044】下層配線層にそれを被覆する層間絶縁層に
形成された接続孔を通して上層配線層が接続される配線
部材において、前記上層配線層の接続孔の領域での膜厚
を増加(膜厚を補正)できる。
【0045】前記配線部材において、製造プロセス上の
歩留りを向上できる。
【図面の簡単な説明】
【図1】本発明の一実施例である多層配線構造を採用す
る半導体集積回路装置の形成方法を説明するための第1
工程における要部断面図。
【図2】第2工程における要部断面図。
【図3】前記形成方法で使用される回転滴下塗布装置の
概略原理図。
【符号の説明】
1…半導体基板、2,4…層間絶縁層、3…第1層目配
線、4A…接続孔、5,5A…第2層目配線、5B…導
電体、10…半導体ウエーハ、11…アルミニウム合金
供給源、12…滴下ノズル、13…ウエーハ駆動源、1
4…ランプ駆動源、15…ランプ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 表面に段差形状を有する下地絶縁層の表
    面に堆積法で堆積された配線層を形成する配線部材の形
    成方法において、前記下地絶縁層の表面上に堆積法で配
    線層を堆積する工程の前又は後に、前記下地絶縁層の表
    面上に又は配線層の表面上に加熱され溶融された状態の
    導電体を滴下塗布するとともに、前記導電体の滴下の方
    向と交差する平面内で前記配線部材に回転を与え、この
    後前記導電体を硬化し、前記下地絶縁層の表面又は下地
    絶縁層の表面の段差形状が転写された配線層の表面の段
    差の領域に導電体を形成する工程を備えたことを特徴と
    する配線部材の形成方法。
  2. 【請求項2】 下地絶縁層の表面上に形成された下層配
    線層に、その表面上を被覆する層間絶縁層に形成された
    接続孔を通して、この層間絶縁層の表面上に形成される
    上層配線層を接続する配線部材の形成方法において、前
    記下地絶縁層、下層配線層、層間絶縁層、接続孔の夫々
    を順次形成する工程と、前記層間絶縁層の表面上に前記
    接続孔を通して下層配線層に接続される上層配線層を堆
    積法で堆積する工程と、この上層配線層の表面上に加熱
    され溶融された状態の導電体を滴下塗布するとともに、
    前記導電体の滴下の方向と交差する平面内で前記配線部
    材に回転を与え、この後前記導電体を硬化し、前記上層
    配線層の表面の前記接続孔内の領域に前記導電体を埋込
    む工程とを備えたことを特徴とする配線部材の形成方
    法。
  3. 【請求項3】 前記導電体は上層配線層と実質的に同等
    若しくは上層配線層に比べて低い溶融点を有し、前記滴
    下塗布及び配線部材の回転の際、前記導電体若しくはそ
    の表面部分のみ加熱されることを特徴とする請求項2に
    記載の配線部材の形成方法。
JP21736091A 1991-08-28 1991-08-28 配線部材の形成方法 Pending JPH0555132A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21736091A JPH0555132A (ja) 1991-08-28 1991-08-28 配線部材の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21736091A JPH0555132A (ja) 1991-08-28 1991-08-28 配線部材の形成方法

Publications (1)

Publication Number Publication Date
JPH0555132A true JPH0555132A (ja) 1993-03-05

Family

ID=16702957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21736091A Pending JPH0555132A (ja) 1991-08-28 1991-08-28 配線部材の形成方法

Country Status (1)

Country Link
JP (1) JPH0555132A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100368304B1 (ko) * 1999-06-23 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
US7477314B2 (en) 1998-07-31 2009-01-13 Sony Corporation Exposure control method and apparatus for an image pickup apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477314B2 (en) 1998-07-31 2009-01-13 Sony Corporation Exposure control method and apparatus for an image pickup apparatus
KR100368304B1 (ko) * 1999-06-23 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Similar Documents

Publication Publication Date Title
US20020111009A1 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
JPH0555132A (ja) 配線部材の形成方法
JP2001035876A (ja) フリップチップ接続構造、半導体装置および半導体装置製造方法
JPS59169154A (ja) 半導体装置の製造方法
JPH0586661B2 (ja)
JPH10214892A (ja) 半導体装置の製造方法
KR920001913B1 (ko) 패턴층을 이용한 반도체 제조방법
JPH0786284A (ja) 半導体装置及びその製造方法
JPS62271453A (ja) 半導体素子の製造方法
JPH05347360A (ja) 多層配線構造およびその製造方法
KR890004875B1 (ko) 반도체 다층배선 장치의 제조방법
JPH04298029A (ja) 半導体装置の製造方法
JPH02164039A (ja) 半導体装置の製造方法
KR100260356B1 (ko) 반도체소자의 다층 금속배선 형성방법
JPH0786281A (ja) 半導体装置および半導体装置の製造方法
KR100214067B1 (ko) 반도체 장치의 다층금속배선 형성방법
JPH0488634A (ja) 薄膜配線の形成方法
JPS63169043A (ja) 半導体装置の配線形成方法
JPH05243404A (ja) 半導体装置の配線構造体およびその製造方法
JPH0684908A (ja) 半導体装置およびその製造方法
JPS63229839A (ja) 半導体装置
JPH06349828A (ja) 集積回路装置の製造方法
JPH01143238A (ja) 半導体装置の製造方法
JPS5986246A (ja) 半導体装置の製造方法
JPH0330991B2 (ja)