JPH0553304B2 - - Google Patents

Description

請求の範囲 １ 改善された静的放電保護を有する集積回路チ
ツプであつて、 主表面のある半導体サブストレートと、 前記表面に集積された複数個のトランジスタ
と、 前記トランジスタを相互接続しかつ入力信号を
前記トランジスタの選択されたものに経路付けす
るパターン化された導体とを含み、 前記パターン化された導体は外部ソースのため
の前記入力信号を受取るための長方形状のパツド
を含み、 前記パツドの各々のすぐ下の前記表面には４つ
の別々のダイオードが集積されており、 かつ前記ダイオードの各々は、前記ダイオード
の各々の２辺がパツドの角の２辺と一致するよう
に、パツドのそれぞれの角と位置合せされてい
る、集積回路チツプ。

２ 前記トランジスタがバイポーラトランジスタ
である請求項１に記載の集積回路チツプ。

３ 前記トランジスタがMNOSトランジスタで
ある請求項１に記載の集積回路チツプ。

４ 前記トランジスタがCMOSトランジスタで
ある請求項１に記載の集積回路チツプ。

背 景 この開示は、集積回路チツプのための静電放電
保護回路（ESD保護回路）に関するものである。

基本的に集積回路チツプの中では、分離した電
線がその上にボンドされる大きい金属パツドが設
けられ、それによつて入力信号がチツプに送ら
れ、出力信号がチツプから受取られ得る手段を提
供する。それらの信号は、正常の動作状態の下で
は、或る電圧の範囲内に制限される。典型的に、
その電圧の範囲は±５ボルト、または一層小さい
かである。しかし、静電電荷のため、パツド上の
電圧は、短時間（たとえば、２、３ナノ秒）、
1000ボルトまたはそれ以上になり得る。

このような静電電荷はまず人の体に蓄積する。
人体の等価回路に近似する簡単な回路は、1500オ
ーム抵抗器に直列の100ピコフアラツドキヤパシ
タである。このキヤパシタにたつた１×10^-7クー
ロンの電荷を蓄積するだけで、それにかかる電圧
は1000ボルトになる。この量の電荷は、正であれ
負であれ、人体にたやすく蓄積する。その後、人
がパツドかまたはパツドの接続された電線にプロ
ーブで接触すると、電荷はパツドに転送される。

この電荷が集積回路上の接点パツドに転送され
ると、大きい電流がチツプの上に流れ得、そこで
パツドに接続されているいかなるトランジスタも
燃え切らす。それでこの問題を処理するために、
種々の静的放電保護回路が先行技術において提案
されてきた。たとえば、米国特許第4481421号、
第4605980号、第4686602号を参照されたい。しか
し、これらの特許の保護回路およびその他の回路
には重大な欠陥があつた。

１つの問題は、以前に開示された保護回路はす
べて、少なくともいくつかのチツプ空間を占め、
それはチツプ上に残されている回路の利用できる
空間を減ずるということである。したがつて、入
力保護回路を構成する部品のサイズを縮小する傾
向がある。しかしそのことはまた電流を運ぶ容量
を減じ、入力保護部品の直列抵抗を増すことにな
る。これは今度は本当のジレンマを提示する、す
なわちもし部品が小さく作られすぎると、それは
燃え切つてしまうし、もしそれが大きく作られす
ぎるとあまりにもたくさんのチツプ空間を占め
る。さらに、後に詳細に示されるように、先行技
術の保護回路は、静電電荷を蓄積する傾向のとこ
ろに位置しておらず、それでその電荷を取り除く
効率は下げられる。

開示に従つて、改善された静的放電保護を有す
る集積回路チツプは、主表面を持つ半導体基板
と、表面に集積された複数個のトランジスタと、
トランジスタを相互接続し入力信号をトランジス
タに経路付けし、かつ外部のソースから入力信号
を受取るための長方形の金属パツドを含むパター
ン化された導体とを含み、改良点は金属パツドの
すぐ下の表面に集積され、各々が、その２辺がパ
ツドの角の２辺と一致するように、パツドのそれ
ぞれの角と位置合せされている、４つの別々のダ
イオードを含む。この構造では、保護されている
トランジスタにより使用されるものの上に、付加
的なチツプ空間が全く必要とされない、なぜなら
ばダイオードがパツドの下の常態では使用されな
いチツプ空間に隠されているからである。またこ
の構造では、金属パツドが本来的に大きくてボン
デイング電線を受取ることができるので、ダイオ
ードは大きくなり得、そしてこのようにダイオー
ドは、電流を運ぶ大きい容量かつ直列の小さい抵
抗を持つ。ダイオードは、金属パツドの４つの角
のすぐ下に配置され、かつダイオードの２辺が、
金属パツドのそれぞれの角の２辺と一致するよう
に位置合せされる。ダイオードは電荷が蓄積しや
すい金属パツドの角のすぐ下に位置するので、そ
れらは他のところに位置するよりもその電荷を消
散させることにおいてより効率的である。

【図面の簡単な説明】

種々の好ましい実施例が添付の図面と関連し
て、ここで詳細に説明される。

第１図は好ましい実施例を示す。

第２図は、第１図の実施例がどのように或る領
域に静電電荷を蓄積し、そこでその電荷を消散さ
せるかということを示す。

第３図は、第１図の実施例の動作のコンピユー
タシミユレーシヨンの結果を示す。

第４Ａ図ないし第４Ｆ図は、第１図の実施例を
製造するプロセスを図解する非常に拡大された断
面図である。

第５図は、第１図の実施例の修正された型を図
解する。

第６図は、第５図のライン６−６に沿つた断面
図である。

詳細な説明 ここで第１図を参照すると、好ましい実施例が
詳細に説明される。第１図において、参照数字１
０は、３つのバイポーラトランジスタ１１ないし
１３、２つの抵抗器１４および１５、および電流
源１６から成る論理ゲートを示す。これらの部品
１１ないし１６は単一の半導体チツプの表面に集
積され、そこでパターン化された導体に示される
ように相互接続される。それらの導体１７の１つ
は、トランジスタ１１のベースから、それもまた
チツプである長方形の金属ボンデイングパツド１
８に至る。パツド１８は、それによりチツプの外
部のソースからの入力信号が論理ゲート１０に与
えられ得る接点を提供する。

正常の動作の状況の下では、パツド１８上の入
力信号は、たとえば−0.8ボルトと−1.6ボルトと
いつた或る予め定められた電圧範囲内に収まるよ
うに制限される。入力信号が−0.8ボルトである
とき、電流源１６からの電流は、トランジスタ１
１を通過し、それでトランジスタ１３の出力電圧
は高い。逆に、パツド１８上の入力信号が−1.6
ボルトであるとき、電流源１６からの電流はトラ
ンジスタ１２を通過し、それでトランジスタ１３
の出力電圧は低い。

しかしながら、発明の背景で説明されたよう
に、１×10^-7クーロンのオーダーの静電電荷は、
パツド１８上に積もり得て（can be
deposited）、それによつてパツドの電圧を著しく
上昇したり下降したりする。その電荷は、もし導
体１７からトランジスタ１１へ通過すると、トラ
ンジスタを燃え切らし得る。しかしこの発明で
は、この問題はパツド１８の４つの90°の角のす
ぐ下に４つのダイオード１９ないし２２を組入れ
ることにより軽減される。これらのダイオードの
各々は、パツド１８に接するN⁺領域、およびN⁺
領域および下にあるP^-半導体基板に接するP⁺領
域から成る。

動作において、大量の負の電荷がパツド１８に
静電的に積もると、ダイオード１９ないし２２は
順方向にバイアスされ、この電荷を基板に伝導す
る。逆に、大量の正の電荷がパツド１８に静電的
に積もると、ダイオード１９ないし２２は壊れ、
この電荷を基板に伝導する。電源（図示されな
い）は、集積回路チツプの基板にDCバイアス電
圧を与えるために常に使用され、その電源はまた
基板から静電電荷を取除く。

上記構造の１つの重要な特徴は、もし静的放電
保護が全く与えられなかつたら別な方法で使用さ
れるであろうものの上に、ダイオード１９ないし
２２が付加的なチツプ空間を全くとらないという
ことである。チツプ空間は貴重であるので、これ
は重要なことである。チツプの上にできるだけた
くさんの理論ゲートを置くことができることはし
ばしば望ましく、パツド１８の外部に静的放電保
護回路を付加することは、その目標を妨げる、な
ぜなら保護回路およびパツドへのそれの相互接続
の両方が、貴重なチツプ空間をとるからである。

上記構造のもう１つの重要な特徴は、パツド１
８が大きくならざるを得ないので、ダイオード１
９ないし２２は非常に大きく作られ得るというこ
とである。そのパツドは、少なくともボンデイン
グ電線と同じぐらい幅がなければならず、それは
常に少なくとも50マイクロメーター×50マイクロ
メーターなのでそれはつぶれない。好ましくは、
ダイオード１９ないし２２の各々は、少なくとも
10マイクロメーター×10マイクロメーターである
（それに対して１つのバイポーラトランジスタは、
典型的にたつた２マイクロメーター×４マイクロ
メーターである。）ダイオード１９ないし２２は、
小さすぎないということが大切である、なぜなら
それらの電流を運ぶ容量はその断面積に比例し、
その直列の抵抗はその断面積に反比例するからで
ある。小さすぎるダイオードは燃え切り、およ
び／またはその直列抵抗のために電流がトランジ
スタ１１を流れるように強制する。

上記構造のさらにもう１つの特徴は、ダイオー
ド１９ないし２２は鋭い角に位置し、そこが静電
電荷が蓄積しやすいところである。それは避雷針
の原理である。このように、ダイオードは、それ
が単にパツド１８の外部に位置し、導体１７に取
付けられる場合に比べ、電荷を取り除くのに、よ
り効果的である。これは、電界線２３が、パツド
１８の角に地図的に示される第２図に図解されて
いる。このような電界線は、角で混雑しやすく、
電荷密度は電界線間の距離に反比例する。第２図
に示されるように、ダイオードの２辺が、パツド
１８の各角の２辺と一致するように、各ダイオー
ドが位置合せされている。このような配置とする
ことにより、パツドから電荷を取除くのがもつと
も効果的に行なえる。

ここで第３図に移ると、第１図の回路のコンピ
ユータシミユレーシヨンの結果が記述される。こ
のシミユレーシヨンを描くために、SPICEと呼
ばれる一般に入手可能なコンピユータプログラム
が用いられた。抵抗器１４および１５が各々1K
オームにセツトされ、電流源１６はV_EEに対し
500オームの抵抗を持ち、トランジスタ１１およ
び１２は、各々500オームの寄生（的な）コレク
ターサブストレート抵抗を持ち、４つのダイオー
ド１９ないし２２の各々の直列抵抗は、80オーム
にセツトされ、パツド１８の寄生（的な）容量
は、５ピコフアラツドであつた。またこのシミユ
レーシヨンでは、静電電荷が、1000ボルトにまで
充電された100ピコフアラツドキヤパシタから
1500オーム抵抗器を通つてパツド１８に蓄積され
た。（この回路は、背景で説明されたように、人
体をシミユレートする。） 第３図において、曲線３０ａは、４つのダイオ
ード１９ないし２２を通過するミリアンペアの電
流を示し、曲線３０ｂは、トランジスタ１１のベ
ースに流れ込む電流を示す。比較すると、曲線３
１は、ダイオード１９ないし２２が除去されると
き、トランジスタ１１のベースを通過する電流を
示す。曲線３１と３０ｂを比較すると、ダイオー
ド１９ないし２２は、トランジスタ１１を流れる
静電放電電流を70％以上下げることがわかる。

このシミユレーシヨンにおいては、ボンデイン
グパツド１８の角における電界混雑の効果は考慮
にすら入れられなかつたということは注目され
る。その付加的要因を考慮に入れると、ダイオー
ド１９ないし２２を流れる電流は、曲線３２ａに
示されるように増加し、トランジスタ１１のベー
スに流れ込む電流は、曲線３２ｂに示されるよう
に減少する。また、曲線３２ａと３２ｂが時間０
の近くで示すように、角のタイオードは、電荷が
トランジスタ１１に達するまでに電荷を伝導す
る、なぜならダイオードが電荷が蓄積するところ
に位置するからである。これはまたトランジスタ
１１を流れるピーク電流を下げる。

また比較のために、第１図の回路は、ダイオー
ド１９ないし２２が除去され、パツド１８の外側
に置かれて導体１７に接続される単一の80オーム
のダイオードに置換された状態でシミユレートさ
れる。曲線３３ａは、このシミユレーシヨンが発
生したトランジスタ１１のベースを流れる電流を
示し、曲線３３ｂは、単一のダイオードを流れる
電流を示す。ここでは２つの電流はほぼ等しく、
ダイオードとトランジスタ１１を通つて同時に伝
導が起こる、なぜならどちらも電荷が蓄積すると
ころに位置しないからである。

次に、第１図の構造を製作する好ましい工程
が、第４Ａ図ないし第４Ｆ図に関連して記述され
る。この工程はすべてのトランジスタのために複
数個のN⁺活性領域４２を規定するマスク４１が
上に配置されるP^-基板４０で開始される。複数
個の領域４２のすべては、第４Ａ図に指示される
ように、マスク４１を通してN⁺にドープされる。

その後、複数個のトランジスタ領域４２をお互
いに分離するチヤネルストツプ領域４４と、ダイ
オード１９ないし２２のすべてのためのP⁺領域
４５との両方を規定するもう１つのマスク４３が
基板４０上に配置される。これらの領域４４と４
５は、第４Ｂ図に示されるようにマスク４３を通
してP⁺にドープされる。

その後、第４Ｃ図に示されるように、N^-にド
ープされたエピ層４６が、全サブストレートの上
に形成される。このエピ層は、第４Ｄ図に示され
るように、それからマスク４７によつてパターン
化され、エピ層の部分４６ａは各トランジスタの
コレクタ領域の上に残り、部分４６ｂは各トラン
ジスタのエミツタおよびベース領域の上に残り、
部分４６ｃはダイオード１９ないし２２の各々の
上に残る。

その後、フイールド酸化物４８が、領域４６
ａ、４６ｂ、および４６ｃとの間で成長し、第４
Ｅ図はこのステツプの結果を示している。その
後、もう１つのマスク４９が第４Ｅ図の構造上に
配置され、それはちようど各トランジスタのコレ
クタ領域４６ａおよびダイオード領域４６ｃを露
出する。第４Ｆ図に示されるように、これらの領
域は、それからN⁺にドープされる。

その工程のこの時点で、ダイオード１９ないし
２２のすべては、完全に製造される。残るは、領
域４６ｂにトランジスタのエミツタを形成するこ
とと、各ボンデイングパツド１８を規定するパタ
ーン化された導体およびボンデイングパツドとト
ランジスタのベース、コレクタ、およびエミツタ
との間の相互接続を形成することだけである。

上記工程の重要な特徴は、トランジスタそのも
のを製造するのに要求されるものに対し、付加的
なステツプは全く達成される必要がないというこ
とである。必要とされるのは、マスク４３および
４９がチヤネルストツプ領域およびコレクタ領域
だけでなく、ダイオード１９ないし２２を規定す
るように、マスク４３および４９を修正すること
だけである。

上記工程のさらにもう１つの特徴は、ダイオー
ド１９ないし２２の接合は本来的に大量にドープ
されるということである。なぜならダイオードと
同時に形成されるチヤネルストツプ領域およびコ
レクタ領域は、それぞれが良い分離と低い抵抗を
与えるために大量にドープされないといけないか
らである。しかしダイオード１９ないし２２にお
いては、大量のドーピングは低いブレイクダウン
電圧を発生する、なぜならブレイクダウン電圧は
ドーピング濃度に反比例するからである。したが
つて、ダイオードは、正と負の両方の電荷から入
力トランジスタを保護する。

好ましい実施例がここで詳細に記述された。し
かし、加えて、多くの変更と修正が、この発明の
性質と精神から逸脱することなく、これらの細部
についてなされ得る。

たとえば、第５図と第６図が図解するように、
数個の付加的なダイオード６０がパツド１８の周
辺に沿つて４つの角のダイオード１９ないし２２
の間に付加され得る。これらのダイオード６０の
各々は、ちようどダイオード１９ないし２２のよ
うに、P⁺領域４５およびN⁺領域４６ｃで作られ
るだろう。これらの付加的なダイオード６０の１
つの特徴は、４つの角のダイオード１９ないし２
２にわたり、直列の抵抗を下げ、電流容量を増加
するということである。加えて、ダイオード６０
は、第４Ｆ図の端縁６１のように、N⁺P⁺接合に
おいて多くの鋭い端縁を与える。ブレイクダウン
は鋭い端縁６１で起こりがちなのでこれは重要で
ある。多数の端縁を与えることは、端縁６１を流
れる電流密度を下げ、かつ各端縁のN⁺P⁺接合の
バーンアウトを妨げる。また、パツド１８の周辺
にダイオード６０を置くことにより、フイールド
酸化物４８はパツドの中心部分の下に残る。パツ
ド１８がテストプローブに触れる、または電線ボ
ンデイング動作の間に圧力の下に置かれるとき、
フイールド酸化物はパツド１８が下にある基板に
シヨートすることから守るので、これは重要であ
る。

また、もう１つの修正として、そこから静電電
荷が転換されつつある論理ゲート１０の構造は、
完全に変化し得る。たとえば、ゲート１０は、
PNPトランジスタ、NMOSトランジスタ、また
はCMOSトランジスタで作られる従来の論理ゲ
ートであり得る。PNPトランジスタの場合、第
４Ａ図ないし第４Ｆ図におけるすべてのＮタイプ
のドーピングは、Ｐタイプになるだろうし、逆も
また同様である。

さらにもう１つの修正として、種々の材料がパ
ツド１８を組立てるのに使用され得ることが理解
される。良い電気的導体であれば、十分である。
また、パツド１８は、チツプがもう１つの基板に
取付けられ得、かつその２つの間に何の分離した
電線なしにそれから入力信号を受取ることができ
るタイプの半田の隆起部を持ち得る。

したがつて、この発明は上記の詳細に限られる
ことなく、添付のクレームにより規定されるとい
うことが、理解されるであろう。