JPH0552910A - System for testing signal propagation characteristic of high-speed logic unit - Google Patents
System for testing signal propagation characteristic of high-speed logic unitInfo
- Publication number
- JPH0552910A JPH0552910A JP3210557A JP21055791A JPH0552910A JP H0552910 A JPH0552910 A JP H0552910A JP 3210557 A JP3210557 A JP 3210557A JP 21055791 A JP21055791 A JP 21055791A JP H0552910 A JPH0552910 A JP H0552910A
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- input
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は，プリント基板上に複数
の論理ＬＳＩ装置を搭載した高速論理ユニットにおける
信号伝播特性試験方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal propagation characteristic test system in a high speed logic unit having a plurality of logic LSI devices mounted on a printed circuit board.
【０００２】[0002]
【従来の技術】従来高速コンピュータに使用する論理ユ
ニットにおける論理ＬＳＩ装置（以後ＬＳＩ装置と略称
する）間の基板上における接続試験は，ＬＳＩ装置のリ
ードもしくは終端抵抗に試験装置のプローブを接触さ
せ，接触点におけるＶ−Ｉ特性を測定することにより行
っていた。2. Description of the Related Art A connection test on a board between logic LSI devices (hereinafter abbreviated as LSI devices) in a logic unit used in a conventional high-speed computer is performed by bringing a probe of the test device into contact with a lead or a terminating resistor of the LSI device. This was done by measuring the VI characteristic at the contact point.
【０００３】図５は従来の論理ＬＳＩ装置の端子間接続
試験方法を示す図である。図において，１００，１０１
はＬＳＩ装置，１０２は終端抵抗，１１０はＬＳＩ装置
１００の出力ゲート，１１１はＬＳＩ装置１０１の入力
ゲートである。FIG. 5 is a diagram showing a conventional inter-terminal connection test method for a logic LSI device. In the figure, 100, 101
Is an LSI device, 102 is a terminating resistor, 110 is an output gate of the LSI device 100, and 111 is an input gate of the LSI device 101.
【０００４】ＡはＬＳＩ装置１００の出力端子，Ａ’は
ＬＳＩ装置１０１の入力端子，Ｃは接続試験の測定点で
ある。図の構成において，例えば，ＬＳＩ装置１００，
１０１の電源電圧端子は接地した状態において，測定点
Ｃに試験装置（図示せず）のプローブを接触させ，電圧
−電流静特性を測定する。そして，得られた電圧−電流
静特性から端子Ａおよび端子Ｂにおける接続状態を推測
し，接続を確認していた。A is an output terminal of the LSI device 100, A'is an input terminal of the LSI device 101, and C is a measurement point of the connection test. In the configuration shown in the figure, for example, the LSI device 100,
In the state where the power supply voltage terminal 101 is grounded, a probe of a test device (not shown) is brought into contact with the measurement point C to measure the voltage-current static characteristic. Then, the connection state at the terminal A and the terminal B was estimated from the obtained voltage-current static characteristics to confirm the connection.
【０００５】[0005]
【発明が解決しようとする課題】ところで，表面実装タ
イプのＬＳＩ装置が増加するのに伴い，論理ユニットの
ＬＳＩ装置のリードにプローブを直接接触させることが
できない場合が生じるようになるとともに，終端抵抗を
使用しない伝送方式が増えてきたため，上記のような従
来の試験方法は適用できなくなってきた。By the way, with the increase in the number of surface-mount type LSI devices, there are cases in which the probe cannot directly contact the leads of the LSI device of the logic unit, and the terminating resistor is used. Since the number of transmission methods that do not use is increasing, the conventional test methods described above cannot be applied.
【０００６】また上記のような試験方法は，測定用の電
圧を印加することによりＬＳＩ装置を破壊する場合もあ
り，さらに，直流的な接続状態の推測はできるがＬＳＩ
装置間の信号伝播特性についての測定はできなかった。In addition, in the test method as described above, the LSI device may be destroyed by applying a voltage for measurement, and furthermore, the direct-current connection state can be estimated, but the LSI
It was not possible to measure the signal propagation characteristics between devices.
【０００７】本発明は，ＬＳＩ装置のリードに直接プロ
ーブを接触させることなく，ＬＳＩ装置間の信号伝播特
性を測定する試験方式を提供することを目的とする。It is an object of the present invention to provide a test method for measuring signal propagation characteristics between LSI devices without directly contacting the leads of the LSI devices with a probe.
【０００８】[0008]
【課題を解決するための手段】本発明は，ＬＳＩ装置の
一方のテスト外部入力端子と接続されているＬＳＩ装置
に試験信号を入力する端子と，選択されたテスト出力端
子と，そのテスト出力端子に接続された他方のＬＳＩ装
置のテスト入力端子と，試験信号を出力する試験信号出
力端子との経路をフロースルーとすることを可能とし
た。そして，ＬＳＩ装置の一方の試験信号入力端子に入
力した試験信号が，ＬＳＩ装置間を伝播して，他方のＬ
ＳＩ装置の試験信号出力端子に出力されることから，Ｌ
ＳＩ装置の端子間の信号伝播特性を測定するようにし
た。According to the present invention, a terminal for inputting a test signal to an LSI device connected to one test external input terminal of an LSI device, a selected test output terminal, and its test output terminal. The path between the test input terminal of the other LSI device connected to and the test signal output terminal for outputting the test signal can be made flow-through. Then, the test signal input to one test signal input terminal of the LSI device propagates between the LSI devices and the other L
Since it is output to the test signal output terminal of the SI device, L
The signal propagation characteristic between terminals of the SI device was measured.
【０００９】図１は本発明の基本構成を示す。図におい
て，１はＬＳＩ装置であって，テスト出力端子Ａ〜Ｎ，
試験信号入力端子Ｄを持つものである。２はＬＳＩ装置
であって，テスト入力端子Ａ’〜Ｎ’，試験信号出力端
子Ｒを持つものである。３はテスト出力端子選択回路で
あって，外部より入力されるアドレス信号に基づいて，
信号伝播特性試験をするテスト出力端子を選択するもの
である。４はテスト機能選択信号入力回路であって，テ
スト機能を選択する信号を入力するものである。５は試
験信号入力回路であって，信号伝播特性試験を行うため
の信号を入力するものである。６は論理回路であって，
ＬＳＩ装置１の論理回路である。７は端子Ａに試験信号
を出力するための出力選択回路であって，テスト出力端
子選択回路３の出力信号により選択され，テスト機能選
択信号が入力されることにより，試験信号を端子Ａに出
力するものである。８は端子Ｎを選択する出力選択回路
である。FIG. 1 shows the basic configuration of the present invention. In the figure, 1 is an LSI device, which has test output terminals A to N,
It has a test signal input terminal D. An LSI device 2 has test input terminals A ′ to N ′ and a test signal output terminal R. 3 is a test output terminal selection circuit, based on an address signal input from the outside,
This is to select the test output terminal for the signal propagation characteristic test. Reference numeral 4 is a test function selection signal input circuit for inputting a signal for selecting a test function. Reference numeral 5 is a test signal input circuit for inputting a signal for performing a signal propagation characteristic test. 6 is a logic circuit,
It is a logic circuit of the LSI device 1. Reference numeral 7 denotes an output selection circuit for outputting a test signal to the terminal A, which is selected by the output signal of the test output terminal selection circuit 3 and the test function selection signal is input to output the test signal to the terminal A. To do. An output selection circuit 8 selects the terminal N.
【００１０】１０はテスト入力端子選択回路であって，
外部より入力されるアドレス信号により，テスト対象の
入力端子を選択するものである。１１はテスト機能選択
信号入力回路であって，テスト機能を選択する信号を入
力するものである。１２は試験信号出力回路であって，
試験信号を試験信号出力端子Ｒに出力するものである。
１３は端子Ａ’から入力される入力試験信号を試験信号
出力回路に出力するものである。１４は入力端子Ｎ’に
接続されている入力選択回路である。１５は論理回路で
ある。Reference numeral 10 is a test input terminal selection circuit,
The input terminal to be tested is selected by an address signal input from the outside. Reference numeral 11 is a test function selection signal input circuit for inputting a signal for selecting a test function. 12 is a test signal output circuit,
The test signal is output to the test signal output terminal R.
Reference numeral 13 is for outputting the input test signal input from the terminal A ′ to the test signal output circuit. Reference numeral 14 is an input selection circuit connected to the input terminal N '. Reference numeral 15 is a logic circuit.
【００１１】[0011]
【作用】図１の構成の動作を説明する。ＬＳＩ装置１の
テスト出力端子選択回路３は，テスト出力端子Ａ〜Ｎを
選択するアドレス信号を外部端子より入力される。例え
ば，出力端子数がｎ個ならば，ｎビットのアドレス信号
で出力選択回路７〜８を選択する。テスト機能選択信号
入力回路４へはテスト機能選択信号が外部端子より入力
され，試験信号入力端子Ｄから伝播特性試験を行うため
の信号が外部より入力される。そして，テスト機能選択
信号とテスト出力端子を選択するアドレス信号は各出力
選択回路７〜８に入力され，出力選択回路７〜８では，
アドレス信号で指定された出力選択回路はテスト出力回
路への出力を論理回路６の論理信号から試験信号に切り
替える。The operation of the configuration shown in FIG. 1 will be described. The test output terminal selection circuit 3 of the LSI device 1 receives an address signal for selecting the test output terminals A to N from an external terminal. For example, if the number of output terminals is n, the output selection circuits 7 to 8 are selected by an n-bit address signal. A test function selection signal is input to the test function selection signal input circuit 4 from an external terminal, and a signal for performing a propagation characteristic test is externally input from the test signal input terminal D. Then, the test function selection signal and the address signal for selecting the test output terminal are input to the respective output selection circuits 7-8, and in the output selection circuits 7-8,
The output selection circuit designated by the address signal switches the output to the test output circuit from the logic signal of the logic circuit 6 to the test signal.
【００１２】一方，ＬＳＩ装置２では，外部から入力さ
れるアドレス信号によりテスト入力端子選択回路(10)
で，テスト入力端子Ａ’〜Ｎ’が選択される。例えば，
入力端子数がｎ個ならば，ｎビットのアドレス信号によ
りアドレス指定される。また，テスト機能選択信号入力
回路１１には，テスト機能選択信号が外部より入力さ
れ，入力選択回路１３にテスト機能選択信号を入力す
る。そして，各入力選択回路１３，１４では，テスト機
能選択信号に基づいて，テスト入力端子（Ａ’〜Ｎ’）
から入力される試験信号を試験信号出力端子Ｒに出力す
る。On the other hand, in the LSI device 2, the test input terminal selection circuit (10) is driven by an address signal input from the outside.
Then, the test input terminals A'-N 'are selected. For example,
If the number of input terminals is n, it is addressed by an n-bit address signal. Further, a test function selection signal is externally input to the test function selection signal input circuit 11, and a test function selection signal is input to the input selection circuit 13. Then, in each of the input selection circuits 13 and 14, based on the test function selection signal, the test input terminals (A ′ to N ′)
The test signal input from is output to the test signal output terminal R.
【００１３】以上のようにして，ＬＳＩ装置１の試験信
号入力端子Ｄより入力された試験信号はＤ−ＬＳＩ装置
１のテスト出力端子Ａ−ＬＳＩ装置２のテスト入力端子
Ａ’−Ｒの経路で伝播する。As described above, the test signal input from the test signal input terminal D of the LSI device 1 passes through the test output terminal A of the D-LSI device 1-test input terminal A'-R of the LSI device 2. Propagate.
【００１４】上記の構成において，ＬＳＩ装置１，２が
それぞれの各回路を備えている。但し，テスト機能選択
信号入力回路は共通に１つでよい。In the above structure, the LSI devices 1 and 2 are provided with respective circuits. However, only one test function selection signal input circuit is required in common.
【００１５】[0015]
【実施例】図２本発明の実施例構成を示す。図におい
て，２０は高速論理ユニット，２１〜２４はＬＳＩ装置
である。２５，２７，２９はＤＶ選択回路であって，信
号伝播試験を行うテスト出力端子を選択し，試験信号を
伝播させる回路である。２６，２８，３０はＲＶ選択回
路であって，試験信号を入力するテスト入力端子を選択
して試験信号を入力し，試験信号出力端子（ＲＶ−ＯＵ
Ｔ）に試験信号を出力するものである。FIG. 2 shows the configuration of an embodiment of the present invention. In the figure, 20 is a high-speed logic unit, and 21 to 24 are LSI devices. Reference numerals 25, 27, and 29 are DV selection circuits, which are circuits that select a test output terminal for performing a signal propagation test and propagate a test signal. Reference numerals 26, 28 and 30 denote RV selection circuits which select a test input terminal for inputting a test signal to input a test signal and output a test signal output terminal (RV-OU).
The test signal is output to T).
【００１６】ＴＥＳＴは試験機能選択信号，ＲＶ選択ア
ドレスはＬＳＩ装置２２〜２４の内から試験を行うＲＶ
選択回路を選択するアドレス信号である。ＤＶ選択アド
レスはＬＳＩ装置２１〜２３のＤＶ選択回路を選択する
アドレス信号である。ＤＶ−ＩＮ１，ＤＶ−ＩＮ２，Ｄ
Ｖ−ＩＮ３はそれぞれＬＳＩ装置２１，２２，２３の試
験信号入力端子である。ＲＶ−ＯＵＴ２，ＲＶ−ＯＵＴ
３，ＲＶ−ＯＵＴ４はそれぞれＬＳＩ装置２２，２３，
２４の試験信号出力端子である。TEST is a test function selection signal, and RV selection address is an RV to be tested from LSI devices 22 to 24.
It is an address signal for selecting the selection circuit. The DV selection address is an address signal for selecting the DV selection circuit of the LSI devices 21-23. DV-IN1, DV-IN2, D
V-IN3 is a test signal input terminal of the LSI devices 21, 22, and 23, respectively. RV-OUT2, RV-OUT
3, RV-OUT4 are LSI devices 22, 23, respectively.
24 test signal output terminals.
【００１７】図の構成において，ＬＳＩ装置２１，２
２，２３はそれぞれの各ＤＶ選択回路２５，２７，２９
においてテスト出力端子を選択するアドレス信号を入力
する端子を持つが，図では省略されている。また，ＬＳ
Ｉ装置２２，２３，２４はそれぞれ各ＲＶ選択回路２
６，２８，３０においてテスト入力端子を選択するアド
レス信号を入力する端子を持つが，図では省略されてい
る。In the configuration shown in the figure, the LSI devices 21, 2
2 and 23 are the respective DV selection circuits 25, 27 and 29.
In, there is a terminal for inputting an address signal for selecting the test output terminal, but it is omitted in the figure. Also, LS
The I devices 22, 23, 24 are respectively connected to the respective RV selection circuits 2
6, 28 and 30 have terminals for inputting address signals for selecting test input terminals, which are omitted in the figure.
【００１８】図の構成の動作を説明する。ＬＳＩ装置２
１のＤＶ−ＩＮ１より，接続線Ａを介して，ＬＳＩ装置
２２のＲＶ−ＯＵＴ２に試験信号を出力する場合につい
て説明する。The operation of the configuration shown in the figure will be described. LSI device 2
A case where a test signal is output from the DV-IN1 of 1 to the RV-OUT2 of the LSI device 22 via the connection line A will be described.
【００１９】ＤＶ選択アドレスはＤＶ選択回路２５を選
択するアドレス信号とする。そして，ＬＳＩ装置２１の
ＤＶ選択回路２５には，テスト出力端子としてＡを選択
するアドレス信号が入力される。The DV selection address is an address signal for selecting the DV selection circuit 25. Then, an address signal for selecting A as a test output terminal is input to the DV selection circuit 25 of the LSI device 21.
【００２０】一方，ＲＶ選択アドレスはＬＳＩ装置２２
のＲＶ選択回路２６を選択するアドレス信号とする。そ
して，ＬＳＩ装置２２のＲＶ選択回路２６はＬＳＩ装置
２２のテスト入力端子Ａの配線（接続線Ａ）に接続され
るテスト入力端子を選択するアドレス信号を入力する。On the other hand, the RV selection address is the LSI device 22.
The RV selection circuit 26 is used as an address signal for selecting. Then, the RV selection circuit 26 of the LSI device 22 inputs the address signal for selecting the test input terminal connected to the wiring (connection line A) of the test input terminal A of the LSI device 22.
【００２１】そして，ＤＶ選択回路２５には試験機能選
択信号（ＴＥＳＴ）を入力し，ＤＶ−ＩＮ１より試験信
号を入力する。同時に，ＲＶ選択回路２６にも試験機能
選択信号（ＴＥＳＴ）が入力される。その結果，ＤＶ−
ＩＮ１から入力された試験信号は，接続線Ａを介して試
験信号出力端子ＲＶ−ＯＵＴ２に出力される。Then, the test function selection signal (TEST) is input to the DV selection circuit 25, and the test signal is input from DV-IN1. At the same time, the test function selection signal (TEST) is also input to the RV selection circuit 26. As a result, DV-
The test signal input from IN1 is output to the test signal output terminal RV-OUT2 via the connection line A.
【００２２】図３は本発明のＤＶ選択回路の実施例であ
る。図において，３０’はＤＶ選択回路，３１は試験信
号入力回路，３２は出力選択回路Ａ，３３は出力選択回
路Ｎ，３４はテスト出力端子選択回路であって，デコー
ダよりなるものである。３５は試験機能選択信号入力回
路，３６はＬＳＩ装置の論理回路である。FIG. 3 shows an embodiment of the DV selection circuit of the present invention. In the figure, 30 'is a DV selection circuit, 31 is a test signal input circuit, 32 is an output selection circuit A, 33 is an output selection circuit N, and 34 is a test output terminal selection circuit, which is composed of a decoder. Reference numeral 35 is a test function selection signal input circuit, and 36 is a logic circuit of the LSI device.
【００２３】４０は試験信号を入力するゲート，４１は
アンド回路であって，試験機能選択信号の否定と論理回
路３６の出力を入力とするものである。４２はアンド回
路であって，試験信号とテスト出力端子選択信号（テス
ト出力端子選択回路３４の出力）と試験機能選択信号を
入力するものである。４３はオア回路４１と４２の出力
のオアをとるものである。Reference numeral 40 is a gate for inputting a test signal, and 41 is an AND circuit for inputting the negation of the test function selection signal and the output of the logic circuit 36. An AND circuit 42 inputs a test signal, a test output terminal selection signal (output of the test output terminal selection circuit 34), and a test function selection signal. Reference numeral 43 denotes an OR of the outputs of the OR circuits 41 and 42.
【００２４】図の構成の動作を説明する。ＤＶ選択アド
レスにより図のＤＶ選択回路３０’が選択され，出力端
子Ａがテスト出力端子として選択されている場合につい
て説明する。The operation of the configuration shown in the figure will be described. The case where the DV selection circuit 30 'shown in the figure is selected by the DV selection address and the output terminal A is selected as the test output terminal will be described.
【００２５】テスト出力端子選択回路３４にテスト出力
端子として端子Ａを選択するアドレス信号が入力され，
アンド回路４２に選択信号（ハイの信号）が入力され
る。同時に，試験信号（ＤＶ−ＩＮ，ハイの信号）が試
験信号入力回路３１を介して，アンド回路４２に入力さ
れる。試験機能選択信号（ＴＥＳＴ，ハイ）が試験機能
選択信号入力回路３５を介してアンド回路４２に入力さ
れる。その結果，出力選択回路Ａ（３２）のアンド回路
４２から試験信号が出力される。An address signal for selecting the terminal A as a test output terminal is input to the test output terminal selection circuit 34,
A selection signal (high signal) is input to the AND circuit 42. At the same time, the test signal (DV-IN, high signal) is input to the AND circuit 42 via the test signal input circuit 31. The test function selection signal (TEST, high) is input to the AND circuit 42 via the test function selection signal input circuit 35. As a result, the test signal is output from the AND circuit 42 of the output selection circuit A (32).
【００２６】一方，アンド回路４１には，試験機能選択
信号（ＴＥＳＴ）の否定（ロー）が入力されるので，ア
ンド回路４１に入力される論理回路３６の出力は，キャ
ンセルされる。その結果，オア回路４３を介して，テス
ト出力端子Ａに試験信号が出力される。On the other hand, since the negation (low) of the test function selection signal (TEST) is input to the AND circuit 41, the output of the logic circuit 36 input to the AND circuit 41 is canceled. As a result, a test signal is output to the test output terminal A via the OR circuit 43.
【００２７】また，試験機能が選択されていない時は，
試験機能選択信号（ＴＥＳＴ）がローであるので，アン
ド回路４２の出力ローがオア回路４３に入力される。そ
のとき，出力選択回路Ａ（３２）には試験機能選択信号
（ＴＥＳＴ）の否定（ハイ）が入力されるので，論理回
路３６の出力がアンドゲート４１から出力され，オア回
路４３を介して，テスト出力端子Ａに出力される。When the test function is not selected,
Since the test function selection signal (TEST) is low, the output low of the AND circuit 42 is input to the OR circuit 43. At that time, since the negative (high) of the test function selection signal (TEST) is input to the output selection circuit A (32), the output of the logic circuit 36 is output from the AND gate 41 and the OR circuit 43. It is output to the test output terminal A.
【００２８】図４は本発明のＲＶ選択回路の実施例であ
る。図において，５０はＲＶ選択回路，５１は試験機能
選択信号入力回路，５２は入力選択回路であって，試験
信号を試験信号出力回路５３へ出力するものである。５
３は試験信号出力回路であって，試験信号を出力するも
のである（試験出力信号ＲＶ−ＯＵＴ）。５４はテスト
入力端子選択回路であって，試験信号が入力されるテス
ト入力端子を選択するものである。５５はＬＳＩ装置の
論理回路である。FIG. 4 shows an embodiment of the RV selection circuit of the present invention. In the figure, 50 is an RV selection circuit, 51 is a test function selection signal input circuit, and 52 is an input selection circuit for outputting a test signal to a test signal output circuit 53. 5
A test signal output circuit 3 outputs a test signal (test output signal RV-OUT). A test input terminal selection circuit 54 selects a test input terminal to which a test signal is input. Reference numeral 55 is a logic circuit of the LSI device.
【００２９】５６は試験機能選択信号（ＴＥＳＴ）を入
力するゲート，５７，５８はアンド回路であって，それ
ぞれテスト入力端子Ａ〜Ｎから入力される試験信号とテ
スト入力端子選択回路５４に出力される選択信号を入力
するものである。５９はオア回路であって，入力選択回
路５２からの出力のオアをとるものである。６０はアン
ド回路であって，オア回路の出力と試験機能選択信号
（ＴＥＳＴ）を入力するものである。Reference numeral 56 is a gate for inputting a test function selection signal (TEST), and 57 and 58 are AND circuits, which are output to the test input terminal A to N and the test input terminal selection circuit 54, respectively. A selection signal is input. Reference numeral 59 is an OR circuit, which takes the OR of the output from the input selection circuit 52. An AND circuit 60 receives the output of the OR circuit and the test function selection signal (TEST).
【００３０】図の構成の動作を説明する。ＲＶ選択アド
レスにより図のＲＶ選択回路５０が選択され，テスト入
力端子として入力端子Ａが選択される場合について説明
する。The operation of the configuration shown in the figure will be described. A case where the RV selection circuit 50 in the figure is selected by the RV selection address and the input terminal A is selected as the test input terminal will be described.
【００３１】テスト入力端子選択回路５４に，テスト入
力端子として入力端子Ａを選択するアドレス信号が入力
され，テスト出力端子Ａが選択される。その結果，アン
ド回路５７には，テスト入力端子Ａから入力されるハイ
の試験信号とテスト入力端子選択回路５４から出力され
るハイの信号が入力され，オア回路５９にハイの信号が
入力される。An address signal for selecting the input terminal A as a test input terminal is input to the test input terminal selection circuit 54, and the test output terminal A is selected. As a result, a high test signal input from the test input terminal A and a high signal output from the test input terminal selection circuit 54 are input to the AND circuit 57, and a high signal is input to the OR circuit 59. ..
【００３２】一方，アンド回路６０には試験機能選択信
号（ＴＥＳＴ，ハイ）とオア回路５９の出力（ハイ）が
入力され，試験信号出力回路から試験信号出力（ＲＶ−
ＯＵＴ）が得られる。On the other hand, the test function selection signal (TEST, high) and the output (high) of the OR circuit 59 are input to the AND circuit 60, and the test signal output circuit outputs the test signal (RV-
OUT) is obtained.
【００３３】また，試験機能選択信号（ＴＥＳＴ）がロ
ーの場合には，アンド回路６０の出力はローとなり，試
験信号出力回路５３からはテスト入力端子Ａからの入力
信号は出力されない。When the test function selection signal (TEST) is low, the output of the AND circuit 60 is low and the test signal output circuit 53 does not output the input signal from the test input terminal A.
【００３４】[0034]
【発明の効果】本発明によれば，外部からＬＳＩ装置に
入力する信号により，試験信号の入力端子−ＬＳＩ装置
を接続する端子間−試験信号出力端子を結ぶフロースル
ー回路を構成できるので，ＬＳＩ端子を直接プローブに
接触させることなく，ＬＳＩ装置に試験信号を入力する
ことによりＬＳＩ装置間の接続試験および伝播特性試験
を容易に行うことができる。According to the present invention, a flow-through circuit for connecting a test signal input terminal, a terminal connecting the LSI device, and a test signal output terminal can be constructed by a signal input to the LSI device from the outside. By inputting a test signal to the LSI device without directly contacting the terminals with the probe, a connection test and a propagation characteristic test between the LSI devices can be easily performed.
【図１】本発明の基本構成を示す図である。FIG. 1 is a diagram showing a basic configuration of the present invention.
【図２】本発明の実施例構成を示す図である。FIG. 2 is a diagram showing a configuration of an embodiment of the present invention.
【図３】本発明のＤＶ選択回路の実施例を示す図であ
る。FIG. 3 is a diagram showing an embodiment of a DV selection circuit of the present invention.
【図４】本発明のＲＶ選択回路の実施例を示す図であ
る。FIG. 4 is a diagram showing an embodiment of an RV selection circuit of the present invention.
【図５】従来の論理ＬＳＩ装置の端子間接続試験方法を
示す図である。FIG. 5 is a diagram showing a conventional inter-terminal connection test method for a logic LSI device.
１，２：ＬＳＩ装置 ３ ：テスト出力端子選択回路 ４ ：テスト機能選択信号入力回路 ５ ：試験信号入力回路 ６ ：論理回路 ７，８：出力選択回路 １０ ：テスト入力端子選択回路 １１ ：テスト機能選択信号入力回路 １２ ：試験信号出力回路 １３，１４：入力選択回路 １５ ：論理回路 1 and 2: LSI device 3: Test output terminal selection circuit 4: Test function selection signal input circuit 5: Test signal input circuit 6: Logic circuit 7, 8: Output selection circuit 10: Test input terminal selection circuit 11: Test function selection Signal input circuit 12: Test signal output circuit 13, 14: Input selection circuit 15: Logic circuit
Claims (1)
した高速論理ユニットにおいて，試験信号を入力する側
の論理ＬＳＩ装置(1) は，外部から与えられる選択信号
により論理ＬＳＩのテスト出力端子（Ａ〜Ｎ）を選択す
るテスト出力端子選択回路(3) と，試験信号を入力する
試験信号入力回路(5) と，テスト機能選択信号を入力す
るテスト機能選択信号入力回路(4)と，選択されたテス
ト出力端子（Ａ〜Ｎ）に試験信号を出力する出力選択回
路（７，８）と，試験信号入力端子（Ｄ）とを備え，試
験信号を出力する側の論理ＬＳＩ装置(2) は，外部から
与えられる信号によりテスト入力端子（Ａ’〜Ｎ’）を
選択するテスト入力端子選択回路(10)と，テスト機能選
択信号を入力するテスト機能選択信号入力回路(11)と，
試験信号を出力する試験信号出力回路(12)と，テスト入
力端子（Ａ’〜Ｎ’）から入力される試験信号を試験信
号出力回路(12)に入力する入力選択回路(13)と，試験信
号出力端子（Ｒ）とを備え，試験信号を入力する論理Ｌ
ＳＩ装置(1) に試験信号とテスト出力端子（Ａ〜Ｎ）を
選択する信号とテスト機能選択信号を入力し，試験信号
を出力する側の論理ＬＳＩ装置(2) には 上記テスト出
力端子（Ａ〜Ｎ）に接続されたテスト入力端子（Ａ’〜
Ｎ’）を選択する信号とテスト機能選択信号を入力し，
上記試験信号入力端子（Ｄ）とテスト出力端子（Ａ〜
Ｎ）とテスト入力端子（Ａ’〜Ｎ’）と試験信号出力端
子（Ｒ）の経路で試験信号を伝播させることにより論理
ＬＳＩ装置の端子間の信号伝播特性試験を行うことを特
徴とする高速論理ユニットにおける信号伝播特性試験方
式。1. In a high-speed logic unit having a plurality of logic LSI devices (1) and (2) mounted, a logic LSI device (1) on the side of inputting a test signal is controlled by a selection signal given from the outside. Test output terminal selection circuit (3) that selects the test output terminals (A to N), test signal input circuit (5) that inputs the test signal, and test function selection signal input circuit (4 that inputs the test function selection signal ), An output selection circuit (7, 8) for outputting a test signal to the selected test output terminals (A to N), and a test signal input terminal (D), and a logic LSI on the side for outputting the test signal. The device (2) includes a test input terminal selection circuit (10) for selecting the test input terminals (A 'to N') by an externally applied signal and a test function selection signal input circuit (11) for inputting the test function selection signal. )When,
A test signal output circuit (12) that outputs a test signal, an input selection circuit (13) that inputs the test signal input from the test input terminals (A 'to N') to the test signal output circuit (12), and a test A logic L that has a signal output terminal (R) and inputs a test signal
The test signal and the signal for selecting the test output terminals (A to N) and the test function selection signal are input to the SI device (1), and the test output terminal ( A-N) connected to test input terminals (A'-
N ') selection signal and test function selection signal are input,
The test signal input terminal (D) and the test output terminal (A to
N), the test input terminals (A 'to N'), and the test signal output terminal (R) are propagated to carry out a test signal propagation characteristic test between terminals of the logic LSI device. Signal propagation characteristics test method in logic unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210557A JPH0552910A (en) | 1991-08-22 | 1991-08-22 | System for testing signal propagation characteristic of high-speed logic unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3210557A JPH0552910A (en) | 1991-08-22 | 1991-08-22 | System for testing signal propagation characteristic of high-speed logic unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0552910A true JPH0552910A (en) | 1993-03-02 |
Family
ID=16591295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3210557A Withdrawn JPH0552910A (en) | 1991-08-22 | 1991-08-22 | System for testing signal propagation characteristic of high-speed logic unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0552910A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043101A1 (en) * | 1997-03-21 | 1998-10-01 | Matsushita Electric Industrial Co., Ltd. | Functional block for integrated circuit, semiconductor intergrated circuit, inspection method for semiconductor integrated circuit, and designing method therefor |
-
1991
- 1991-08-22 JP JP3210557A patent/JPH0552910A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998043101A1 (en) * | 1997-03-21 | 1998-10-01 | Matsushita Electric Industrial Co., Ltd. | Functional block for integrated circuit, semiconductor intergrated circuit, inspection method for semiconductor integrated circuit, and designing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (en) | Semiconductor integrated circuit | |
| US20060010360A1 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| JP2893242B2 (en) | Analog multi-channel probe device | |
| JP2760284B2 (en) | Semiconductor integrated circuit device | |
| JP3527814B2 (en) | Integrated circuit | |
| JPH0552910A (en) | System for testing signal propagation characteristic of high-speed logic unit | |
| JP3918344B2 (en) | Semiconductor test equipment | |
| JPH11326441A (en) | Semiconductor testing device | |
| JP2002005999A (en) | Semiconductor testing device | |
| JPS645461B2 (en) | ||
| JP2996989B2 (en) | Pin current measuring circuit of IC tester and its substrate | |
| JP3395773B2 (en) | Semiconductor device | |
| JPH07109844B2 (en) | Semiconductor integrated circuit | |
| JP3025551B2 (en) | DC characteristics test circuit | |
| JP2633692B2 (en) | Semiconductor test method | |
| JP2960247B2 (en) | Integrated circuit | |
| JPH04265873A (en) | Logic circuit with delay time measuring circuit | |
| JP2671832B2 (en) | Input level test circuit | |
| JP2003084045A (en) | Test device and method for semiconductor integrated circuit | |
| JP2682004B2 (en) | Digital integrated circuit | |
| JPS60196954A (en) | Integrated circuit | |
| JPH02290573A (en) | Semiconductor integrated circuit | |
| JPS60192343A (en) | Semiconductor integrated circuit | |
| JPH0312572A (en) | Semiconductor device | |
| JPH05196699A (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |