JPH0550894B2 - - Google Patents
Info
- Publication number
- JPH0550894B2 JPH0550894B2 JP60164171A JP16417185A JPH0550894B2 JP H0550894 B2 JPH0550894 B2 JP H0550894B2 JP 60164171 A JP60164171 A JP 60164171A JP 16417185 A JP16417185 A JP 16417185A JP H0550894 B2 JPH0550894 B2 JP H0550894B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- converter
- converters
- ref
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
（技術分野）
この発明は、AD変換器を数個用いて、分解能
を向上させるAD変換装置の改良に関するもので
ある。
を向上させるAD変換装置の改良に関するもので
ある。
（従来技術とその問題点）
ｍビツトの分解能を持つ並列比較型AD変換器
を2n個用いて（ｍ＋ｎ）ビツトのAD変換装置を
構成する場合、第４図に示す様に各AD変換器１
〜４の内部コンパレータ用のリフアレンス電圧端
子（Ref（＋）、Ref（−））を互に隣接するもの同
志直列に接続する方法が一般的である。
を2n個用いて（ｍ＋ｎ）ビツトのAD変換装置を
構成する場合、第４図に示す様に各AD変換器１
〜４の内部コンパレータ用のリフアレンス電圧端
子（Ref（＋）、Ref（−））を互に隣接するもの同
志直列に接続する方法が一般的である。
以下第４図を８ビツトのAD変換器を４個用い
て10ビツトのAD変換装置を構成した例として説
明する。
て10ビツトのAD変換装置を構成した例として説
明する。
１〜４は内部にそれぞれRef（＋）とRef（−）
間の電圧を256等分した電位と、入力電圧Vinを
比較するコンパレータが256個入つている８ビツ
トAD変換器である。第４図に示す様に、内部コ
ンパレータ用のリフアレンス電圧端子（Ref
（＋）、Ref（−））を直列に接続し、入力電圧Vin
を並列に接続し、この入力電圧VinをB.C間の電
圧の1/4ずつを８ビツトのAD変換器４個でデイ
ジタイズしこの４個の８ビツト出力をエンコーダ
回路５で10ビツトのデイジタル出力に変換してい
た。
間の電圧を256等分した電位と、入力電圧Vinを
比較するコンパレータが256個入つている８ビツ
トAD変換器である。第４図に示す様に、内部コ
ンパレータ用のリフアレンス電圧端子（Ref
（＋）、Ref（−））を直列に接続し、入力電圧Vin
を並列に接続し、この入力電圧VinをB.C間の電
圧の1/4ずつを８ビツトのAD変換器４個でデイ
ジタイズしこの４個の８ビツト出力をエンコーダ
回路５で10ビツトのデイジタル出力に変換してい
た。
しかし、この方式の場合(1)VCC、VEEのAD変換
器の電源Ｄ〜Ｋを４個とも同一にした場合、リフ
アレンス電圧端子（Ref（＋）、Ref（−））に接続
する電圧Ｂ，ＣをAD変換器１〜４の１個の仕様
内の電圧に設定しなければならない。従つてこの
場合１個のAD変換器について注目するとリフア
レンス電位差（Re（＋）、Ref（−）の電位差）が
１／４になつてしまう。もう一つの方法として(2)リ
フアレンス電圧Ｂ，Ｃを仕様電圧いつぱいに設定
し、AD変換器２〜３の電源電圧Ｄ〜Ｋを順次そ
れに合わせてオフセツトをかけておく方法があ
る。
器の電源Ｄ〜Ｋを４個とも同一にした場合、リフ
アレンス電圧端子（Ref（＋）、Ref（−））に接続
する電圧Ｂ，ＣをAD変換器１〜４の１個の仕様
内の電圧に設定しなければならない。従つてこの
場合１個のAD変換器について注目するとリフア
レンス電位差（Re（＋）、Ref（−）の電位差）が
１／４になつてしまう。もう一つの方法として(2)リ
フアレンス電圧Ｂ，Ｃを仕様電圧いつぱいに設定
し、AD変換器２〜３の電源電圧Ｄ〜Ｋを順次そ
れに合わせてオフセツトをかけておく方法があ
る。
具体的に例で説明すると、AD変換器１〜４の
仕様がVCC、VEE間電圧5V、Ref（−）のリフアレ
ンス電圧はVEE＋2V以上、Ref（＋）のリフアレ
ンス電圧VEE＋3V以下として考える。（リフアレ
ンス電位差1Vで８ビツト比較なので、1LSBは約
４ｍＶとなつている。） (1)の方法では、４個のAD変換器の電源電圧
VEEを0V、VCCを＋5Vとすると、リフアレンス電
圧Ref（＋）(B)を3V、リフアレンス電圧Ref（−）
(C)の電圧を2Vと設定しなければならないので、
１個のAD変換器に関して見ればリフアレンス電
位差がＢ−Ｃの1/4になるので、1LSBが約１ｍ
Ｖになつてしまい、内部のコンパレータが、判別
できる値をはるかに下まわつてしまうので、ビツ
ト落ちをおこす可能性がある。
仕様がVCC、VEE間電圧5V、Ref（−）のリフアレ
ンス電圧はVEE＋2V以上、Ref（＋）のリフアレ
ンス電圧VEE＋3V以下として考える。（リフアレ
ンス電位差1Vで８ビツト比較なので、1LSBは約
４ｍＶとなつている。） (1)の方法では、４個のAD変換器の電源電圧
VEEを0V、VCCを＋5Vとすると、リフアレンス電
圧Ref（＋）(B)を3V、リフアレンス電圧Ref（−）
(C)の電圧を2Vと設定しなければならないので、
１個のAD変換器に関して見ればリフアレンス電
位差がＢ−Ｃの1/4になるので、1LSBが約１ｍ
Ｖになつてしまい、内部のコンパレータが、判別
できる値をはるかに下まわつてしまうので、ビツ
ト落ちをおこす可能性がある。
(2)の方法ではリフアレンス電圧Ref（＋）(B)に
＋6V、リフアレンス電圧Ref（−）(C)に＋2Vかけ
て、個々のAD変換器のリフアレンス電位差は1V
とする変わりに、１〜４のAD変換器の電源電圧
VCC、VEEを、それぞれＫ＝0V、Ｊ＝＋5V、Ｉ＝
＋1V、Ｈ＝＋6V、Ｇ＝＋2V、Ｆ＝＋7V、Ｅ＝
＋3V、Ｄ＝＋8Vとし、順次、リフアレンス電位
差分のオフセツトを加える方法であるが、この場
合の個々のAD変換器のデイジタル出力レベルに
もオフセツトが加わつてしまい、AD変換器２〜
４に関しては、エンコーダ回路５の前にデイジタ
ル出力レベルを合わせる為のレベル変換回路が必
要となるし、AD変換器への電源電圧も多種（例
では、0V、＋1V、＋2V、＋3V、＋5V、＋6V、＋7V、
＋8Vが必要）必要となる。
＋6V、リフアレンス電圧Ref（−）(C)に＋2Vかけ
て、個々のAD変換器のリフアレンス電位差は1V
とする変わりに、１〜４のAD変換器の電源電圧
VCC、VEEを、それぞれＫ＝0V、Ｊ＝＋5V、Ｉ＝
＋1V、Ｈ＝＋6V、Ｇ＝＋2V、Ｆ＝＋7V、Ｅ＝
＋3V、Ｄ＝＋8Vとし、順次、リフアレンス電位
差分のオフセツトを加える方法であるが、この場
合の個々のAD変換器のデイジタル出力レベルに
もオフセツトが加わつてしまい、AD変換器２〜
４に関しては、エンコーダ回路５の前にデイジタ
ル出力レベルを合わせる為のレベル変換回路が必
要となるし、AD変換器への電源電圧も多種（例
では、0V、＋1V、＋2V、＋3V、＋5V、＋6V、＋7V、
＋8Vが必要）必要となる。
（目的）
本発明は、これら問題を解決するために、数個
のAD変換器へ入力する信号Vinを変換する回路
を設けて、個々のAD変換器の電源電圧及びリフ
アレンス電圧を統一させたものである。
のAD変換器へ入力する信号Vinを変換する回路
を設けて、個々のAD変換器の電源電圧及びリフ
アレンス電圧を統一させたものである。
（実施例）
複数個のAD変換器を用いて、より高分解能の
AD変換装置を構成する際に従来の、個々のAD
変換器のリフアレンス電圧端子を直列に接続する
方式の問題点を解決する為に、入力電圧を個々の
AD変換器のレベルに変換する回路を設けて、
AD変換器の電源電圧及びリフアレンス電圧を統
一させた。
AD変換装置を構成する際に従来の、個々のAD
変換器のリフアレンス電圧端子を直列に接続する
方式の問題点を解決する為に、入力電圧を個々の
AD変換器のレベルに変換する回路を設けて、
AD変換器の電源電圧及びリフアレンス電圧を統
一させた。
以下本発明の実施例を第１図、第２図により説
明する。やはり、第１図も従来例と同様に８ビツ
トAD変換器を４個用いて、10ビツトのAD変換
装置を構成した具体例として説明する。第１図は
AD変換する入力信号Ａに対し、４個の各AD変
換器１〜４の入力信号端子Vinに対して、接続す
るレベル変換入力回路を示した図である。入力端
子Ａには本10ビツトAD変換装置の入力レベル
（０〜V1）が入力されるものとする。電圧、電流
変換回路６は入力電圧０〜V1(V)に対して０〜I1(A)
の電流値に変換する。７〜10はI1/4(A)の定電流源
で、Ｒ１〜Ｒ４の抵抗はI1/4×Ｒ（１〜４）＝Ref
（＋）−Ref（−）の条件を満たす値とする。Ｄ１
〜Ｄ３はON電圧が｛Ref（＋）−Ref（−）｝となる
ダイオード（ON電圧がADのリフアレンス電圧
差に限りなく近づく様にシリコンダイオードとゲ
ルマニウムダイオードを数個直列にしたものと考
えてもよい。）で構成される。この10ビツトAD
変換回路の入力信号レベル第２図のグラフＡを０
〜V1とすると、この入力に対し電圧、電流変換
回路６は０〜I1(A)の電流値に変換する。Ｍの電圧
は入力電圧Ａが0Vの時に（電圧・電流変換回路６
の電流出力が０(A)の時）Ref（−）の電圧になり、
入力電圧がV1/4の時に（電圧・電流変換回路６の
電流出力がI1/4(A)の時）Ref（＋）となる。更に入
力電圧Ａが増加してV1/4すなわち、I1/4(A)以上と
なると定電流源７はI1/4(A)以上流れないため、ダ
イオードＤ１がONとなり入力電圧ＡがV1/4から
V1/2へ増加するにつれてＮの電圧はRef（−）から
Ref（＋）へ線形に変化する。以下Ｎの電圧がRef
（＋）に到達後はＰがまたＰがRef（＋）に到達後
はＱが順次VRef（−）からVRef（＋）に変化する。
以上の手順により各端子からの出力形態をまとめ
ると第２図に示す通り、入力電圧Ａが０〜V1/4で
は、Ｍの端子電圧がRef（−）〜Ref（＋）まで線
形に変化し、次にV1/4以上になるとダイオードＤ
１がONとなり、V1/4〜V1/2にはＮの端子電圧が
Ref（−）〜Ref（＋）に同様に変化する。この様
に０〜V1(v)の入力電圧に対して順次Ｍ〜Ｎ〜Ｐ
〜Ｑ端子の電圧が線形にRef（−）〜Ref（＋）に
変化することになる。したがつて、第１図のよう
にAD変換器１の入力端子VinにはＭ、２のVinに
はＮ、３のVinにはＰ、４のVinにはＱを接続し、
４個のAD変換器１〜４の電源電圧とリフアレン
ス電圧（例えばVCC＝＋5V、VEE＝VV、Ref（＋）
＝＋3V、Ref（−）＝＋2V）を統一して10ビツトの
AD変換装置を実現することができる。第３図に
別の実施例を示す。これは第１図のダイオードＤ
１〜Ｄ３の代わりに、電界効果トランジスタ
FET（Ｆ１，Ｆ２……）をアナログスイツチとし
て用いて実施した例である。また、定電流源７〜
１０の具体例を示している。コンパレータCMP
１はＭの出力電圧がRef（＋）と同電位になつた
ときに出力電圧を発生し、FET Ｆ１をON（導
通）にする。以下の動作は第１図の実施例と同様
である。この実施においても第１図と同様な出力
が得られ、同様の効果を有する。
明する。やはり、第１図も従来例と同様に８ビツ
トAD変換器を４個用いて、10ビツトのAD変換
装置を構成した具体例として説明する。第１図は
AD変換する入力信号Ａに対し、４個の各AD変
換器１〜４の入力信号端子Vinに対して、接続す
るレベル変換入力回路を示した図である。入力端
子Ａには本10ビツトAD変換装置の入力レベル
（０〜V1）が入力されるものとする。電圧、電流
変換回路６は入力電圧０〜V1(V)に対して０〜I1(A)
の電流値に変換する。７〜10はI1/4(A)の定電流源
で、Ｒ１〜Ｒ４の抵抗はI1/4×Ｒ（１〜４）＝Ref
（＋）−Ref（−）の条件を満たす値とする。Ｄ１
〜Ｄ３はON電圧が｛Ref（＋）−Ref（−）｝となる
ダイオード（ON電圧がADのリフアレンス電圧
差に限りなく近づく様にシリコンダイオードとゲ
ルマニウムダイオードを数個直列にしたものと考
えてもよい。）で構成される。この10ビツトAD
変換回路の入力信号レベル第２図のグラフＡを０
〜V1とすると、この入力に対し電圧、電流変換
回路６は０〜I1(A)の電流値に変換する。Ｍの電圧
は入力電圧Ａが0Vの時に（電圧・電流変換回路６
の電流出力が０(A)の時）Ref（−）の電圧になり、
入力電圧がV1/4の時に（電圧・電流変換回路６の
電流出力がI1/4(A)の時）Ref（＋）となる。更に入
力電圧Ａが増加してV1/4すなわち、I1/4(A)以上と
なると定電流源７はI1/4(A)以上流れないため、ダ
イオードＤ１がONとなり入力電圧ＡがV1/4から
V1/2へ増加するにつれてＮの電圧はRef（−）から
Ref（＋）へ線形に変化する。以下Ｎの電圧がRef
（＋）に到達後はＰがまたＰがRef（＋）に到達後
はＱが順次VRef（−）からVRef（＋）に変化する。
以上の手順により各端子からの出力形態をまとめ
ると第２図に示す通り、入力電圧Ａが０〜V1/4で
は、Ｍの端子電圧がRef（−）〜Ref（＋）まで線
形に変化し、次にV1/4以上になるとダイオードＤ
１がONとなり、V1/4〜V1/2にはＮの端子電圧が
Ref（−）〜Ref（＋）に同様に変化する。この様
に０〜V1(v)の入力電圧に対して順次Ｍ〜Ｎ〜Ｐ
〜Ｑ端子の電圧が線形にRef（−）〜Ref（＋）に
変化することになる。したがつて、第１図のよう
にAD変換器１の入力端子VinにはＭ、２のVinに
はＮ、３のVinにはＰ、４のVinにはＱを接続し、
４個のAD変換器１〜４の電源電圧とリフアレン
ス電圧（例えばVCC＝＋5V、VEE＝VV、Ref（＋）
＝＋3V、Ref（−）＝＋2V）を統一して10ビツトの
AD変換装置を実現することができる。第３図に
別の実施例を示す。これは第１図のダイオードＤ
１〜Ｄ３の代わりに、電界効果トランジスタ
FET（Ｆ１，Ｆ２……）をアナログスイツチとし
て用いて実施した例である。また、定電流源７〜
１０の具体例を示している。コンパレータCMP
１はＭの出力電圧がRef（＋）と同電位になつた
ときに出力電圧を発生し、FET Ｆ１をON（導
通）にする。以下の動作は第１図の実施例と同様
である。この実施においても第１図と同様な出力
が得られ、同様の効果を有する。
（効果）
本発明により、複数のAD変換器でより高分解
能のAD変換装置を構成する際に従来問題であつ
た1LSB当りの比較電位差の低下又は多電源、デ
イジタル出力レベル変換回路の必要性を解消する
ことが可能となる。
能のAD変換装置を構成する際に従来問題であつ
た1LSB当りの比較電位差の低下又は多電源、デ
イジタル出力レベル変換回路の必要性を解消する
ことが可能となる。
第１図は本発明の実施例を示すブロツク図、第
２図は電圧・電流変換回路とＡ／Ｄ変換器の入出
力関係を示す図、第３図は本発明の他の実施例を
示すブロツク図、第４図は従来例のブロツク図。 １〜４：AD変換器、５：エンコーダ回路、
６：電圧、電流変換回路、Ａ，Ｌ：被測定（AD
変換）入力信号、Ｂ：Ref（＋）、（リフアレンス
電圧端子上限）、Ｃ：Ref（−）（リフアレンス電
圧端子下限）、Ｄ〜Ｋ：AD変換器１〜４の電源
端子、Ｗ：10ビツトデイジタル出力、Ｍ，Ｎ，
Ｐ，Ｑ：AD変換器別入力信号端子、Ｒ１〜Ｒ
４：抵抗、Ｄ１〜Ｄ３：ダイオード、７〜１０：
定電流源回路。
２図は電圧・電流変換回路とＡ／Ｄ変換器の入出
力関係を示す図、第３図は本発明の他の実施例を
示すブロツク図、第４図は従来例のブロツク図。 １〜４：AD変換器、５：エンコーダ回路、
６：電圧、電流変換回路、Ａ，Ｌ：被測定（AD
変換）入力信号、Ｂ：Ref（＋）、（リフアレンス
電圧端子上限）、Ｃ：Ref（−）（リフアレンス電
圧端子下限）、Ｄ〜Ｋ：AD変換器１〜４の電源
端子、Ｗ：10ビツトデイジタル出力、Ｍ，Ｎ，
Ｐ，Ｑ：AD変換器別入力信号端子、Ｒ１〜Ｒ
４：抵抗、Ｄ１〜Ｄ３：ダイオード、７〜１０：
定電流源回路。
Claims (1)
- １ 並列比較型アナログ−デイジタル（以下AD
と称する）変換器を複数個組み合せて構成した
AD変換装置に於て、被変換アナログ入力電圧信
号を電流変換する電圧電流変換回路と、一端を前
記AD変換器のリフアレンス上限電圧となる電圧
源に接続し他端をその電圧降下を各AD変換器の
入力とするために各AD変換器の入力端子に接続
した複数の抵抗と、前記被変換アナログ入力信号
の最大値をAD変換装置を構成する前記AD変換
器の個数で除した値を定電流値とし前記各抵抗の
他端とそれぞれ直列に接続された複数の定電流源
と、該定電流源と前記抵抗により成る単位入力回
路を前記各AD変換器に対応して構成し、該それ
ぞれの入力回路の各入力端間を接続することによ
り入力回路を複数段縦続接続し、被変換入力信号
が前記定電流源の定電流値を越える入力値である
と次段の入力回路へ該被変換入力信号を送出する
ためのスイツチング手段と、前記各AD変換器の
出力を合成するエンコーダより成ることを特徴と
するAD変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16417185A JPS6225515A (ja) | 1985-07-26 | 1985-07-26 | アナログ−デイジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16417185A JPS6225515A (ja) | 1985-07-26 | 1985-07-26 | アナログ−デイジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6225515A JPS6225515A (ja) | 1987-02-03 |
| JPH0550894B2 true JPH0550894B2 (ja) | 1993-07-30 |
Family
ID=15788074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16417185A Granted JPS6225515A (ja) | 1985-07-26 | 1985-07-26 | アナログ−デイジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225515A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6409493B1 (en) * | 2000-03-20 | 2002-06-25 | Textron Automotive Company, Inc. | Double-cast slush molding method and apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533400A (en) * | 1978-08-29 | 1980-03-08 | Philips Nv | Ad converter |
-
1985
- 1985-07-26 JP JP16417185A patent/JPS6225515A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5533400A (en) * | 1978-08-29 | 1980-03-08 | Philips Nv | Ad converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6225515A (ja) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426431A (en) | Analog/digital converter | |
| US5936566A (en) | Auto-reference pseudo-flash analog to digital converter | |
| US4542370A (en) | Cascade-comparator A/D converter | |
| JPH0239136B2 (ja) | ||
| JPS5972226A (ja) | 符号化回路 | |
| JPH0669800A (ja) | Ａ／ｄコンバータ | |
| JP2001024509A (ja) | 自己補正方式電荷再配分逐次比較型ａｄ変換器 | |
| US6847322B2 (en) | Sequential comparison type AD converter and microcomputer | |
| JPS59119921A (ja) | アナログ・デイジタル変換器 | |
| US5673045A (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| JPH02268521A (ja) | Ａ／ｄ変換方法及びａ／ｄ変換装置 | |
| JPH0550894B2 (ja) | ||
| US6400299B2 (en) | Capacitance type digital/analog converter capable of reducing total capacitance | |
| JPH0239137B2 (ja) | ||
| JPH0251301B2 (ja) | ||
| EP0247065A1 (en) | FULLY CAPACITIVE 12 BIT MONOTONE ANALOG / DIGITAL CONVERTER NOT ADJUSTED. | |
| JP3344524B2 (ja) | Ｄ／ａコンバータ | |
| JP2877983B2 (ja) | Ａ／ｄコンバータ回路 | |
| JPH0879078A (ja) | 直並列型アナログ／ディジタル変換器 | |
| JP2775805B2 (ja) | Ｃｍｏｓで構成したａ／ｄ変換回路 | |
| JPH11340830A (ja) | 逐次比較型ａ／ｄコンバータ回路 | |
| KR100502402B1 (ko) | 축차비교형아날로그-디지탈변환회로 | |
| JP3059263B2 (ja) | アナログーデジタル変換器 | |
| JPS6353739B2 (ja) | ||
| KR101062724B1 (ko) | 아날로그/디지털 변환기 |