JPH0550850B2 - - Google Patents

Info

Publication number
JPH0550850B2
JPH0550850B2 JP17743884A JP17743884A JPH0550850B2 JP H0550850 B2 JPH0550850 B2 JP H0550850B2 JP 17743884 A JP17743884 A JP 17743884A JP 17743884 A JP17743884 A JP 17743884A JP H0550850 B2 JPH0550850 B2 JP H0550850B2
Authority
JP
Japan
Prior art keywords
resist
pattern
ultraviolet rays
resist pattern
deep ultraviolet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17743884A
Other languages
English (en)
Other versions
JPS6155923A (ja
Inventor
Takashi Suzuki
Kei Kirita
Toshiaki Shinozaki
Yoshihide Kato
Kunihiro Isori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP17743884A priority Critical patent/JPS6155923A/ja
Publication of JPS6155923A publication Critical patent/JPS6155923A/ja
Publication of JPH0550850B2 publication Critical patent/JPH0550850B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はレジストの処理方法に関する。
〔発明の技術的背景とその問題〕
従来のレジスト処理方法においては、現像後の
レジストパターンをガラス転移温度(Tg)以上
の温度でベークするとレジストフローが発生しそ
の結果レジストパターンの寸法制御が不可能であ
つた。
レジストフローを抑制する為の対策として現像
のレジストパターンをTg以下の温度でベークす
る方法がある。しかしこの場合、ベーク温度が低
い為基板との密着性が悪くなるという問題があつ
た。一方現像後のレジストパターンに対し遠紫外
線によるキユアリングを施すことによりレジスト
表面を架橋させ耐熱性を強化しTg以上の温度に
おけるベークに対してレジストフローを抑制する
ことが知られている。しかしながらレジスト架橋
が表面層である場合には、酸素プラズマによるレ
ジストパターンのスカム除去の時表面層を削り取
つてしまう結果、後工程であるRIE加工時の基板
の温度上昇によりレジストフローが発生しレジス
トパターンの寸法制御が極めて困難であつた。
〔発明の目的〕
本発明の目的は、下地基板のRIE加工時に発生
する基板の温度上昇に対しレジストの耐熱性を強
化させレジストフローを抑制しレジストパターン
の寸法制御を可能にする方法を提供することにあ
る。
〔発明の概要〕
本発明の主眼は、現像後のレジストパターンに
対し酸素プラズマによるスカム除去を行なつた
後、該レジストに対し遠紫外線によるキユアリン
グを施すものである。
〔発明の効果〕
本発明によりレジストパターンの耐熱効果が向
上し、RIE時における基板の温度上昇によるレジ
ストフローが抑制され、その結果高精度なパター
ン加工が可能になる。
〔発明の実施例〕
本発明の一実施例としてレジスト処理方法のフ
ローチヤートを第1図に示すこの実施例では被処
理基板上に電子線レジストを0.5μmの厚さに塗布
形成した。次いでこのレジスト膜のベーク(一般
にプリベークと称す)を所定時間行ないその後上
記レジスト膜に対して所定照射条件にて選択的に
照射した。これを現像処理しベーク(一般にポス
トベークと称す)を所定時間行なつた後、酸素プ
ラズマ条件200W×0.9Torrにより1分間レジス
トパターンのスカム除去を行ない300〜400Åの表
面層が削られた。その後該レジストに対し200W
低圧水銀灯により遠紫外線を15分間照射しキユア
リングを施したこの結果レジストパターンの耐熱
効果が向上し、RIE時における基板の温度上昇に
よるレジストフローが抑制され、寸法制御された
レジストパターンをマスクに下地基板を高精度に
加工することができた。上記実施例では酸素プラ
ズマによるレジストパターンのスカム除去後、該
レジストに対し遠紫外線によるキユアリングを施
す場合を述べたが、現像工程直後、遠紫外線によ
るキユアリングを施し、ベーク(一般にポストベ
ークと称す)、酸素プラズマ処理(スカム除去)
を施したレジストでは表面層が削り取られる為レ
ジストフローが生じ易いことがあるが、その様な
レジストにも本発明によるキユアリングを適用す
ることにより、RIE時における基板の温度上昇に
よるレジストフローを抑制することができた。上
記実施例では遠紫外に感応する電子線レジストに
ついて述べたが、本発明は遠紫外線キユアリング
が可能なレジストならば如何なるレジストに対し
ても適用できる。
【図面の簡単な説明】
第1図は本発明のレジスト処理方法を概略的に
示すフローチヤートである。

Claims (1)

    【特許請求の範囲】
  1. 1 現像後のレジストパターンのスカムを酸素プ
    ラズマによつて除去後前記レジストに対して遠紫
    外線によるキユアリングを施すことを特徴とする
    レジスト処理方法。
JP17743884A 1984-08-28 1984-08-28 レジスト処理方法 Granted JPS6155923A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17743884A JPS6155923A (ja) 1984-08-28 1984-08-28 レジスト処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17743884A JPS6155923A (ja) 1984-08-28 1984-08-28 レジスト処理方法

Publications (2)

Publication Number Publication Date
JPS6155923A JPS6155923A (ja) 1986-03-20
JPH0550850B2 true JPH0550850B2 (ja) 1993-07-30

Family

ID=16030943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17743884A Granted JPS6155923A (ja) 1984-08-28 1984-08-28 レジスト処理方法

Country Status (1)

Country Link
JP (1) JPS6155923A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63232330A (ja) * 1987-03-20 1988-09-28 Ushio Inc レジスト処理方法
JPS63234527A (ja) * 1987-03-24 1988-09-29 Ushio Inc レジスト処理方法
JPH0740546B2 (ja) * 1987-03-24 1995-05-01 ウシオ電機株式会社 レジスト処理方法
KR100687858B1 (ko) * 2000-12-29 2007-02-27 주식회사 하이닉스반도체 반도체소자의 패터닝 방법

Also Published As

Publication number Publication date
JPS6155923A (ja) 1986-03-20

Similar Documents

Publication Publication Date Title
US4307176A (en) Method of forming a pattern
US4403151A (en) Method of forming patterns
JPH0550850B2 (ja)
US4259369A (en) Image hardening process
JP2604573B2 (ja) 微細パターン形成方法
JP2506967B2 (ja) 光ディスク原盤の製造方法
JP2506637B2 (ja) パタ−ン形成方法
JPS6013432B2 (ja) Al又はAl合金パタ−ンの形成方法
JPH11204414A (ja) パターン形成法
JP2894772B2 (ja) X線窓の製造方法
JPH06342767A (ja) 密着露光方法
JP3061037B2 (ja) レジストパターンの形成方法
JP2000091309A (ja) 半導体パターン形成装置及び半導体パターン形成方法
JPH04327912A (ja) 微細凹凸パターン成形用成形型の製造方法
KR920002025B1 (ko) 원자외선을 이용한 감광성 내식막 경화방법
JPS6156867B2 (ja)
JPS612326A (ja) レジストパタ−ンの形成方法
JPS6145823B2 (ja)
JPS6222431A (ja) レジストパタ−ン形成方法
JPH0833655B2 (ja) フォトマスク修正方法
JPH01137634A (ja) 半導体装置の製造方法
JPS61209442A (ja) パタ−ン形成方法
JPH03269533A (ja) フォトマスクの製造方法およびそれに使用する基板
JPS613405A (ja) レジストパタ−ン形成方法
JPS5968744A (ja) フオトマスクの製造方法