JPH05502108A - 液晶ディスプレイの電源システム及び走査方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 る、。液晶ＬＱＩ　１は、矩形配列に配置された画素Ｐ１，１乃至ＰＮ、Ｍによ って構成される。ここで使用される番号システムは、上位数が列番号を表し、下 位数が行番号を表すものとなっている。従って、画素Ｐ３，２は列３と行２の位 置である。画素の液晶材料は、遷移電圧の一側の電圧に対して吸収体となり、遷 移電圧の他側の電圧に対して透過性となることによる列導体と行導体間の積分さ れたＲＭＳ電圧差に応して動作する。

初期の液晶ディスプレイは、単に第一の電圧を画素に印加することによってオン 色を発色させ、第二の電圧を画素に印加することによってオフ色を発色させる制 御システムを使用したものであった。これよりも新しいものでは、制御が多重化 され、いずれの画素に対する制御電圧も、時間の一部のみで印加され、残りの時 間はバンクグラウンド電圧が印加される。多重化は、二つ以上の制御電圧の発生 を必要とするより複雑な制御方法が必要となる。

最近に至るまで、液晶の捻れたネマチック材料は、オン状態とオフ状態のコント ラストを明瞭にするためには１０乃至１５％のオーダーの電圧差を必要としてい た。第２図には、古い（捻れたネマチック）材料と新しい（超捻れネマチック） 材料との光学及び電圧特性の比較を示しており、新しい材料は、全電圧の５乃至 １０％の電圧範囲の全域、または、２ボルトの闇値の液晶材料を使用するシステ ムにおいてＯ，Ｉ乃至０．２ボルトの間のある電圧差において、反射層の変化を 示した。オフ電圧は、結晶がオフとなり得る最高電圧のすく下に保持される。こ れは闇値電圧と呼ばれる。オン電圧は、結晶がオンとなり得る闇値電圧ＶＴＲよ りも僅かに高く保持される。オン電圧とオフ電圧の差は、遷移電圧と呼ばれる。

新しい材料は、閾Ｍｔ圧の５％程度の低い遷移電圧を有している。この新しい材 料は１８０°乃至２７ｏ°捻れたネマチック液晶材料であり、この材料は、ホフ マン　ラロソシュ（Ｈｏｆｆｒａａｎ　ＬａＲｏｃｈｅ”）から入手可能である 。新しい材料は、非常に感度が高いので、ディスプレイの画素を１／２５６程度 のデユーティ−比を持った信号を印加することによって制御することが出来る。

即ち、単一の行ドライバによって、一つの行の２５６程度の画素を連続的に制御 することが可能となる。

液晶ディスプレイは、通常、特定の列の画素を選択し、この列に属する全ての行 を同時に駆動するように構成されている。こうしたシステムは、ビイ、アルド（ Ｐ、　Ａｌｔ）及びビイ。

ブレシュコ（Ｐ、　Ｐｌｅｓｈｋｏ）の研究結果として開発されたもので、［液 晶ディスプレイの走査の制限（Ｓｃａｎｎｉｎｇ　Ｌｉｍ１ｔａｔｉｏｎｓ　ｏ ｆＬｊｑｕｉｄ　Ｃｒｙｓｔａｌ　Ｄｉｓｐｌａｙ）、Ｊ、Ｉ　ＥＥＥ　）ンザ クション電子装置（Ｔｒａｎｓ＋Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ）、Ｖｏ　１ ．ＥＤ−２１，Ｎｏ。

２、　ＰＰ１４６−１５５．１９７４に開示されている。この文献は、本明細書 の開示の一部として援用する。６４００行と２００の列を有するディスプレイは 、高電圧の列選択信号をディスプレイの各画素に１／２００の時間印加すること によって駆動される。残りの１９９／２００の時間、各画素には、闇値電圧より も僅かに低いバイアス電圧が与えられる。

２５６以上の列を持つディスプレイは、ディスプレイを複数の部分に分割し、各 分割部分を別々に駆動することによって駆動することが出来、これによってデユ ーティ−比が１／２５６よりも小さくなることを避けることが出来る。しかしな がら、複数の部分にディスプレイを分割した場合、増加した部分を駆動するため に回路的に余分なオーバーヘッドが必要となり、従ってコストが増大するととも に電力消費量も増大する。

液晶材料は、結晶の破損を防止するために、正味直流電圧ゼロで駆動しなければ ならない。正味直流電圧ゼロを達成するために、負の極性を使用する種々の方法 が使用されている。

これらの一つの方法においては、ディスプレイのフレーム全体が、一つの極性の 電圧を印加することによって走査され、ついで同一の走査において極性が反転さ れる。

第３図は、この方法によって駆動されるディスプレイの一部のタイミング図であ る。列２の選択時間（列２が選択される）及び近接する時間（列１、列３−５及 び列Ｎ選択時間、Ｎは最終列）の、列２のドライバ及び行１のドライバによって 印加される電圧が、示されている。位相１と位相２を示すために、タイミング図 の二つの部分が示されている。位相２の間、位相ｌの情報が逆の極性で反復され 、結果的にゼロの画素の直流電圧が達成される。第３図に示すように、列Ｉ選択 時間の位相１の間、列２ドライバは、ある実施例においては、−１４，４ボルト の■４の「非選択」電圧を印加する。

列２の選択時間において、列２ドライバは、本実施例においてはゼロボルトの電 圧ｖＯを印加する。システムは次いで位相２に移行する。列１選択時間の間、列 ２ドライバは、本実施例においては−１，６ボルトの電圧Ｖ１を印加する。列２ 選択時間において、列２ドライバは、本実施例においては−１６ボルトの電圧■ ５を印加する。次いで、列２ドライバは、位相２の残りの時間■１または−１， ６ボルトに戻る。

位相１の間、行１ドライバは、選択されていない時に列ドライバによって印加さ れる電圧■４のいずれかの側の１．６ボルトをＶ３または■５の電圧を印加する 。従って、選択されていない場合、画素には１．６ボルトの電圧差が与えられる 。選択されると、第３図の列２においては、列２選択時間、画素の列導線と行導 線間の電圧差が増大する。この電圧差は、上記の例においては、オン状態の画素 において１６ボルトである。位相２０間、このオン状態の画素には、非選択状態 で−１，６ボルト、選択状態で一１６ボルトが与えられる。行１ドライバは、位 相２の間、行１の画素の駆動状態に応じて０ボルトまたは−３，２ボルトの電圧 を印加する。第３図にはさらに、列２、行１の画素に与えられる電圧波形が示さ れている。列２、行１の画素はオン状態の画素であるので、非選択状態において ＋１．６または−１，６ボルトの電圧差が生じ、選択状態では＋１６または一１ ６ボルトの電圧差が生じる。位相２においては画素に付加される全ての電圧の極 性が反転されるので、正味直流電圧はほぼゼロとなる。従って、この方法は、結 晶の寿命を保持するためには有効である。しかしながら、列ドライバと行ドライ バの双方の電圧反転周波数に応じたディスプレイドライバの電流は、非常に広い 範囲で変動する。ディスプレイは、フリッカが人間の目で視認出来ないようにす るために、毎秒最小５０回（２５対）走査を行う、従って、電圧の反転サイクル の周波数は、全ての画素が同一色と成っている低い２５Ｈｚから、２００列の全 ての画素の行において位相の反転が生じるチェッカーボードパターンの場合の高 い５０００Ｈｚの間で変化する。こうした２００：１の周波数変化、及びこれに 伴う電流変化は、駆動機構を非効率化する。後述するように、画素における極性 反転周波数の差によって、ディスプレイのコントラストが減少する。このコント ラストの減少は、もっとも一般的には、画素電圧を示す矩形波のエツジのなまり が、低い周波数よりも高い周波数においていっそうｒｍｓ＠圧を減少させるとい う事実によって生じる、画素におけるＲＭＳ電圧の変化によって生じる。結晶の 闇値電圧は、周波数に応じて幾分変化するので、異なる画素における極性反転周 波数の違いによって、さらにコントラストが減少する。

バッテリによって駆動される回路によって、パンテリの単一の直流電圧は、ディ スプレイを制御する多重回路を駆動するために複数の電圧に変換される。この目 的のために、スイッチングレギュレータが頻繁に使用される。第６図には、差動 増幅器に接続された分圧器と組み合わされた周知のスイッチングレギュレータが 示されている。バッテリは、Ｖｃｃと接地レベル間の電圧差を与える。−次コイ ルＰ６１の第一の端部は、バッテリの一方の端子、この場合はＶｃｃ、に接続さ れる。−次コイルＰ６１の他方の端部は、スイッチングトランジスタＴ６１を介 して接地される（バッテリの他方の端子）、バッテリより供給される電力は、ス イッチングトランジスタＴ６１のオン時間によって制御される。オン時間が長く なるに従って、−次側Ｐ６１に流れるピーク電流が上昇し、これに伴って二次コ イルＳ６１に供給される電力量が増加する。ダイオード０６１及びコンデンサＣ ６１は、二次側Ｓ６１とともにループを形成する。二次側Ｓ６１が、第一の方向 に駆動されると、電流はダイオードＤ６１を通って流れて、コンデンサＣ６１に 電荷を蓄積する。二次側３６１が逆方向に駆動されると、電流はダイオードＤ６ １を通って流れず、従ってコンデンサＣ６１に蓄積された電荷が保持される。従 って、コンデンサＣ６１が電圧を供給して複数の電圧、この場合には六つの電圧 、を発生して、液晶ディスプレイを制御する多重回路Ｍ６にこの複数の電圧を供 給する。

多重回路を駆動するために一般に使用される電圧は、例えば、０ボルト、１．６ ボルト、３．２ボルト、１２．８ボルト、１４．４ボルト及び１６ボルトである 。これらの六つの電圧は、選択された列を駆動するための大きな電圧差（１６ボ ルト）とデータを行に与えるための小さな電圧差を発生することが出来る。これ らの六つの電圧は、選択されていない各列の各行に＋／−１，６ボルトの電圧差 を許容し、選択されている列に対しては全てのオフ状態の画素に１２．８ボルト が与えられ、全てのオン状態の画素に１６ボルトが与えられることを許容する。

また、この結果として生じるゼロの直流電圧も各画素に与えられる。第６図の回 路は、周知のように所望の電圧差に比例した抵抗Ｒ６２乃至Ｒ６６を設けること により上記の組の電圧を得ることが出来る。抵抗Ｒ６２乃至Ｒ６６の抵抗値に比 例した電荷は、コンデンサＣ６２乃至Ｃ６６にそれぞれ蓄積される。

コンデンサ間の相対電圧を逆転させる大電流の流れを防止するために、差動増幅 器０Ａ６２乃至０Ａ６５はそれぞれコンデンサＣ６２乃至Ｃ６５の電極板の電圧 を受け、電圧■１乃至■４の増幅出力信号を発生する。差動増幅器は、さらにコ ンデンサＣ６６の低圧側電極板からの電流を増幅して、増幅信号をＶ５に与える 。また、第６図に示すように、フォロアトランジスタＴ６６は、トランジスタＴ ６６のベース−エミッタ間の電圧降下によって、抵抗Ｒ６７の可変電圧レベルよ りも高い電圧を導線ｖ５に供給する。

この分圧器と差動増幅器の連結回路は、電力の使用において効率的ではない。例 えば、第６図において、１，６ボルトの出力パルスを差動増幅器の一つから発生 するためには、１６ボルトの供給電圧から差動増幅器を駆動するための電流を生 成することが必要となる。従って、差動増幅器が、相当の電力を消費してしまう ことになる。一つの分圧器回路は、一般的に３０乃至３００ミリワツトの電力を 消費する。これは、一般的に２００の単一の多重ディスプレイにおいてディスプ レイの容量負荷によって必要とされる電力の１０乃至１００倍に相当する。

第６図の回路は、第３図に示す六つの電圧レベルを供給する。第３図の方法を使 用すると、画素は、ゼロに近い平均電圧を受ける。抵抗によって相対電圧が決定 されるので、抵抗値の変化によって、正味の直流電流はゼロから変化して液晶の 寿命を短縮する。

第４ａ図乃至第４Ｃ図に示すように、ディスプレイを駆動する他の方法が、ジエ イ、アール、ヒユーゲス（Ｊ、　Ｒ，Ｈｕｇｈｅｓ）により、「高度に多重化さ れた捻れたネマチ・ンク液晶ディスプレイニおけるコントラストの変化（Ｃｏｎ ｔｒａｓｔ　Ｖａｒｉａｔｉｏｎ　ｉｎＨｉｇｈ−Ｌｅｖｅｌ　Ｊｌｕｌｔｉｐ ｌｅｘｅｄ　Ｔｗｉｓｔｅｄ　Ｎｅ＋ｍａｔｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａ ｌＤｉｓｐｌａｙ）　Ｊ　、Ｉ　Ｅ　Ｅ　Ｅ会報、Ｖｏｌ、　１３３．　Ｎｏ。

４．１９８６年８月、に述ぺられており、各列選択時間においてパルスの極性を 二回反転させ、第一の半周期には、列ドライバに第一の極性の電圧が与えられて 列が活性化（選択）され、第二の半周期には反転された極性の電圧が与えられる 。

ヒユーゲスの論文は、本明細書の開示の一部として援用する。

２００の画素の列を持つディスプレイを毎秒５０回の割合で走査するために、ヒ ユーゲスの方法においては、全ての画素が同一色となっているディスプレイにお いて、一つの行ドライバは、各列毎に二回印加電圧を変化させる。反転数力（増 加するに従って、駆動周波数は減少する。これは、第４ａ図乃至第４Ｃ図の画素 の波形を見ることにより理解出来る。第４ａ図はディスプレイの小さな部分のビ ットマツプを示す、第４ａ図に示すように、列２、行１と列４、行１の画素しま 暗色（オフ）であり、他の画素は明色（オン）となってし）る。従って、行１の 画素は、交互のパターンとなっており、行２の画素は単色となっている。第４ｂ 図は、列１−３及び行１−２のディスプレイの波形を示している。列１の選択時 開の最初の半分の時間において、列１には高電圧が印加され、列１の選択時間の 第二の半分の時間においては、低電圧が印加される。これらの電圧は、例えば＋ １４，４ボルトと−１４゜４ボルトであり、ディスプレイの導線■０乃至■５に 適切に接続することによって得られる０列２の選択時間は、列１については非選 択時間となる。非選択時間の間、列１にはゼロボルト信号が与えられる。列２の 選択時間の間、列２には、最初に高電圧が印加され、次いで低電圧が印加される 。各列は、従って、選択時間の最初の半分の時間に高電圧によって起動され、次 いで第二の半分の時間に低電圧が印加される。

列１１行１にオン状態の画素を形成するために、列１の選択時間の第一の半分の 時間に、行１には、例えば−１，６ボルトの低電圧が与えられ、第二の半分の時 間には、例えば＋１゜６ボルトの高電圧が与えられる。列２、行１にオフ状態の 画素を形成するために、列２の選択時間に、行エドライバは、最初に高電圧を印 加し、次いで低電圧を印加する。列３、行１にオン状態の画素を形成するために 、列３の選択時間に、行１ドライバは、最初に低い信号を発生し、次いで高い信 号を発生する。列４において反対の動作が生じ、列５においても反対の動作が生 しる。

部分４ｃｍ１及び４Ｃ−２で構成された第４Ｃ図に示すように、列１、行ｌの画 素の電圧は、列２の選択時間の終期と列３の選択時間の始期において変化が見ら れない。同様に、列３から列４、列４から列５への遷移においても列１、行１の 画素には電圧変化が見られない。この非選択時間における、列１、行１の画素の 反転周波数は一つの列から次の列への遷移周波数と同一である。上記の例におい て、これは５ｋＨｚである。

第４Ｃ図の行２の画素は、全てオン状態となっている。従って、行２のドライバ は、全ての画素に対して最初に低電圧を印加し、次いで高電圧を印加する。従っ て、行２の画素は、それぞれの列の選択時間において二回反転する。この例にお いて、反転周波数は、１０ｋＨｚである。行ドライバは、１０ｋＨｚの周波数で 電圧を変化させるが、チェッカーボードパターンを適用する行ドライバは５ＫＨ ｚの周波数で電圧を変化させる。従って、ヒユーゲスの方法は、第３図の方法に おける２００　：　１の変化ではなく、わずか２：１の割合で電圧反転の周波数 を変化させる。

一般に、ディスプレイがチェッカーボードパターンを表示することはなく、より 広い範囲が単一色となるので、ヒユーゲスの装置の行ドライバは、平均的にこの 最大周波数近傍の周波数で動作する。一つの画素を駆動する電流は、以下の式％ 式％ ここで、■は電流、Ｃは画素の容量（液晶材料は極性が変化する時、容量に非常 によく似た作用を行う）、■は画素両端のピーク電圧差、Ｆは駆動電圧の周波数 である。ディスプレイの全体を駆動する電流は、個別の画素を駆動する電流を加 算して得られる。従って、周波数が１０ｋＨｚ近傍となるヒユーゲスの方法では 、装置を駆動する電流は、高い側に一致し、従って装置は非常に大きな電力を必 要とすることとなる。方形波パルスの場合、電力は以下の式によりめられる。

Ｐ＝ＣＶ”Ｆ 装置を駆動するために小さな電流を必要とし、従って小さな電力を使用する方法 を用いることが望ましい。　パターンに応して画像の一つの部分から他の部分に ２：１の割合で画素電圧の極性の反転周波数が変化する駆動方法において、クロ ストーク現象が生じて、チェッカボードパターンに直接隣接する画像領域の明る い背景色がチェッカボードパターン領域の背景色よりも暗くなる。これは、画素 に印加される波形のコーナ一部が幾分なまって（第３図及び第４Ｃ図の波形参照 ）、低い周波数におけるＲ　Ｍ　Ｓ　ｉｉ圧に較べて高い周波数におけるＲＭＳ １１ｉ圧が幾分低くなるためである。オン状態の画素における電圧差は、オフ状 態の画素におけるものに較べて約５％高いので、１％のＲＭＳｉ圧の変化は、オ ン状態とオフ状態の間の電圧差においては２０％の差となる。従って、画素の色 は、こうした小さな電圧変化に対して非常に敏感となる。

従って、クロストークを防止する上で、全ての画像パターンにおいて電圧の極性 反転の周波数が一定となっていることが望ましい。

光浬坏どｌ丞 本発明は、液晶ディスプレイの駆動のための要求電力を大幅に減少させ、ディス プレイされる画像の品質を向上するために、いくつかの特色を組み合わせて使用 する。これらの特色は、ディスプレイの列及び行の駆動するためのいくつかの新 規な方法と、所要の駆動電圧を発生する新規な方法及び駆動電圧を調整するため の新規な方法を含んでいる。

３つの９圧源からの全ての　２ 本発明は、基準電圧に加えて３つの発生電圧のみを使用して画素をオン、オフさ せる行電圧を印加する方法を提供する。

従来技術における方法において４つの等しい大きさの電圧源を設けるのと同様に 、二つの等しい大きさの行電圧が発生される。しかしながら、この方法によれば 、二つの行電圧の差は、同一の画素に異なるタイミングで二つの電圧を印加する ことによりキャンセルされる。これら二つの行電圧は、共通の基準点の上側及び 下側に接続される。単一の列電圧源は、この基準点に交互に接続された極を有し ている。基準点に接続されない一方の行電圧の極は、オフ状態の画素が表示され る行導線に接続され、基準点に接続されない他方の行電圧の極は、オン状態の画 素を表示する行導線に接続される０選択された列には、列電圧源の基準点に接続 されない極が、その列導線に接続され、選択されていない列には、基準点が列導 線に接続される。列電圧源の極を列導線と基準点に交互に接続し、これと同時に 行電圧源のオン状態とオフ状態の画素への供給を交互にすることによって、二つ の目的が達成される。

二つの行電圧源の大きさの差は画素により印加された電圧差がＲＭＳ積分される のでキャンセルされる。この結果、印加される画素電圧は、液晶の閾値電圧に非 常に近い値で調整され、良好な画像品質を保つことが出来るものとなる。第二に 、キャンセルされない画素両端の直流平均電圧を生成する二つの行電圧の差は、 行電圧源を変換器の共巻された二次巻線として行電圧を正確に等しく制御するの で、十分に小さくすることが出来る。この三つの電圧を発生し、分圧器または差 動増幅器を使用せずに直接この電圧を印加する方法は、２００の列を持つディス プレイにおいて相当の省電力を達成する。

頁　における。゛　・　ハと　る亡　−タイミングび三つの０　°によ　れる　 口の゛　の列及び行を駆動するための一つの走査方法は、ヒユーゲスの方法と同 様に、各列選択時間に前後半部において逆の電圧を列と行に印加するものである 。しかしながら。新規な方法は、最初に印加する電圧の高低を交互にすることを 含んでいる。奇数の列は、その選択時間において最初に高電圧の駆動パルスが印 加され、次いで低電圧の駆動パルスが印加される、偶数の列は、その選択時間に おいて、最初に低電圧の駆動パルスが印加され、次いで高電圧の駆動パルスが印 加される。

奇数列及び偶数列に印加する電圧の関係を逆転させることは当然可能であり、ま た、一つのフレーム（一つのフレームはディスプレイスクリーンの全ての画素） から次のフレームに走査が移行する毎にこの関係を反転させることも可能である 。

列選択時間に印加される行電圧の極性は、画素が奇数列の画素か偶数列の画素か 及び、画素がオン状態かオフ状態かの双方に応じて変化する。画素は、異なる列 電圧と行電圧が印加されるので、列選択電圧が、選択時間の前半において高い場 合で、画素がオン状態である場合には、行電圧は、列選択時間の前半部では低く なる。次の列は、選択時間の前半部に低い選択電圧が印加され、後半部では選択 電圧が高い電圧に上昇する。従って、同一の行で次の列のオン状態の画素には、 前半が高電圧で、次いで低電圧となる行電圧が印加される。

このシーケンスによって、画像の濃淡の色の場合、列及び行の双方における電圧 反転周波数は、列が選択されている時間の間の中間及び終端において駆動電圧の 位相が切り換えられる方法の半分となる。上記の例において、本発明の方法は、 ヒユーゲスの方法の半分に近い平均駆動周波数を達成し、これによって駆動電流 を比例的に減少させ、ディスプレイに使用される電力を減少させる。

本発明の方法の利点は、画素に於ける周波数の変化が２：１よりも小さく、オン 状態の画素の多くがオフ状態ディスプレイに付加されるときに、列電圧源と行電 圧源から発生される電流に対応して電流が増加して、三つの電圧源からの電圧調 整により全ての電圧源において正確な電圧を発生する。

二つのフレームの　日のよ′　び　−　とし　′早　を　ハとするために−転タ イミング列及び行を駆動するために第二の方法は、二つのフレーム間のスイッチ ング周波数の平均値を一定とし、周波数によって誘起されるクロストーク（濃淡 領域のチェッカーボードパターンに隣接するの明色の背景色がチャツカーボード 領域の背景色よりも暗くなるような）を、はぼ完全に防止する。この第二の方法 では、さらに一定の電流を発生する。この第二の方法によれば、位相は、二つの 列毎に列選択時間の終端において反転され、奇数の数の列が設けられる。一つの 画素が周辺の色と異なる色を有している場合、単一のフレームの走査の間、画素 電圧の反転周波数は変化しない。９０°位相をシフトされたチャツカボードパタ ーンにおいても、一つのフレームの走査の間に画素電圧の走査周波数は変化しな い。いくつかのランダムパターンは、一つのフレームの時間間隔における周波数 の変化を生起するが、次のフレームにおける周波数の変化は反対方向となり、二 つのフレーム分の時間間隔におけるいかなるパターンの周波数も一定となる。こ の方法によれば、任意の奇数行でオールゼロからオールイチとなるデータの遷移 では、フレーム時間毎に半分のサイクルが減算され、任意の偶数行でオールゼロ からオールイチとなる遷移では、フレーム時間毎に半分のサイクルが加算される 。従って、一つのビットまたは一つの列の単一の遷移は、平均周波数に影響を与 えない。これは、先のフレーム時間に於ける走査の後に、奇数の数の列の、各列 を走査するためである。従って、多くの画像において、第二の方法は、優れた画 像品質を提供する。この方法の欠点は、二つのフレーム時間よりも大幅に小さな 時定数を有し、単一のフレームよりも小さな画素電圧の反転周波数に応答するこ とである。２０ミリ秒のフレーム時間において、画素電圧反転の非常に低い周波 数はディスプレイへの電圧を変え、表示品質を低下させる。データの遷移が位相 の反転と同時に生しる特定のデータパターンにおいては、一つのフレームまたは フレーム時間の一部において事実上ゼロの画像電圧の反転周波数を発生する。ゼ ロまたは非常に低い周波数において、行側に於ける電力供給は、電圧を一定に保 持するために電流源を保持することなく降下する。後述するように、電流の降下 は、ダイオードを通る逆方向の電流の流れを必要とする。これにもかかわらず、 供給電圧が形成され、好適電圧が保持されない。ある種の画像はおいて望ましく ないこうした電圧変化を防止するために、行ドライバに負荷が必要となり、負荷 が何の動作も行わない場合には、電力が無駄に消費されることになる。

行ドライバの電圧供給負荷として、行ドライバのロジンクを使用することが出来 、これによって第８図に関して後述するように、電力の無駄な消費を防止するこ とが可能となる。

行ロジックを負荷として使用する場合、二つの列毎の位相反転が、低電力で良好 な画像品質を達成する最適なものとなる。

二つのフレームの　の目にお番る帯′　び　゛　−とし、一つのフレーム　日に 　べて−常に短い　日の日ゼロとならない　ハ１′　を′るための亡　タイミン グ二つのフレーム間の一定の電流及び周波数を達成する第三の方法は、八つの列 毎に六回の位相反転が用いられる。列時間の中間と終端で二回の位相反転が行わ れる。第三の方法は、単一の画素の変化、チャツカーボード、全てゼロ、全て１ 、全ての列に対する第二の方法と同じ周波数変化が使用される。

単一のフレーム時間における周波数変化に関して、０乃至５ｋＨｚの単一のフレ ー・入時間の間に二つの列毎に反転させる第二の方法では周波数変化を生じるこ とが有ったが、この第三の位相反転タイミング方法においては、１．２５乃至６ ゜２５ｋＨｚの単一のフレーム時間の間に列選択時間の中間において二回、及び 列選択時間において四回の周波数変化を行う。従って、この第三の方法による電 力消費は、第二の方法よりも大きくなるが、短時間における電力変化は前述の第 二の方法はど大きくない。従って、電力供給は、より正確に電圧を保持すること が出来る。

短いＲｒｊ′Ｉにおける周波数を一定に保持することが重要な場合には、最初に 示した走査ルーチンが好ましい。例えば、遷移電圧をより小さくする利点を得る とともに短時間の周波数変化に対してスクリーンをより敏怒にするために、より 高い周波数で走査が行われた場合、第一番目に示した走査ルーチンが望ましい。

行ロジックが負荷として用いられる場合、低い電力消費を得る為には、第二番目 の位相反転走査方法が最適となる。

行負荷を設けることが出来ない場合には、第三番目の方法が好ましい。

な゛　、庁　び　”′　のための２　フィードバック 上記の位相反転タイミング技術を用いて、本発明は、列または行導線に印加され る発生電圧の一つがらフィードバンクを取っており、好ましくは電圧発生中にオ ンタイムで制御を行い、これら三つの派生電圧の大きさを制御する。本発明によ れば、各画素は、選択された一部の時間においてその状態を制御する駆動パルス を受ける。例えば、ディスプレイが２００列の画素を有している場合、上記の時 間は１／２００の時間となる。「非選択状態」に保持される残りの１９９／２０ ０の時間、画素には閾値（ディスプレイがオフ状態となり得る最大電圧）近傍の 電位で、振幅ではなく極性のみが同一の行の他の選択された画素が駆動される状 態の関数である一定の低い電圧（非選択電圧）を受ける。調整された電圧として 非選択電圧が用いられる場合、短い選択時間に印加される電圧差は画素の材料に よって積分され、選択時間にオフ信号を印加することによる平均ＲＭＳ電圧の小 さな変化により画素がオフ状態に保持され、オン信号によるより大きな平均ＲＭ Ｓ電圧の変化により画素がオンとなる。時間中の大半において印加される低い電 圧は、好ましくは、駆動電圧の調整に使用される。これは、低い電力及び良好な コントラストを得るために最適化されたシステムにおいて画素に流れるＲＭＳ電 圧の多くは、低電圧源から供給されるためである。

電圧は、電圧を発生するために発振器をオン、オフするバイポーラ形トランジス タのベースにフィードバックされることが好ましい。電圧基準としてトランジス タのベース−エミッタ間の電圧降下の使用は、バイポーラ形トランジスタのベー ス−エミッタ間の電圧陳下が液晶材料の閾値電圧とほぼ同じ温度変化を有してお り、従ってトランジスタにより必然的にディスプレイの所要の温度補償が行われ るので、付加的な利点をもたらす。

ヌ１インチングレギュレー夕は、スイッチングレギュレータによって駆動される 種々の巻線を通して発生された電流間の比を十分に均一化することにより最適に 調整する。従来技術においては、異なる種類の画像において２００　：　１の因 子で巻線電流が変化するので、安価な単一の磁性コアを持つスイッチングレギュ レータを使用することは出来ず、また、ここで説明する方法において達成される のと同じ電圧調整を行うことは出来ない。さらに、前述の分圧器列によって行わ れているように、周波数が２：１のみで変化するとしても、この五つの電圧によ って駆動される負荷がこの割合で印加される電圧を反転させるので、ディスプレ イの品質が低下するため、五つの付加的な電圧を発生するスイッチングレギュレ ータを使用することが出来ない。この影響は、第７図に関して詳細に説明する。

さらに、低電カシステムを達成するために、本発明のスイッチングレギュレータ は、分圧器及び差動増幅器による電源供給に較べて部品点数を減少して、コスト を低減させている。

さらに、ここで使用されるスイッチングレギュレータは、最も重要な電圧レベル （行ドライバのバイアス電圧）からのフィードバンク電圧によって電圧調整され 、画素を通るＲＭＳ平均電圧レベルを正確に制御する。従って、液晶ディスプレ イの画素に印加されるオフ電圧は、闇値電圧に最適に近づけられ、良好なコント ラストが保持される。さらに、スイッチングレギュレータは、正確に等しい大き さで極性が逆の電圧を生起することが出来る。従って、画素に印加される発生電 圧は、ゼロに非常に近い直流成分の積分値を持つこととなる。

列ドライバと行ドライバ間の電流比は、はとんどのタイプの画像においてほぼ一 定となるので、ディスプレイの品質は良好となる。

本発明によるスイッチングレギュレータは、ある列から次の列への列選択電圧の 極性を反転させない、例えばとューゲスに示された方法、並びに上記した好適な 走査方法における電力低減に用いることが出来る。しかしながら、ヒユーゲスの 方法においては、列ドライバの電流が増加し、−ＩＣに行ドライバの電流の減少 を伴うので、調整電圧が均一とならず、画像の品質が低いものとなる。

２血Ω１１奏翌里 第１図は、一般的な液晶ディスプレイの画素の矩形配列の分解斜視図である。

第２図は、一般的な新旧の液晶材料の反射率曲線を示す図である。

第３図は、液晶ディスプレイを駆動する従来技術による方法のタイミング及びデ ィスプレイの一つの画素に結果として印加される波形を示す図である。

第４ａ乃至４ａ図は、表示された画素パターン、液晶ディスプレイを駆動する他 の従来の方法におけるタイミング、及び結果としてディスプレイの六つの画素で 見られる波形を示す図である。

第５ａ図乃至第５ｃ図は、表示された画素のパターン、本発明の第一実施例によ る液晶ディスプレイを駆動するタイミング、及び結果としてディスプレイの六つ の画素で見られる波形を示す図である。

第６図は、列及び行を駆動するために必要な電圧を発生する一般的な従来技術に よる分圧回路を示す図である。

第７ａ図及び第７ｂ図は、五つの電圧を用いて列と行を駆動するためのスイッチ ングレギュレータを示すもので、こうした装置の好ましくない特性を示すために 用いる図である。

第８図は、本発明による列及び行を駆動するために、行と非選択状態の列の間の 電圧差に基づいて電圧調整が行われるスイッチングレギュレータ回路を示す図で ある。

第９図は、本発明の他の実施例による、列駆動電圧に基づいて電圧調整を行うス イッチングレギュレータ回路を示す図である。

第１０図は、第９図に示した発明の実施例によるスイッチングレギュレータ及び 駆動回路を示す回路図である。

第１１ａ図及び第１１ｂ図は、第８図に使用されるレベルシフト回路の詳細を示 す回路図である。

第１１ｃ図は、第８図の行ドライバｃ８０によって駆動される行を駆動する行ド ライバ回８Ｃ８０ａを示す図である。

第１ｉｄ図は、バッファがデータ信号を受け、これに応じて行導線に二つの発生 電圧の内の一方を印加する行ドライバ回路ｃｓｏｂを示す図である。

第１２図は、第８図の回路により電圧を駆動する第二の走査ルーチンの実施例の タイミングを示す図である。

第１３ノは、第８図の回路により電圧を駆動する第三の走査ルーチンの実施例の タイミングを示す図である。

第１４図は、第９図の回路により電圧を駆動する第二の走査ルーチンの実施例の タイミングを示す図である。

罷貢矢艦凱 第５ａ図に示すように、（列工、行１）、（列３、行１）及び（列３−７、行２ ）の状態がオフ状態（この実施例においては黒色）、他の示された画素の状態が オン状態（この実施例では白色）となっている。画素の状態は、画素の一例の列 導線と画素の他側の行導線に印加された電圧のＲＭＳ平均によって決定される。

（列１、行１）、（列３、行ｌ）及び（列３−７、行２）の画素には、残りの画 素よりも低いＲＭＳｔ圧が印加される。結晶の寿命を維持するために、ディスプ レイの各画素に印加される平均直流電圧はゼロでなければならない。

第５ｂ図には、最初の七つの列選択時間の間に列１−３及び行１．２に印加され る波形が示されている。各列選択時間の間、等しい大きさで反対の極性の電圧が 、列選択時間の前半に第一の極性、後半に第二の極性で、各行及び各列に交互に 印加される。位相クロックＰｃｔは、列選択電圧のどの極性が列選択時間の最初 に列導線に印加されるかを決定する。

列選択電圧の極性は位相クロックＰＣＩの極性と同一である。

位相クロックＰＣＩと画素の意図された状態の双方によって、最初に行導線に印 加する行電圧の極性が決定される。

第５ｂ図に示すように、列１の選択時間の間、位相クロックＰＣＩは、最初に低 電圧を与える。列１の選択時間の中間で、位相クロックＰｃｔは、高電圧に反転 する。位相クロックＰＣＩは、列２の選択時間の前半において高電圧に維持され 、次いで列２の選択時間の残りの時間の間低電圧となる。

この低電圧は、列３の選択時間の前半まで保持される。この方法において、位相 クロックＰＣＩは、列選択時閉の切り換え周波数と同一の周波数で切り換えられ るが、列選択時間の切り換えに対して１８０°ずれた位相となっている。列選択 電圧の極性は、位相クロックＰｃｔの極性によって決定される。従って、第５ｂ 図に示すように、列１の選択時間の間、列ｌドライバは、列ｌに最初に低電圧を 印加し、次いで高電圧を印加する。列１選択時間の前半において印加される低い 列１選択電圧は、第５ｂ図に示すように一１６ボルトであり、列１選択時間の後 半に印加される高い選択電圧は＋１６ボルトである。列１の選択時間の終端及び 列２選択時間の開始時において、列１ドライバは、ゼロボルトの電圧に戻る。列 ２が次に選択される０列２の選択時間の初期において、高電圧となっている位相 パルスＰＣＩによって決定されるので、列２は、最初に高電圧を受け、次いで低 電圧を受けることになる６列３の選択時間の間に、位相クロックＰｃｔによって 決まるので、列３には最初に低電圧が印加され、次いで高電圧が印加されること となる。

行１ドライバは、列１選択時間の間、データ信号を印加して列１、行１の画素の 状態を決定する。第５ａ図に示されているように、この画素の意図された状態は オフ状態である。

オフ信号を送出するために、行ｌドライバは、列１の時間の間が低電圧で開始さ れ、次いで高電圧となる位相クロックＰＣＩの位相と位相を一致させる。列１の 選択時間の間、オフ信号が意図されている列１の全ての行には、行ドライバは、 最初に低電圧信号を与え、次いで高電圧信号を与える。オン信号が意図されてい る列１の全ての行には、行ドライバは最初に高電圧を印加し、次いで低電圧を印 加する。例えば第５ｂ図に示すように、高電圧は±１．６ボルトであり、低電圧 は−１，６ボルトである。

列及び行に印加される上記の信号の組み合わせによって、例えば第５ｃ図に示す ような画素電圧波形が形成される。列１選択時間の前半の間、列１、行１の画素 は、−１６−（−１，６）即ち−１４，４ボルトの電圧差を受け、後半には＋１ ．６−１．６即ち＋１４．４ボルトの電圧を受ける。残りの非選択時間の間、列 １、行１の画素には＋１．６ボルトまたは−１，６ボルトの電圧差が与えられる 。電圧差の極性ではなく、電圧差の大きさのみが画素の反射率状態に影響を与え る。画素は、印加される連続した電圧信号をＲＭＳ式によって積分する。したが って、オフ状態の列１、行１の画素の受けるＲＭＳ電圧は、以下の式によって決 定される。

ここで、Ｖ　ＯＦＦ　＝オフ状態の画素の受けるＲＭＳ電圧、Ｖ　ＲＯＷ＝列選 択電圧の大きさ ＶＣＯＬ＝行電圧の大電圧 Ｎ＝ニブイスプレイの列の数 であり、以下の値を生成する。

新しい捻れネマチック液晶ディスプレイ材料、特に「ダブル超捻れ」と呼ばれる ２７０°捻れネマチック材料によって、印加された電圧に対する画素の応答時定 数は、約２００ミリ秒、即ち１１５秒である。コンビエータモニタ用の一般的な 液晶ディスプレイは、６４０行、２００列の画素で構成されている。ディスプレ イは、通常フリッカを防止するために、正及び負で毎秒最低２５回走査される。

したがって、２００列のそれぞれは、（１／２００）Ｘ　（１１５０）秒間、即 ち１００ミリ秒間選択される。２００の列を有し、各フレームが毎秒５０回更新 される上述の例において、画素は、上記のオフ状態の高い吸収を示す場合は、応 答に約１０回のフレームの更新を要することになる。

列２、行１の画素は、オン状態の画素である。したがって、第５ｂ図に示すよう に、列の選択時間の間、位相クロックＰＣＩとは逆の極性の信号が行１のドライ バに与えられる。行１ドライバは、列２の選択時間の前半には低電圧を印加し、 列２選択時間の後半には高電圧を印加する。

第５Ｃ図に示すように、列２、行１の画素は、列２の選択時間の前半には＋１． ６−　（−１，６）、即ち１７．６ボルト、を受け、列２選択時間の後半では− １６−（＋１．６Ｌ即ち−１７，６ボルトを受ける。この画素は、他の１９９回 の列時間の間、１．　６ボルトまたは−１，６ボルトを受けて積分された以下の 式で与えられるオン電圧を受ける。

であり、 オフ状態の画素の積分されたＲＭＳ電圧とオン状態の画素の積分されたＲＭＳ電 圧の差は、従って６．９％程度となる。

回路電圧を注意深く調整することによって、第２図のグラフに示すようにこの小 さな差が、オン状態の画素とオフ状態の画素に良好なコントラストを生じさせる ために十分なものとなる。

なお、行ドライバに印加される電圧レベルは、各列選択時間の中間において変化 する。しかしながら、行ドライバに印加される電圧は、次の行の画素の状態が異 なる場合のみ列選択時間の終端において変化する。例えば（行１、列４−７）の ように、同一の行の隣接する列の画素が同一の状態である場合には（第５ａ図参 照）、行１のドライバによって印加される信号（第５ｂ図参照）は、周波数が５ ｋＨｚだけ変化する。同様に、例えば列４−７の選択時間の（列！−３、行ｌ） の画素のように、非選択時間の間の反転周波数は５ｋＨｚである。ディスプレイ は通常一つの色のかなりの連続部分を有しているので、行ドライバの反転周波数 は、１０ｋＨｚの最大値よりも５ｋＨｚに近い値となる。これは、本発明の重要 な利点である。

本発明のスイッチングレギュレータの第７ａ図、第８図及び第９図に示す例の動 作を説明する。以下において、なぜ第７ａ図のスイッチングレギュレータ回路が 望ましくなく、第８図及び第９図の回路が好適で有るかが示される。

第７ａ図は、第６図の回路により発生される五つの等しい電圧を、抵抗及び差動 増幅器を用いずに発生するだめの一つのスイッチングレギュレータを示している 。電圧源Ｖｃｃよりの電流通路は、−次巻線Ｐ７１及びトランジスタＴ７１を経 て接地される。二次巻線５７１は、コンデンサＣ７１及びダイオードＤ７１と共 にループを形成する。二次巻、［３７１−８７５は、−次巻線Ｐ７１によって駆 動される。−次巻線Ｐ７１が二次巻！Ｓ７１にダイオードＤ１の順方向電流を発 生させると、コンデンサＣ１が充電される。−次電流が二次巻線Ｓ７１に、ダイ オードＤ１の逆方向電流を発生させると、電流は流れず、コンデンサＣ７１の電 荷が保持される。従って、コンデンサＣ７１は、マルチプレクサの入力線ｖ１及 びＶ４に電圧差を生じさせる。同様に、二次巻＊Ｓ７２は、コンデンサＳ７２と ダイオードＤ７２とともにループを形成して、コンデンサＣ７２が充電され、マ ルチプレクサの入力線■１と■０間に電圧差を生じさせる。同様に、二次巻線Ｓ ７３、コンデンサ７３及びダイオード７３は、入力線■１及びＶ２に電圧差を生 じさせる；二次巻線３７４、コンデンサＣ７４及びダイオードＤ７４は入力線ｖ ３及びＶ４に電圧差を生しさせる；二次巻ＭＳ７５とコンデンサＣ７５及びダイ オードＤ７５は、入力線ｖ４とｖ５間に電圧差を生じさせる。

−次巻線Ｐ７１を通る電流は、トランジスタＴ７１のベースＢ７］に制御電圧を 印加することによって制御される。電圧調整器導線ｖ　ｒｅｇは、ｌ・ランジス タＴ７１のベースＢ７１に高電圧を印加する時間を制御する発振器０７１にフー ドバックを与える。時間の多くの部分で、トランジスタＴ７１をオン状態とする ことにより、発振器０７１が時間の多くの部分でオン状態となる。時間の多くの 部分に於ける一次巻線の動作は二次巻線５７１乃至Ｓ７５に発生する電流を生起 し、コンデンサＣ７１乃至Ｃ７５の電荷を上昇させる。従って、マルチプレクサ Ｍ７の入カポート■Ｏ乃至■５に印加される電圧が、トランジスタＴ７１のオン 時間を、電圧調整器Ｖ　ｒｅｇのフィードバックを使用して制御することによっ て制御される。

しかしながら、電圧ｖＯ乃至ｖ５の相対値は、各コイルの巻線の数によって決定 される。この場合、二次巻線Ｓ７２、Ｓ７３、Ｓ７４、及びＳ７５の巻線数は等 しくされている。

第７ａ図の回路は、以下の理由によって不適当である。コンデンサＣ７２、Ｃ７ ３、Ｃ７４及びＣ７５の両端電圧は、マルチプレクサＭ７の入力ｖＯ１■２、■ ３及びｖ５より発生される電流が等しい場合にのみ等しくなる。導線■０乃至■ ５は、例えばオン状態の全ての画素の行電圧のように、同一の信号の交互の位相 の電圧を供給するので、電流が等しくなリ、従ってコンデンサＣ７２及びＣ７５ の電圧は等しくなる。

マルチプレクサの入力Ｖ２及び■３においてもこれと同様である。従って、コン デンサＣ７３とＣ７４を通る電圧も等しくなる。しかしながら、ｖＯはオン状態 の画素を駆動し、■２はオフ状態の画素を駆動しているので、導線ＶＯを流れる 電流は、オン状態の画素の数とオフ状態の画素の数が等しい場合のみに、導線■ ２に流れる電流と等しくなる。導線Ｖ３と■５も同様である。第７ｂ図は第７ａ 図の回路によって駆動されたときのオン状態とオフ状態の画素の等価回路を示し ている。コンデンサＣ７１からコンデンサＣ７４へのｔ流を生起するコンデンサ Ｃ７１のノードｖ１上の一２ボルトのレベルとコンデンサＣ７４のノードＶ３の 一１０ボルトのレベルによって、コンデンサＣ７４の電荷が上昇する。しかしな がら、ノード■５に流れる電流を発生するコンデンサＣ７１のノード■１の一２ ボルトのレベルとコンデンサＣ７５のノードＶ５の一１４ボルトのレベルは、コ ンデンサＣ７５の電荷を低下させる。これによって、コンデンサＣ７４とＣ７５ に蓄積される電圧レベルに差を生しさせる。電圧の内の一つのみが調整に使用さ れるので、ＶＯとＶｌ、、Ｖ２とＶ３間の差は、はとんどの画像において不適切 であり、画像の品質は低いものとなる。

三つの９　を　するための　′な口 部骨８−１．８−２．８−３で構成される第８図は、第５Ｃ図の画素における電 圧波形を発生するための他の回路を示している。第８図の回路においては、基１ ！電圧に加えて、三つの電圧のみが発生される。第８図の回路は、行を駆動する コンデンサから発生された電流が、正確に等しくなっており、電圧が正確に調整 され、画像の品質が良好となる、第７ａ図に対する利点を有している。第８図の 回路は、さらに、行電圧を供給する構成部品を、２ボルトのオーダーの低行電圧 においてのみ誤差を生じるように製造することが出来るので、装置を小型で、低 電力で、製造コストの低いものとする事が出来る。

ディスプレイによる供給電力の負荷はオン状態の画素の数に応じて広く変化する ので、電圧調整器は、ディスプレイの負荷の広い範囲において高い効率を有して いる必要がある。

第８図において、−次巻線Ｐ８１はアルカリ電池よって、抵抗Ｒ８１１、Ｒ８１ ２、ＰＮＰトランジスタＴ８１１、ＮＰＮトランジスタＴ８１２、抵抗Ｒ８１３ 、コンデンサＣ８１１及びダイオードＤ８１３で構成される発振器を介して駆動 される。周波数は、コンデンサと抵抗の相対値によって決定される。負電圧フィ ードバックトランジスタＴ８２１がオフすると、起動抵抗Ｒ８０１が正電圧を発 生して発振器を起動させる。トランジスタＴ８２１がオンすると、トランジスタ Ｔ８１２がオフし、発振器が停止して、−次巻線Ｐ８１による電源供給が停止す る。

二次巻線Ｓ８１、ダイオードＤ８１及びコンデンサＣ８１は、前述したようにコ ンデンサＣ８１の電荷を発生するループを形成する。コンデンサＣ８１の電荷は 、列選択電圧を供給する。トランジスタＴ８４１、Ｔ８４２及び抵抗Ｒ８４１で 構成されるスイッチ４０は、コンデンサＣ８１の両端に単一の電圧差を許容して 、選択された列に正及び負の双方のパルスを供給する。位相反転信号によって制 御されて、スイッチ４０はコンデンサＣ８１の一方または他方のブレードを交互 に基準電圧ＶＲＥＦに接続する。基準電圧は、打電圧巻線３８２．８３のセンタ ータップの基準を設定する。これにより、液晶ディスプレイに印加される電圧の 極性が制御される。

列ドライバＲ８０（以下の第９図及び第１０図に関する説明においては列ドライ バＲ９０として機能する。）は、Ｖ＋ＲＯＷとＶ−ＲＯＷのいずれを列導線に供 給するかを上記に説明した走査ルーチン及び以下に説明する二つのルーチンに従 って選択する。同一のコンデンサが列選択時間の二つの部分で電圧差を供給する ので、電圧差は列選択時間の前半部と後半部において正確に等しい大きさで、逆 の極性となり、選択された列の画素の列側に印加される直流電圧は正確にゼロと なる。

二次巻線Ｓ８２、ダイオードＤＢ２及びコンデンサＣ８２は一つのループを形成 し、二次巻線Ｓ８３、ダイオードＤ８３及びコンデンサＣ８３は他のループを形 成して行電圧を供給する。列選択時間の一方の半分の時間の間、コンデンサＣ８ ２、Ｃ８３の一つが特定の行に電圧を供給し、列選択時間の他方の半分の時間に 、コンデンサＣ８２とＣ８３の他の一つがその行に電圧を供給する０行ドライバ Ｃ８０（第１０図に関して行ドライバＣ９０ａ及びＣ９０ｂとして機能する）は 、選択された列の画素の意図された状態によって決定された電圧Ｖ＋ＣＯＬ及び Ｖ−ＣＯＬの一方を各行に印加する。

全ての行が同時にコンデンサＣＢ２またはＣ８３に接続され、コンデンサＣ８２ 及びＣ８３間で切り換わる。第一の走査方法において、切り換えは列選択時間の 中間で行われる。（いずれのコンデンサが最初に電圧を供給するかは、いずれの 列電圧が最初に供給されるかと、選択された画素がオン状態か、オフ状態かに応 して決定される。）コンデンサＣＢ２及びＣ８３は同一であり、巻線３８２及び Ｓ８３も同一である。第一の走査方法の列選択時間の長さの間に、コンデンサＣ ８２及びＣ８３が同一の量の電荷を供給する（積分される電流が等しい）。従っ て、第一の方法によれば、Ｖ＋ＲＯＷとＶ−ＲＯＷ間の電圧の大きさ及びＶ−Ｒ ＯＷとＶＲＥＦの間の電圧の大きさは同一となる。ダイオードＤＢ２及びＤ８３ も同一であり、Ｖ＋ＣＯＬとＶ−ＣＯＬの極性が逆となるように接続される。従 って、コンデンサＣ８２及びＣ８３から供給される行電圧は、正確にゼロの直流 電圧を有している。

画素における列電圧および行電圧の双方の直流電圧が正確にゼロとなるので、画 素に印加される実質の電圧がゼロとなり、ディスプレイの寿命を長いものとする 。

画素がオン状態かオフ状態かを決定する各画素に印加されるＲＭＳの電圧の平均 の大きさは、行ドライバＣ８０によって制御される。第５ａ図乃至第５Ｃ図に示 すように、行電圧が列電圧と同し極性を持っている場合には、画素はオフとなる 。第５ａ図は、オフ状態（黒色）の（列１、行１）の画素を示している。第５ｂ 図は、列１の時間における、最初に低電圧で、次に高電圧となる列１の選択電圧 を示している。列１の時間の行１の行電圧は、最初に低電圧で、次いで高電圧と なる。従って、第５ｃ図に示すように、列１の時間における列ｌ、行１の画素の 選択電圧は比較的低く、画素をオフとする積分電圧を発生する。反対に、（列工 、行２）の画素に印加される列電圧と行電圧は逆の極性となり、（列ｌ、行２） の画素はオン状態となる。

第８図にもどって、列ドライバマルチプレクサＲ８０は、（Ｖ＋ＲＯＷ）と（Ｖ −ＲＯＷ）の間で切り換えられる列選択電圧を印加する。行ドライバマルチプレ クサＣ８０は、行ドライバマルチプレクサＣ８０に与えられるデータによって選 択された二次巻線３８２および３８３からの（Ｖ＋Ｃ０Ｌ）及び（Ｖ−ＣＯＬ） によって供給される行電圧を印加して、各画素におけるＲＭＳ平均振幅を制御し て、各画素のオフ／オン状態を制御する。

狂１星！圧與！ ディスプレイを最小電力で駆動し、画素におけるオフ状態のＲＭＳ電圧を闇値電 圧に維持して、オン状態及びオフ状態の画素の高いコントラストを維持するため に、駆動回路の電圧の調整を正確に行うことが必要となる。第２図の例において 、閾値電圧は１．８９３ボルトであり、遷移電圧は０．１３ボルトである。１， ８９３ボルトの電圧において、材料の反射率の最大値の約ｌＯ％であり、一方２ ．０２ボルトにおいては、反射率は最大値の約９０％となる。従って約１゜８９ ３ボルトのオフ電圧と２．０２４ボルトのオン電圧により良好なコントラストが 得られる。波形における非選択部分のレベルを１，６ボルトに保持し、１６ボル トの列選択電圧を用いることにより、オフ状態の画素に印加される１４．４ボル トの信号が生成され、オフ状態の画素におけるＲＭＳ電圧が所望の となる。これらのパラメータにより、オン状態の画素に１７゜６ボルトの信号が 列選択時間に与えられ、オン状態の画素のＲＭＳ電圧は、 となる。従って、非選択電圧を１．６ボルトに調整することにより第２図に示す 反射率曲線の良好なコントラストを達成する。周波数は、２：１よりも小さい割 合で変化するので、コンデンサＣＢ２．８３のプレートを通って与えられる電圧 は、ＶＲＥＦ導線から一次巻線の制御電流で電圧を印加することによって、一定 に保持される。

非選択電圧の調整は、本発明の新規な特徴であり、ディスプレイユニットの最適 なコントラストを達成するために重要である。第８図に示すように、ＶＲＥＦ信 号は、巻線Ｓ８２及びＳ８３を通る正及び負の行電圧（Ｖ　＋　ＣＯＬ）及び（ Ｖ−ＣＯＬ）のレベルを制御する基準電圧を供給する。ＶＲＥＦは、従って列の 非選択時間の列と行の電圧差を決定する。

（ＶＲＥＦ）−（Ｖ−ＣＯＬ）の場合の打電圧信号の一つは、フィードバンクト ランジスタＴ８２１への電圧の制御に用いられる。この方法により、はとんどの 時間（上記の例においては時間の１９９／２００）に与えられる電圧は注意深く 調整され、電圧レベルは、ディスプレイの最適コントラストを得るレベルに一貫 して保持される。連続する多くの画素がオンとなっている場合の、高電圧の僅か な変動は、時間の僅かな部分のみに印加されるので、最適なコントラストにはさ ほど大きな影響を及ぼさない。闇値電圧は、適切に調整された値に保持される。

１皮■１ 閾値電圧は温度に応じて変化するので、電圧を温度の関数として調整する回路を 設けることが最適なコントラストを維持する上で望ましい。第８図に示す回路は 、−次巻線Ｐ８１のオン時間を基準電圧ＶＲＥＦによって調整する。低電圧から 調整することは、基準電圧ＶＲＥＦをトランジスタＴ８２１のベース−エミッタ 接合間に印加することを好都合とする。

更に、トランジスタＴ８２１のベース−エミッタ電圧は、はぼ正確にディスプレ イで必要とする温度係数に一致する。

ユｌ上立入上Ｍ辺 コントラスト制御回路３０は、ソースが接地されたトランジスタＴ８８１を含ん でおり、駆動ロジックＭ８と、抵抗形骨圧器とによって制御される。分圧器は、 トランジスタＴ８８１のドレインとダイオードＤ８２を通ってそれぞれ二次巻線 Ｓ８２より供給されるＶ十行電圧からノードＮ２を分離する抵抗Ｒ８３２および Ｒ８３１とノードＮ２と接地間のコンデンサＣ８３１およびノードＮ２と電圧フ ィードバックトランジスタＴ８２１の制御端子間の抵抗で構成される。駆動ロジ ックＭ８に制御されて、トランジスタＴ８８１のデユーティ−比が増加すると、 コンデンサＣ８３１に蓄えられたノードＮ２の電圧は接地レベルに降下する。ノ ードＮ２の低電圧はトランジスタＴ８２１の電圧を引き下げ、電圧ＶＲＥＦの大 きな値においてトランジスタＴ８２１をオフしてディスプレイに印加されたオン 、オフ電圧の値を減少させる。トランジスタＴ８８１のデユーティ−比が減少す ると、反対の効果が生じる。トランジスタＴ８８１のデユーティ−比はソフトウ ェアによって制御され、好ましくはソフトウェアはユーザーのキーボードからの コマンドに応じてプログラムされる。

レベルのシフト 以下に詳述するレベルシフト回路Ｒ８０ＬＳおよびＣ８０ＬＳは、駆動ロジック Ｍ８によって供給される論理レベルを持つディジタル信号を受けて、列および行 ドライバＲ８０及びＣ８０に出力信号をそれぞれ供給する。その出力信号は、列 ドライバについてはどの列が選択されるかを示し、行ドライバについては、選択 された列のどの行がオン又はオフとなるべきかを示す。駆動ロジックＭ８の論理 レベルは好ましくは論理値′１”において３乃至５ボルトであり、論理値″０″ でＯポルトであることが望ましい。駆動論理信号を発生するための好適な回路Ｍ ８の構成は、同じ譲受人に譲渡されたしロイ　ディー、ハーバ−（Ｌｅｒｏｙ　 Ｄ、　Ｈａｒｐｅｒ）、ジョン　ダブリュー、　コルペット（Ｊｏｈｎ　Ｗ、　 Ｃｏｒｂｅｔｔ）　、ダグラスエイ、フックス（Ｄｏｕｇｌａｓ　Ａ、　Ｈｏｏ ｋｓ）　、レニー　ディー。

バーグー（Ｒｅｎｅｅ　Ｄ、　Ｂａｒｄｅｒ）およびジョン　ビイ、フエアーバ ンクス（Ｊｏｈｎ　Ｐ、　Ｆａｏｉｒｂａｎｋｓ）によッテ発明された出願番号 ０７／３７４．　８８４の「低電力コンピュータのためのビデオ画像制御（Ｖｉ ｄｅｏ　Ｉｍａｇｅ　Ｃｏｎｔｒｏｌｌｅｒ　ｆｏｒ　Ｌｏｗ　ＰｏｗｅｒＣｏ ｍｐｕｔｅｒ）　Ｊに示されている。この係属出願中の出願の開示内容は、本明 細書の開示の一部として援用する。行レベルシフタＣ８０ＬＳは、入力電圧と同 様の出力電圧を供給しなければならない。従って、データクロック信号、データ バス（８ピント）信号及び位相反転信号から行ドライバ信号ＤＣ“、Ｄ８’　、 ＲＣ’及びＰＲ’をそれぞれ生成するのに十分な第１１ｂ図に示すような簡単な レベルシフタで十分である。第１１ｂ図のダイオードＤ１１０５のカソードには ３乃至５ボルトの信号が印加され、ノードＮ５に印加されるほぼ電圧Ｖ＋ＣＯＬ に等しいＶ　０ＩＪＴの出力電圧を発生する。ダイオードＤ　１１．０５のカソ ードに印加される０ボルトの入力信号は、０．７ボルトの出力電圧Ｖ　０ｔｌＴ を発生させ、入力電圧よりもダイオード−個分の電圧降下だけ高い電圧に降下さ せる。

列レベルシフタＲ８０ＬＳに入力される信号は、０乃至５ボルトの低電圧信号で あり、レベルシフタＲ８０ＬＳによって列ドライバＲ８０に供給される信号は、 位相の半分に対して（この実施例においては）入力信号よりも正側に１１ボルト までシフトしなければならず、他の半分の位相に対しては負側に５ボルトシフト しなければならないので、レベルシフタは入力信号を電気的に完全に出力信号か ら遮断しなければならない。列データ、列クロック及び位相反転の各信号に対し て、第１１ａ図に示すような回路によりレベルシフトを行うことが望ましい。第 １１ａ図に示すように、入力信号Ｖｉｎは、コンデンサＣ１１０４と直列に接続 された抵抗Ｒ１１０４によって構成されたコンデンサー抵抗ネットワークを介し て一次コイルＰ　１１．０１に印加される。周知のように、−次コイルＰＩＩＯ Ｉを流れる電流は、コンデンサー抵抗ネットワークが急激に立ち上がり徐々に鋒 丁する二次巻線Ｓ　１．１０１に対応する電圧を生起するので、時間のある区間 において増減する。

この二次電圧は、インバータ１１０１の入力に印加される。

三つの電圧を使用するシステムにおいては、ＣＭＯＳインバータ１１０１が１． ５ボルトの入力電圧において状態を切り換え、ノードＮｌにおいて３ボルトの出 力電圧を発生する。

１．５ボルトよりも高い入力電圧によって、ノードＮ１には０ボルトの出力電圧 が発生される。インバータ１１０１に対する入力信号が低い場合には、インバー タ１１０１の出力によって生起された高電圧と組み合わされた二次巻線５１１０ １のインパルスによってノードＮ３に生起された高電圧は、ノードＮ２にインバ ータ１１０２に印加された高電圧を生起する。これによりインバータ１１０２の 出力のノードＮ４に低電圧を生起する。ノードＮ４の低電圧は、二次巻線５ｌ１ ０１によって生起された電圧差が減衰したのちも保持される。

回路は、ノードＮ１及びＮ４がそれぞれ３ボルトと０ボルトとなり、ノードＮ２ とＮ３の電圧が抵抗ＲＩＩＯＩ、Ｒ１１０２及びＲ１］、　０３に応じた値と成 ったときに均衡する。これら三つの抵抗が等しい値の場合、ノードＮ２は２ボル トとなり、ノードＮ３は１ボルトとなる。ノードＮ３の１ボルトのレベルは、イ ンバータ１１０１の入力に印加される。次のインバータ１１０１の入力を低電圧 に駆動するパルスは、ノードＮ１に与えられる出力信号を変化させない。回路は 安定状態を維持する。回路の状態を変化させる為には、二次巻線５１１０１がイ ンバータ１１０１の入力における電圧を１゜５ボルトよりも高く変化させること が必要となる。インバータ１１０１の入力は、この例においては、１ボルトで安 定しているので、わずか０．５ボルトの変化により１．５ボルトを丁度超えたと ころでインバータ１１０１はスイッチング状態と成る。インバータ１１０１がス イッチング状態と成ると、ノードＮｌは０ボルトとなる。この瞬間、ノードＮ４ もＯポルトになり、従ってノードＮ２の電圧が低電圧となり、インバータ１１０ ２の状態が変化してノードＮ４を３ボルトで駆動する。ノードＮ２及びＮ３はこ のときそれぞれ１及び２ボルトに近づく。

従って、上側インバータの入力のレベルが１ボルトと２ボルトの間で二つの状態 に切り換えられ、入力信号レベルの小さな遷移によって、ノードＮ１の出力信号 レベルが変化する。

抵抗Ｒ１１０２を他の二つよりも小さくすることによって、インバータ１１０１ の入力電圧レベルは遷移電圧に接近し、回路は一次巻線ＰＩＩＯＩのパルスに対 してより敏感になる。

同様に、抵抗Ｒ１，１０２を他の二つよりも大きくすると、回路の感度が低下す る。

丘１」Ｊ冴ゼ１（ンλ１１Δ里■ 第１１ｃ図に示すように、列の非選択時間に画素に印加される電圧に等しい大き さで、ＣＭ９Ｓインバータの第−及び第二の供給電圧として使用する為に十分に 低い対の行電圧Ｖ＋ＣＯＬ及びｖ−ｃ　ｏ　ｒ、を発生することによって、適切 な行に適切な電圧を印加するための、例えばインバータ等の単一の低電圧ＣＭＯ ３出力装置を各行導線に設けた非常に簡単な低電圧行ドライバを使用することが 可能となる。行シフトレジスタＣ３ＲＩＩは、８ビットバイトの一つの列の８つ の隣接する画素の状態を示すデータを受ける。連続する８ビットバイトクロック 信号（好ましくは、周知の容量でＤ型フリップフロップに供給される）は、シフ トレジスタＣ３ＲＩＩにあるバイトの８ビツトをデータラインＤＩ乃至Ｄ８にそ れぞれ配置するまで、図示しない隣接するシフトレジスタにシフトされる。これ ら８ビツトはＣＭＯＳインバータ１１乃至Ｉ８のそれぞれの入力信号として作用 する。これらのＣＭＯＳインバータは、Ｖ＋ＣＯＬより正の供給電圧を受け、■ −ＣＯＬより負の供給電圧を受ける。ラインＤＩ乃至Ｄ８の状態に応じて、イン バータ■１乃至Ｉ８は行導線ＣＯＬ　１乃至Ｃ０Ｌ８にＶ＋ＣＯＬまたはＶ−Ｃ ＯＬのいずれかを供給する。

この単純な方法は、Ｖ＋ＣＯＬ及びＶ−ＣＯＩ、の電圧差が２．５乃至１２ボル トの範囲で供給される行電圧を使用して駆動される液晶材料に使用される。第１ １ｃ図に示すように低い供給電圧を使用した行ドライバを製造できることは、１ ２乃至２５ボルトの供給電圧から電流を生成、降下させるために頻繁に使用され ている行ドライバに較べて寸法が小さくなる大きな利点を有している。

この方法を適切に機能させるために、Ｖ＋ＣＯＬ及び■−ＣＯＬの変化の基準と なる基準電圧をシフトレジスタＣＲ３１１のデータ信号及びデータバス信号の基 準となる点に近い点に固定しなければならない。第８図は、接地レベルに固定さ れている。ＶＲＥＦを接地レベルに固定する（とともにフィードパ・ンク電圧を Ｖ＋−ＣＯＬまたはＶ−ＣＯＬからとる）ことも可能である。

他の実施例としては、入力データレベルが、例えば第１１Ｃ図に示すインバータ １１乃至Ｉ８等の行導線を駆動するＣＭＯＳインバータの入力に直接印加するに は不適当な場合には、第１ｉｄ図に示すようにバッファが介装され低電圧動作に よる構成部品のサイズが小型である利点を保持する。

か礼　して三つの　を　する口 筒９図及び第１０図は、本発明のスイッチングレギュレータの他の実施例を示し ている。同一の実施例が両方の図に示されており、これらの二つの図には、回路 の異なる部分が異なる詳細さで示されている。部分９−１．９−２及び９−３で 構成される第９図は、列及び行電圧を発生し、列及び行の画素に適切な電圧レベ ルを与える手段の詳細が示されている。

部分１０−１．１０−２及び１０−３で構成される第１０図は、ＶＯ，Ｖ２、Ｖ ５、Ｖ−ＲＯＷ及びＶＲＥＦの発生電圧レベルを受け、画素のオン状態及びオフ 状態を示すディジタルデータ信号ＤＡＴＡ１０ＤＤ及びＤＡＴＡ／ＥＶＥＮに応 答して特定の列及び行に発生電圧を印加する手段の詳細が示されている。

第９図において、トランジスタＴ９１１及びＴ９１２、抵抗Ｒ９０１、Ｒ９０２ 及びＲ９０３、ダイオードＤ９０１及びコンデンサＣ９０１を有する発振器７０ は、第８図の発振器１０と同様の容量で一次巻線Ｐ９８１を駆動する。−次巻線 Ｐ９８１は、行電圧を供給する二次巻線５９８２及び５９８３を駆動する。列駆 動電圧は、−次巻線Ｐ９８１によってノードＮ９に供給される。従って第９図に おいては、列及び行駆動電圧が変換器によって遮断されている第８図の構成と異 なり、列駆動電圧は変換器によって遮断されない。

トランジスタＴ９１１がオンすると、−次巻線Ｐ９８１に電流が形成され、トラ ンジスタＴ９１１が抵抗Ｒ９０３に流れる低電圧によってオフしたときに、巻線 Ｐ９８１に継続して流れる電流が、ショトキ−ダイオードＤ９１４の電圧降下を 生じさせ、コンデンサＣ９１１に蓄積される負電圧をノードＮ９に生じさせる。

ツェナーダイオードＺ９１２は、高温下において最適な画像コントラストのため に好ましく、本実施例では１６ボルトである最低列電圧付近でブレークダウンす る。ＰＮＰ　）ランジスタＴ９１３のベースに印加される電圧は、さらにコント ラスト制御回路６０（回路６０は以下に説明する）によってさらに調整され、− 次巻ｖＡＰ９８１及び二次巻線５９８２及び５９８３に流れる関連した電圧を選 択された調整レベルに保持する。

ｌ五理！ トランジスタＴ９１３がオンすると、トランジスタＴ９１２のベース電圧が降下 して、発振器７０はオフする。発振器７０がオフすると、コンデンサＣ９１１に かかる電圧が、トランジスタＴ９１３をオフするために十分小さい負の値となる まで減少して、トランジスタＴ９１２をオンし、発振器７０を再起動させる。従 って、この実施例においては、第８図の低い行電圧からの調整ではなく、ノード Ｎ９と接地間の高い列電圧から調整される。

トランジスタＴ９１３がオフの間、発振器７０は、三つの巻線Ｐ９８１，５９８ ２及び５９８３の電圧を上昇させる。

三つのダイオードＤ９１４、Ｄ９８２及びＤ９８３は電流の逆流を防止し、コン デンサＣ９１１，Ｃ９Ｂ２及び０９８３のそれぞれの電圧差を増加させる。ノー ドＮ９に与えられるコンデンサＣ９１１の電圧差が十分な負の値となるとスイッ チングトランジスタＴ９１３が再びオンにトリガされ、ノードＮ９の電圧が十分 な負の値に保持されている間オンに保持される。

第８図及び第９図のスイッチングレギュレータは、負荷状態を変化させるために スイッチング電流のピークを変化させる従来のレギュレータと異なり、オン／オ フレギュレータとして動作する。本発明のオン／オフレギュレータは発振器をほ とんどの時間完全にオフまたはオンとするのに十分なループゲインを有している 。発振器は、調整電圧の絶対値が所定の値よりも小さい場合にオンし、調整電圧 の絶対値が所定値よりも大きい場合にオフする。このオン／オフモードの調整は 、従来のスイッチング電流のピークを印加する調整に較べて、負荷電流のより広 い範囲に亙ってほぼピークに近い効率を達成する。

発振器をオフにする方法は、発振器がオフされた時に、発振器に使用される全て の高電流トランジスタを確実に完全にオフとする。これは、広い範囲の出力負荷 要求に対して高い効率を達成する為に必要である。

例えば、第９図において、ツェナーダイオードＺ９１２を通るノードＮ９からノ ードＮＩＯへのフィードバックは、トランジスタＴ９１３のオン、オフを制御す る。トランジスタＴ９１３がオンの時、ＮＰＮ）ランジスタＴ９１２は接地され る。トランジスタＴ９１２は発振器７０の高電流トランジスタの一つであり、ベ ースが接地されると完全にオフする。

トランジスタＴ９１２がオフすると、発振器の他の高電流トランジスタであるＰ ＮＰ　）ランジスタＴ９１１のベースに抵抗Ｒ９０３から高電圧が印加され、ト ランジスタＴ９１１が完全にオフする。トランジスタＴ９１３がオフするとすぐ に、発振器７０は発振を開始し、列及び打電圧供給のフルパワーを発生する。

第８図において、トランジスタＴ８２１のベースの高電圧によりトランジスタＴ ８２１がオンして、発振器１０の高電流トランジスタの一つであるＮＰＮ　トラ ンジスタＴ８１２のベース電圧を降下させ、トランジスタＴ８１２を完全にオフ させる。これは、抵抗Ｒ８１１が、発振器の他の高電流トランジスタであるＰＮ Ｐ　）ランジスタＴｆ３１１のベース電圧の上昇を許容して、このトランジスタ を完全にオフさせる。、Ｖ＋ＣＯＬの電圧が十分低くなるとすぐに、トランジス タＴ８２１のベースの電圧が対応して低電圧となり、抵抗Ｒ８０１がトランジス タＴ８１２のベース電圧を引き上げることを許容され、発振器１０が再起動され る。

このオン／オフ電流発生方法は、広い範囲の負荷電流に対する０％乃至はぼ１０ ０％のほとんど全ての範囲でトランジスタＴ９１１のオン時間が変化する発振器 の切り換えサイクルに関して同様に効率的である。これとは逆に、選択された値 からの出力電圧変化に応じて一次巻線に流れるピーク電流を調整する従来技術に よる方法においては、トランジスタがオンしている時の出力電流に比べて一次巻 線を流れる電流を制御するトランジスタの漏れ電流が大きいため、非常に低いピ ーク電流において効率が大きく低下する。従って、メイン電流が流れる発振器の トランジスタを完全にオフにする本発明によるオン／オフ電力発生方法は、従来 技術における方法を大幅に改善する。

ユｌ上旦ム上星！ コントラスト調整回路６０は、以下のように動作する。ツェナーダイオードＺ９ ６１は、この低電流での使用においては、約２．５ボルトのブレークダウン電圧 を有している。従って、トランジスタＴ９６１のエミ・ツタには２．５ボルトの 電圧が印加される。デユーティ−サイクルをＭ？Ｂ可能な方形波は、トランジス タＴ９６１をオン、オフさせる。トランジスタＴ９６１がオンすると、トランジ スタＴ９６１のエミッタの２．５ボルトのレベルによって、抵抗Ｒ９６１及びＲ ９６２を流れる電流が生し、トランジスタＴ９１３のベースを充電してノードＮ ＩＯの電圧を上昇させる。もし八−ドＮ９がツェナーダイオードＺ９１２をオン させるために十分に負でない場合、トランジスタＴ９１３はほとんどオフの状態 に保持され、発振器７０は、ノードＮ９の電圧がツェナーダイオードＺ９１２を オンして電流を抵抗Ｒ９１１に流すのに十分な負の値となるまで、オンに保持さ れ、ノードＮ９の電圧を上昇させる（絶対値が減少する）、回路は、トランジス タＴ９６１に流れる電流が抵抗Ｒ９１１に流れる電流と等しくなったときに均衡 する。

トランジスタＴ９１２とＴ９１３の両方がオンの時、ｌ・ランジスタＴ９１２の ベースはベース−エミッタ間で接地よりも高い電圧まで降下しており、トランジ スタＴ９１３のべ・−スーエミッタ電圧もトランジスタＴ９１２のベースよりも 低い電圧となっているので、トランジスタＴ９１３のベースは、約０ボルトとな る。

トランジスタＴ９６１のデユーティ−比が１００％であるとすると、即ちトラン ジスタＴ９６１が全ての時間でオンであるとすると、ツェナーダイオード２９６ １によって供給される２、５ボルトのレベルによって、３０．８オームの合計抵 抗を持つ抵抗Ｚ９６１及びＺ９６２を通る、約８０マイクロアンペアの電流が発 生される。ノードＮ９の電圧がツェナーダイオードＺ９１２をオンさせるために 十分低くない場合には、トランジスタＴ９１３のベースの電圧が上昇して、トラ ンジスタＴ９１３をオフさせ、ノードＮ９の電圧がツェナーダイオードＺ９１２ をオンさせるのに十分な負の値となるまで、発振器７０をオンに保持する。この とき抵抗Ｒ９１１からノードＮ９へは等しい電流が流れる。トランジスタＴ９１ ３のベース電圧が約Ｏボルトとなっているとき、回路は安定となるので、１００ オームの抵抗Ｒ９１１を流れる８０マイクロアンペアの電流は、ツェナーダイオ ードＺ９６１０カソードの電圧を約−８ボルトとする。

トランジスタＴ９６１のデユーティ−比が０であり、従ってトランジスタＴ９６ １が常にオフであると、ツェナーダイオード２９６１の２．５ボルトのレベルは トランジスタＴ９１３のベースには印加されず、抵抗Ｒ９１１には電流が流れず 、ツェナーダイオードＺ９１２のカソードに電圧降下を生じさせる。ツェナーダ イオードＺ９１２のカソード電圧ば、トランジスタＴ９１３のベースの電圧と等 しい。

１６ボルトの公称値を持つ動電圧に関しては、８ボルトの調整は、公称値に対し て±２０％の調整を与える。トランジスタＴ９６１のデユーティ−比は通常５％ 乃至９５％の範囲で変化する。ノードＮ９の電圧は、液晶材料の閾値電圧の温度 変化のために±１０％調整可能でなければならず、回路の種々の構成部品の公差 により他に±５％の調整が必要となる。

従って、好適実施例において、コントラス）ｆｆｌ整回路６０は、±１５％の電 圧調整を可能としている。第９図に示す構成部品の値はこのために調整する事が 出来る。

第９図の回路は、画素に対するＲＭＳ電圧を適正にすることと、第８図において 行われているように、三つのみの電圧（基準電圧に対して）を使用して平均直流 電圧をゼロにすることの双方を達成する。第９図の回路は、これらの三つの電圧 を使用して、第３図及び第６図に関して説明した五つの電圧レベルを想定したセ イコー５ＥＤ１６００ＤＡＡ及び５ＥＤ１６３１ＤＡＡチツプ等の現存素子に電 圧レベルを供給することが出来る。

第９図に示すように、位相反転信号は、位相反転回路５０、列ドライバＲ９０及 び行ドライバＣ９０ａ及びＣ９０ｂに供給される。

羞１１日コ列り柾 位相反転信号が論理値１の場合、スイッチ５９５１は、ノードＮ９の電圧（上記 に説明した例においては約−１６ボルト）をＶＲＥＦに印加し、Ｖ十〇ＯＬ電圧 をダイオードＤ９５１を介して、一方が奇数行に行ドライバＣ９０ａを介して印 加し、他方が偶数行に行ドライバＣ９０ｂを介して印加するラインｖ２及びＶ３ に印加する。（奇数行と偶数行をディスプレイの反対側で接続してライン間隔の より大まかな誤差を許容するようにするために、奇数行と偶数行でドライバを物 理的に分離することが望ましい。）ノードＮ９の電圧をＶＲＥＦに印加すること により、■−ＣＯＬ０）電圧レベルは、−１６ボルト、−１，６ボルトまたは− １７，６ボルトとなる。セイコーは、セイコー５ＥＤ１６００ＤＡＡチツプの■ ５における電圧が、正の供給電圧よりも少なくとも８ボルト低い電圧を必要とす る。ノードＮｌｌは、ダイオードＤ９５２及びＤ９５３を介してＶ−ＣＯＬとＲ ９の低い方の電圧より高い電圧まで一つのダイオードの電圧を引き下げる。ここ で、最も大きな負の電圧はＶ−ＣＯＬである。従って、位相反転信号が論理値Ｉ の場合、■５の電圧は、５ボルトの正の供給電圧よりも約２２．４ボルト低くな る。ノードＮ９の電圧を、Ｖ−ＣＯＬの電圧より遮断するためにダイオードＤ９ ５２及びＤ９５３を必要とする。

位相反転信号が論理値１の間、スイッチ５９５１は、ノードＮ９の電圧をＶＲＥ Ｆに印加する。スイツチ５９５１は、同時に■０とＶ２及び■３を接続する。論 理値１の位相反転信号は、行ドライバＣ９０ａ及びＣ９０ｂに、選択された列の 画素がオン状態の行にＶ２及び■３の電圧を印加し、選択された列の画素がオフ 状態の行には■０を印加させる。選択された列は、列ドライバＲ９０に印加され た接地電圧（０ボルト）（第１０図に関してさらに説明するように）を受ける。

非選択列はノードＮ９によって供給されたＶ−ＲＯＷを受ける。Ｖ−ＲＯＷはさ らにＶＲＥＦに接続される。従って、論理値Ｉの位相においては、画素の列側は 、選択時には接地レベル、非選択時には約−１６ボルトが印加される。オン状態 の画素の行側には選択されているか否かに応じて約−１７゜４ボルトが印加され る。オフ状態の画素は、行側には約−１４，６ボルトが印加される。従って、オ ン状態の画素に選択時に印加される電圧の絶対値は、約１７．４ボルトであり、 オフ状態の画素に印加される電圧の絶対値は、約１４゜６ボルトである。オフ状 態及びオン状態の双方の画素に印加される電圧の絶対値は、非選択時に約１．　 ４ボルトとなる。

渣凰菫立生位皿 位相反転信号が論理値０の時、ＶＲＥＦは接地されＶ−ＣＯＬはダイオードＤ９ ５４を介して■２及びｖ３に接続される。ＶＲＥＦが接地され、Ｖ−ＣＯＬが約 −１，６ボルトとされると、最も大きな負の電圧は、ノードＮ９の電圧となる。

■５の電圧は、ダイオードＤ９５３を介してノードＮ９　（−１６ボル）・）に よって、５ボルトの正の供給電圧よりも低い約−２０，８ボルトまで引き下げら れ、使用する特定の部品を適正に動作させるために許容可能な値となる。ダイオ ードＤ９５４を介してＶ−ＣＯＬ　（−１，６ボルト）によって与えられる■２ 及びＶ３の電圧は、約−１，４ボルトとなる。

ダイ、ｔ−）’Ｄ９５１を介して■十ＣｏＬ（＋１．６ボルト）によって与えら れる■０の電圧は、約＋１．４ボルトとなる。

列ドライバＲ９０に印加される論理値Ｏの位相信号は、選択された列に印加され るノードＮ９の電圧を一１６ボルトのＶ−ＲＯＷ電圧とし、非選択列に印加され る電圧を接地レベル（０ボルト）とする。■０の電圧は、選択された列の画素が オン状態である行に印加され、Ｖ２及び■３の電圧は選択された列の画素がオフ 状態の行に印加される。従って、選択された時にオン状態の画素の列側には一１ ６ボルトが与えられ、行側には＋１．４ボルトが与えられ、１７．４ボルトの電 圧差を生じる。オフ状態の画素は、選択された時に、列側に一１６ボルトの電圧 を受け、行側に−１，４ボルトの電圧を受けるので、電圧差は１４．６ボルトと なる。全ての非選択画素は、１．４ボルトの電圧差を受ける。

としての百′１ハランス 二つの位相において電圧の大きさは正確に等しくなるので、二つの二次巻線５９ ８２及び＄９８３より取り出される電流が等しくなり、電圧が調整されて全ての 種類の画像において高品質な映像を形成する。さらに、等しい時間ずつ二つの位 相が用いられるので、画素に流れる直流電圧が０となり、液晶ディスプレイを長 寿命化することが出来る。

前述したように、画素のオン、オフを制御するＲＭＳ電圧差は、列が選択されて いる極く短い時間に決定される。選択時間において、列電圧と行電圧の位相が異 なる場合には、電圧差が大きくなり画素はオン状態となる。また、選択時間にお いて列電圧と行電圧の位相が同じ場合には、電圧差が小さくなり、画素はオフ状 態となる０画素に対する電圧は、二つの位相で印加され、結果的に画素における 直流電圧が０ボルトとなるように構成されている。位相が反転すると、列及び行 に印加されている全ての電圧の極性が変化する。第９図の回路は、列選択電圧を 供給するとともに、二次巻線５９８２及び５９８３に印加される二つの低電圧を 発生する一次巻綿Ｐ９８１に印加される高電圧を発生ずることによって、この結 果を得ている。ノードＮ９の電圧は、ツェナーダイオードＤ９１４及びＤ９１５ によって一１６ボルトのオーダーに制御される。

第１０゛に示す１　び′−ドライバの 第１０図は、第９図の列及び行ドライバ部Ｍ９をより詳細に示している。第１０ 図において、列及び行電圧を発生する手段は詳細に示されていない。双方の図に おいて、対応する要素は同一の参照番号で示されている。

列及び行ドライバ回路Ｍ９は、八つの行シフトレジスタチ、ブＣＳＲ１乃至Ｃ５ Ｒ８及び三つの列シフトレジスタチップＲ３Ｒ１乃至Ｒ３Ｒ３で構成されている 。

三つの列シフトレジスタＲＳＲ１乃至Ｒ５Ｒ３はセイコー製の部品５ＥＤ１６０ ０ＤＡＡであり、２０１の列（図示せず）の内の選択された一つの列に■０及び ■５の一つの信号を印加することにより選択される列を決定し、残りの列導線に はＶ４（またはＶｌ）の信号を供給する０位相反転信号は、ＶＯ及びｖ５のいず れを選択された列に供給するかを決定する。ハイレベルのフレーム同期信号は、 （列ｌの出力線に接続された）ＤＩピンに、外部のフレーム同期線を介して印加 される。これにより列１が選択状態となる。列クロツク信号の各周期において、 列シフトレジスタＲＳＲ１乃至Ｒ５Ｒ３（７）群は、ハイレベル信号を次の列に シフトする。最初の二つの列シフトレジスタは、各８０の列を制御する。列シフ トレジスタＲ３Ｒ３は、本実施例における２０１の列の内の４１の列を制御する 。ハイレベル信号が列シフトレジスタＲ５ＲＩの８０番目の列に到達すると、接 続線は列シフトレジスタＲ５Ｒ２の列１に信号を印加する。この要領でハイレベ ル信号は、ディスプレイの全ての列に伝搬され、各列が連続的に列クロックの周 期の間選択されることになる。

行シフトレジスタＣ３Ｒ１乃至Ｃ５Ｒ８はいずれもセイコー社製の部品５ＥＤ１ ６３１ＤＡＡである。行うロックは、６４０／８または列サイクルの８０倍の早 さの周期が必要である０行うロックは８００ｋＨｚであり、列クロックは１０ｋ Ｈｚである。各行うロックの周期において、８ビツトデータバスの線ＣＤＯの４ ピントは、奇数行を駆動するシフトレジスタＣ５Ｒ１、Ｃ５Ｒ３、Ｃ３Ｒ５、Ｃ ５Ｒ７の一つに与える。同時に線ＣＤＥの４ビツトは、偶数行を駆動するシフト レジスタＣ３Ｒ２、Ｃ３Ｒ４、ＣＲ３６、Ｃ５Ｒ８の一つに供給される。次のク ロックパルスによって、データがシフトされる。従って、各時間の８ビツトバイ トの行データは、４ビツト幅ずつ偶数及び奇数行ドライバにロードされる。行シ フトドライバＣ３Ｒ１乃至Ｃ３Ｒ８は、与えられたデータを格納するバッファを 有しており、３２０の偶数行のデータと３２０の奇数行のデータを列クロツク信 号に応じて同時に６４０の行にシフトする。列特開の中間において各列の位相が 反転する本実施例において、位相反転信号は、ロードの開始を示している行シフ トレジスタの一つのビンから発生される。

第１０図のシステムは、タイミング信号を発生する簡単なカウンタ列からの信号 を使用してディスプレイを駆動することを可能とし、連続的にＲＡＭをアクセス することを可能とする。アクセスされたＲＡＭデータは市販の４ビツト幅の行ド ライバチツブ（例えばＳＥＤ　Ｉ　６３１　ＤＡＡ）の二つのバンクに、各８ピ ント３２キロバイト構成のディスプレイビットマツプＢ１０１から供給されるデ ータとして、８ビットＲＡＭデータバスを通って直接与えられる。

第１０図に示すように、ディスプレイＤｌｏ１の偶数行と奇数行はそれぞれディ スプレイ１０１の反対側から駆動されており、ビットマツプＢ１０１からの単一 バイトのデータにより連続した八つの行が駆動される。四つの偶数ピントは、物 理的にディスプレイの底部に配置された４ビツトの行ドライバＣ３Ｒ２、Ｃ３Ｒ ４、Ｃ３Ｒ６、ＣＳ　Ｒ８（７）　−）ニ与えられ、奇数ビットは、物理的にデ ィスプレイの頂部に配置された４ビツトの行ドライバＣ３Ｒ１、Ｃ３Ｒ３、Ｃ３ Ｒ５、Ｃ３Ｒ７の一つに与えられる。ディスプレイＤＩＯＬの底部側から駆動さ れる偶数行線は、ディスプレイＤ１ｏ１の頂部側から駆動される奇数行線の間に 介装される。この手段によって、標準部品を使用してより一般的なライン幅の誤 差を許容することが出来、８ビツトを二つの４ビツト部分に分割して二つの４ビ ツトの行ドライバに印加するためのマルチブレキシング、デマルチブレキシング が不要となる。

第１０図は、行シフトレジスタＣ３Ｒ７及びＣ３Ｒ８に信号をロードし、それら に連続するレジスタにシフトする第一の行うロックを示している。同図は、信号 ＶＯ，Ｖ２、Ｖ３、Ｖ５、ＶＤＤ、■ＳＳと、第一の行うロックと、位相反転信 号と、列クロックと行レジスタＣ３Ｒ７及びＣ３Ｒ８に接続された奇数及び偶数 のデータラインを示している。好適実施例において、第一の行うロック信号を除 く全ての信号は、奇数行の四つの全ての奇数行シフトレジスタに実際に印加され るととも、偶数列の四つの全ての偶数行シフトレジスタに実際に印加されが、こ れらは、説明を簡素化するため省略されている。第一の行うロックは、Ｃ３Ｒ７ 及びＣ３Ｒ８に与えられるとともに行シフトレジスタＣ３Ｒ５，Ｃ５Ｒ６にも与 えられる。

第１０図は、第二の行うロックを破線で示している。第二の行うロックは、クロ ック信号を行シフトレジスタＣＳＲ］乃至Ｃ３Ｒ４に印加する。両行うロック信 号は、いずれも８００ｋＨｚの発生源から供給される。データを全ての行にシフ トするためには、８０の連続するクロック周期が必要である。セイコー社製の行 シフトレジスタＳＥＤ　１６３１／ＤＡＡのための、セイコーデータブックＳＭ ＯＳシステム、１９８　Ｂ／８９ＣＭＯＳデータブック、著先権１９８８に開示 されているように、各クロック周期において、データがシフトレジスタにロード された時にトークンが各シフトレジスタを通過する。２０クロック周期の後に、 トークンが次のレジスタに与えられると、次のレジスタに与えられたデータのシ フトレジスタへのロードが開始される。このトークンを与えることにより、シフ トレジスタの全長にわたって全てのデータをシフトする為に消費される電力を削 減する事が出来る。しかしながら、トークンがシフトレジスタ中になく、シフト レジスタにデータがロードされていない場合においても、クロックに応答するこ とによって、シフトレジスタはいくらかの電力を消費する。シフトレジスタによ って消費される合計電力は、二つ以上のクロック信号を使用して、各時点におい ていくつかのシフトレジスタのみにクロックを印加することによって減少させる ことが出来る。例えば、四つのクロック信号を用いて、クロックをシフトレジス タにトークンがある場合のみに印加するように構成することも可能である。現在 において好適な実施例によれば、クロックを供給するために設けられているピン の数を減少させるために、二つのクロック信号が用いられている。第一のクロッ ク信号は、第一の４０バイトのデータをロードするシフトレジスタＣ３Ｒ５乃至 Ｃ５Ｒ８を駆動し、第二のクロック信号は、第二の４０バイトのデータを口・− ドするシフトレジスタＣ３Ｒ１乃至Ｃ３Ｒ４を駆動する。ロードされていない間 、半分のシフトレジスタのクロックをオフとすることにより、相当の電力が節約 される。

ＲＡＭの一一ドとディスプレイの　のためのバスの臼使朋 ともに係属出願中の特許出１１ｉ１１０７／３７４，８８４の同一箇所に説明さ れているように、ディスプレイの各画素に与えられるデータを格納するために、 ディスプレイピントマツプＲＡＭが設けられる。このＲＡ　Ｍからの信号は、デ ータバスを通って行ドライバに供給され、ＲＡＭデータを行導線にアンロードす る。この同じデータバスが、マイクロプロセッサの制御によりディスプレイビッ トマツプＲＡ、Ｍにデータを口−ドするために使用される。マイクロプロセッサ は、適当な書き込み信号及びアドレス信号を送出し、データバスに供給されたデ ータをＲＡＭに格納する。ＲＡＭから行ドライバへのデータのアンロードは、第 １０図に示す行うロックによる制御のもとで行われ、コンピュータによりＲＡＭ にデータがロードされる時に停止されない。しかしながら、全ディスプレイＲＡ Ｍは、２０乃至３０ミリ秒のオーダーでロードされ、この時間は液晶の応答時間 よりも短いので、コンピュータからディスプレイビットマツプＲＡＭ及び行ドラ イバに与えられる信号からのディスプレイへの影響が視認されることはない。８ データビツトをロードするするためのこの方法は、汎用マイクロプロセッサや８ ビツトの平行ビットを二セットの４ビツトの平行ビットに変換する為の回路を不 要とする。４ビツトではなく８ピントのデータを読み込むために必要な読み込み 回数を減少させ、低速のクロックを使用することによって電力が節減される。

里方重範豹 Ｖ＋ＣＯＬ、、Ｖ−ＣＯＬ及びＶ−ＲＯＷ供給線からの電力は、相互接続線と列 及び行ドライバのスイッチングトランジスタの１２Ｒ損失によって消費される。

しかしながら、電力は、容量、電圧の二乗、周波数に比例する。

−ＣＶ２Ｆ この場合、周波数は画素電圧の反転周波数である。シフトされた行データを受け る八つの選択されたメモリセルのスイッチングトランジスタの周波数は、８００ ｋＨｚである。しかしながら、行導線に新しい信号電圧を印加する６４０個のト ランジスタのスイッチング周波数は上述した最初の位相反転時間においては、各 何時間に生じ且つ一つの行動線の一つの列から次の列に印加されるデータの変化 により生じる５ｋＨ２の位相反転により決定されるので、５ｋＨｚ乃至１０ｋＨ ２となる。第５ａ図、第５ｂ図及び第５ｃ図に関して説明したように位相を列選 択時間の中間のみで反転させることによって、スイッチング周波数が減少され、 消費される電力が減少する。第二の位相反転タイミングの周波数は、以下に説明 するようにＯ乃至５ｋＨｚであり、第三の位相反転タイミングの周波数は以下に 説明するように１．２５乃至６．２５ｋＨｚとなる。

１１１１！ コンデンサＣ９１１に供給される電流は、オン状態の画素の数が増加するに従っ て増加し、コンデンサＣ９８２及びＣ９８３に供給される電流は隣接する画素間 において、オフ状態からオン状態に（またはオン状態からオフ状！り反転する画 素の数の増加に応じて増加する。はとんどの画素がオフ状態の画像の場合、これ ら三つのコンデンサＣ９１１、Ｃ９８２及びＣ９８３から供給される電流は、相 互にオン状態の画素の数の増加に追随する。より多くのオン状態の画素を持つ画 像においては、より多くの電流がコンデンサによって供給され、三つのコンデン サの電圧が低下する。第８図及び第９図に示すように、−次巻線のスイッチング トランジスタのオン時間を制御するために、調整された基準電圧ＶＲＥＦが使用 される。第８図において、このスイッチング回路は参照符号２０で示されており 、−次巻線はＰ８１で示されている。

第９図及び第１０図のスイッチングトランジスタはＴ９１３であり、−次巻線は Ｐ２Ｓ５である。

第８図及び第９図の回路は、三つのコンデンサの電圧が一定の割合に保持され、 広い範囲の画像を表示するための電圧が正確に調整されているので、三つのコン デンサＣ８１、Ｃ８２、Ｃ８３（第８図）またはＣ９１１、Ｃ９８２、Ｃ９８３ （第９図及び第１０図）から、相互に追随する電流を生成するのに特に有利であ る。追随性は、何時間の中間と終端において位相の反転を行う方法（ヒユーゲス によって教示される）を使用するスイッチング回路回路におけるものと較べて格 段に優れている。ヒユーゲスの方法において、はとんどの適用条件において、オ ン状態の画素が増加すると列ドライバからの電流が増加し、行ドライバからの電 流が減少する（一つの列から次の列への反転数の減少を伴う）。何時間の中間及 び終端において位相を反転した場合における三つのコンデンサ間の電流の追随の 欠如は、三つのコンデンサにより与えられる相対電圧が、ある種類の画像から他 の画像に変化することを意味しており、ヒエ−ゲスの方法による第８図または第 ９図のスイッチングレギュレータの使用は動作は可能ではあるが、画質は低下す る。

なる亡　−５をこりししＪ１１火−チン位相反転信号は、列及び行の全ての信号 の極性を反転するので、位相反転信号の印加は、列クロックと行うロンジの印加 に関して種々の点で行われる。従って、第９図及び第１０図の駆動システムと第 ８図の駆動システムは、第５ａ図、第５ｂ図及び第５ｃ図に関して説明したよう に、二つ以上の操作ルーチンに適用することが可能である。いずれの操作ルーチ ンの位相反転信号、列クロック及びフレーム同期信号も、ディジタルカウンタま たはデータクロックによって同期化されたシフトレジスタにより従来からの論理 設計技術を用いて、発生点において発生される。

員二辺且詐酉二九Ｚ９立　−タイミング第１２図は、第二の操作ルーチンの実施 例のタイミング図（第一の操作ルーチンの実施例は第５ａｌｌ、第５ｂ図、第５ Ｃ図に関して説明した）を示しており、列電圧及び行電圧は、第８図の回路によ って駆動される。この第二の操作ルーチンによれば、選択された列の画素に印加 される電圧の極性は、二・つの列時間毎に反転される。「位相」ラベリングして 示されている線は、時間の関数として選択された列の画素に印加される電圧の極 性を示している。第１２図において、一つのフレームに２０３の列を持つ実施例 の一部の何時間（何時間は、番号を付された列が選択されている時間）が示され ている。列１のラベリングを付した線は、何時間１において、正の電圧Ｖ＋ＲＯ Ｗが列ｌに印加され、列１のフレーム走査時間１の残りの非選択時間にＯボルト 信号が列１に与えられる。

二つの連続するフレーム走査時間に、二つの正のパルスが示されている。何時間 １の第二のフレーム走査時間の間に、列１はＶ＋ＲＯＷを受ける。列２でラベリ ングされた線によって示すように、フレーム走査時間１の間、正の電圧Ｖ＋ＲＯ Ｗが、フレーム走査時間ｌの何時間２の間、列２に印加され、フレーム走査時間 ２の何時間２では、負の電圧Ｖ−ＲＯＷが印加される。連続したフレーム走査時 間の間のこのオフセットは、位相の反転周期が図面の２０１の列に関して四つの 列時間毎となっており、４で割算したときに余り１となる為である。このため各 走査サイクルごとに一つの列時間分ずつ位相がシフトすることになる。最初の三 つの列の印加された列電圧を観察することにより、列が選択されている時間の間 の列電圧が「位相」の線で示す極性を有していることが判る。

列パルスのタイミングは、何時間の何時間番号と一致している。

特定の何時間における各行の電圧は、行と選択された列の交点の画素の状態に応 じたものとなる。「行（全てオン」とラベリングされた線は、全ての画素がオン 状態の行の電圧波形を示している。この波形は全ての何時間において「位相」の 線に対して１８０゛位相がずれていることが判る。次の「行（全てオフ）」とラ ベリングされた線は、全ての画素がオフ状態である行を示しており、全ての位相 時間において位相が、「位相」の線と一敗している。全てのフレーム走査時間の 間、行く全てオン）は、「位相」の線に対して位相がずれており、行（全てオフ ）は、「位相」の線に位相が一敗している。次の「行（チェッカー）」とラベリ ングされた線は画素が交互にオン、オフとなっているチエン力ボードの行の電圧 波形を示している。この線の位相は、ｒ位相ｊの線に対して９０“のずれとなっ ているが、濃淡色であるので、位相反転周波数は同一となっている。従って、チ ェッカボードパターンによって位相反転周波数が変化することはない。

「画素（ＲＯＷＩ、チェッカー）」とラベリングされた次の線に示されているよ うに、画素の何時間１にチェッカボード行との交点に、おける列１の画素には正 の高電圧が印加される。何時間１の、この高電圧は、画素をオンの色に適合させ るのに十分である。同様に、「画素（ＲＯＷ２、チェッカー）」とラベリングさ れた次の線には何時間２において、列電圧と行電圧の高電圧差が与えられ、画素 をオンとする。最後の「画素（ＲＯＷ２、チェッカー）」とラベリングされた線 は、列２の選択時間に列２とチェッカー行の交点の画素に印加される電圧を示し ており、画素をオフとする低電圧が印加されている。

二つの列時間毎に何時間の終端で位相を反転させる（または四つの何時間を周期 とするサイクルの）第１２図の走査ルーチンは、いずれの色においても一定色の 画像及び列毎に色が変化する画像に対して一定の反転周波数を有している。第１ ２図の走査ルーチンから判るように、あるピントの変化によっては位相反転周波 数の変化は生じない。あるパターンにおいては、１フレームの走査時間に等しい 周期で周波数が変化する。周波数の変化方向は、次のフレームの走査と逆方向で あり、従って、二つのフレーム走査時間に亘り積分周波数は全ての画像において 一定となり、液晶ディスプレイの闇値電圧も一定となる。回路の時定数（行電圧 の変化に応答して回路が電圧を調整する時間）が十分に短い場合には、ディスプ レイの品質は優れたものとなる。しかしながら、単一のフレーム走査時間に亙っ て、第１２図のルーチンは画素に印加する電圧の周波数がＯ乃至５ｋＨｚの範囲 で変化することを許容する。この位相反転周波数は、位相反転タイミング図と同 しパターンを持つ画像においてはゼロとなる。第１２図の二つの列毎の走査ルー チンの欠点は、電力供給が小さな時定数を持っており、単一フレームよりも短い 時間の平均周波数に応答することである。これによっては、広い範囲の周波数変 化に対して、一定の電圧を発生することが出来ないものとなる。

例えば、第８図において、ゼロ位相反転周波数は、コンデンサＣ８２及びＣ８３ の一方が放電し、ダイオードＤ８２及びＤ８３が逆バイアス状態となっているこ とを示す。しかしながら、電流を行ダイオードの一つを通って位相時間の半分の 時間に逆流させることは出来ないので、この行ドライバは画素の行側に適正な電 圧を印加することが出来なくなり、ディスプレイ品質は到底許容できないものと なる。２０ミリ秒のフレーム走査時間は、第８図の回路がディスプレイの電圧を 反転させるのに十分な時間である。フレーム走査時間のスパンにおけるゼロの位 相反転周波数を許容するために、第８図の回路を行ドライバの出力に負荷を与え るように変更することが必要となる。この負荷を加える為には、余分な電力が必 要となるので好ましくない。

三の　ルーチンの幻絹【１久血主Ｚグ 第１３図に示す第三の走査ルーチンも単一ビットの変化によっては、位相反転周 波数を変化させない。この第三の走査ルーチンは、第−及び第二の方法と同様で ある。しかし第１２図の第二の走査ルーチンの様に、位相反転周波数をいくつか のパターンで変化させる。二つのフレーム走査時間にわたる積分された位相反転 周波数は、全ての画像において一定であり、従って、ディスプレイの闇値電圧は 周波数によって大きく変化することはない。この第三の方法においては、いくつ かの位相反転が何時間の中間で行われ、従って位相反転周波数の、一つのフレー ムにおける平均は、ゼロにはならない。

この走査ルーチンは、単一のフレームの位相反転周波数が１．２５乃至６．２５ ｋＨｚの範囲となる。このことは、二つのフレームにわたる平均は、全ての画像 に対して３．７５ｋＨｚである。この走査ルーチンによって、供給電源を保護す るために行ドライバの出力に負荷を与える必要が無くなる。

第１３図の走査ルーチンの動作は、第１３図を上記に詳細に説明した第１２図と 比較することにより理解されるものとなる。従って、第１３図の動作の詳細な説 明は割愛する。

第１２図の第二の走査ルーチンに関して、電力を無駄にすることなく行ドライバ の出力に負荷を与える手段の一つは、行ドライバの出力電圧を行のロジックの駆 動に使用することである。

第１４図は、第９図の回路によって電圧が生成される、第二の走査ルーチンの実 施例の、タイミング図を示している。

旦２ｐ　ルーチンの　９ 短時間において周波数を一定に保持することが重要である場合には、第一の走査 ルーチンが好適である。三つの供給電圧を発生する本発明の方法を用いると、第 一の走査ルーチンは、電源供給電圧をほぼ一定に保つ。しかしながら、第一の走 査ルーチンは、二つのフレーム走査時間にわたる位相反転周波数が一定となるこ とを保証せず、クロストークや液晶ディスプレイ材料の闇値電圧のシフトにより コントラストが変化する。第１２図の第二の走査ルーチンは、低電力ではあるが 、ディスプレイへの電圧供給を一定に保持するために、負荷を必要とするため、 実際的とはいえない。第三の走査ルーチンは、いくつかの用途においては好適で ある。好適実施例は、用途に応じて選択されるものである。

本発明のいくつかの実施例及び利点を以上に説明した。この説明によって、他の 実施例及び利点が当業者にとって自明なものとなる。本発明の範囲は、詳述した これらの実施例に限定されるものではない。

他の数及びサイズのシフトレジスタを使用することが可能であり、他の用途のた めに選択されたシフトレジスタに他のオプションを与えることも可能である。他 の闇値電圧及び遷移電圧を持つ結晶には、他の電圧を使用することが可能である 。

％最大吸収率 ＦＩＧ　３　従来技術 葎 鄭 匡　尿　犀　、ト１ト 米 庫 豐豐豐豐： 廃、ヘペ隣＼へ ゞ゛−へ・−犀！、！：　束 ５１ト　豐１ト 坦 穣 招 宸＝　匡力　陳亡 ＩＧ　５Ａ 選択時間 ＴＩ　Ｔ２　Ｔ３　Ｔ４　Ｔ５　Ｔ６　Ｔ７ＦＩＧ　５日 ＦＩＧ　６　従来技術 ＦＩＧ　８−３ ＦＩＧ　９−１ ＫＥＹ　Ｔｏ　ＦＩＧ　９ ＦＩＧ　１の−２ ＦＩＧ　１の−３ 〉 〉 〉 ＦＩｏ　１１Ｃ ＦＩＧｌｌひ ＦＩＧ１４ 補正書の翻訳文提出書 （特許法第１８４条の７第１項） 平成仔年　１月　仔日■

Claims (40)

【特許請求の範囲】
1. １．複数の導電性列導線を配置した第一の面と、複数の導電性行導線をほぼ列導 線と直交して配置した第二の面を有するとともに、複数の画素を有し、各画素が 対応する列及び行導線間に配置された液晶材料の部分で形成され、前記対応する 列及び行導線間の積分電圧差に応じた透過率を有する液晶ディスプレイの走査制 御装置であって、前記列導線の各々に順に選択電圧を印加することにより選択さ れた列を指定し、同時に第一または第二の行電圧を各行導線に印加して液晶ディ スプレイを走査する手段を備え、この場合、一つの列が指定されている時間が一 つの列時間であり、全ての連続する列が走査される時間が一つのフレーム時間で あり、前記印加手段が、 列電圧を発生する手段と、 基準電圧に対して正の前記第一の行電圧を発生する手段と、 前記基準電圧に対して負であり、前記第一の行電圧とほぼ等しい大きさの前記第 二の行電圧を発生する手段と、 第一の極性と第二の極性間を、二つのフレーム時間に亘る第一及び第二の極性の 占める時間が等しくなるように切り換える位相信号を発生する手段と、前記位相 信号が第一の極性の時に列電圧と同じ大きさで、前記基準信号に対して正であり 、前記位相信号が前記第二の極性の時に前記基準信号に対して負である前記選択 信号を発生する手段と、 及び 前記選択電圧を選択された列に印加し、残りの非選択列に基準信号を印加する手 段を備え、前記位相信号が第一の極性の時に、選択された列の画素をオンにすべ き行に前記第二の行電圧を印加し、選択されている列の画素をオフにすべき行に 前記第一の行電圧を印加し；位相信号が第二の極性の場合、選択された列の画素 をオンにすべき行に前記第一の行電圧を印加し、選択された列の画素をオフにす べき画素に第二の行電圧を印加する手段とを具備する液晶ディスプレイの走査制 御装置。
2. ２．前記液晶ディスプレイは、それぞれ一つの列時間選択されるＮ個の列導線を 有し、前記列電圧及び前記第一及び第二の行電圧がそれぞれＶＲＯＷ及びＶＣＯ Ｌの大きさを持ち、画素間のオフＲＭＳ電圧が、 ▲数式、化学式、表等があります▼ の式で表され、画素間のオンＲＭＳ電圧が、▲数式、化学式、表等があります▼ の式で表され、前記液晶ディスプレイは、許容可能なオフ状態のディスプレイの 液晶材料の最も高い電圧である閾値電圧と、遷移電圧を有し、前記閾値電圧と前 記遷移電圧の和が許容可能なオン状態の液晶ディスプレイの最低電圧であり、オ フＲＭＳ電圧は、前記閾値電圧以下の電圧に選択され、前記オンＲＭＳ電圧が前 記閾値電圧と前記遷移電圧の和以上に選択される請求の範囲第１項に記載の走査 制御装置。
3. ３．オン状態の画素は透過性であり、オフ状態の画素は吸収体である請求の範囲 第１項に記載の走査制御装置。
4. ４．前記オフ状態の画素は透過性であり、オン状態の画素は吸収体である請求の 範囲第１項の走査制御装置。
5. ５．前記位相信号は、前記列の各々の列選択時間の終端以外の点において前記第 一及び第二の極性を切り換える請求の範囲第１項の走査制御装置。
6. ６．列選択時間の上記の終端以外の点は、中間点である請求の範囲第５項の走査 制御装置。
7. ７．前記位相信号は一つおきの列時間において、列時間の終端で前記第一及び第 二の極性を切り換える請求の範囲第１項の走査制御装置。
8. ８．前記位相信号は、八つの列時間に六回、前記第一及び第二の極性間の切り換 えを行い、第一番目及び第四番目の切り換えか列時間の中間点で行われ、残りか 列時間の終端において行われる請求の範囲第１項の走査制御装置。
9. ９．前記列選択電圧を発生する手段と、前記第一の行電圧及び第二の行電圧を発 生する手段は、前記第一及び第二の行電圧を発生する手段により発生された過剰 電圧に応答して前記発生手段をオフさせる電圧フィードバック手段により制御さ れる請求の範囲第１項の走査制御装置。
10. １０．前記列選択電圧を発生する手段と、前記第一の行電圧及び第二の行電圧を 発生する手段は、前記列電圧を発生する手段により発生された過剰電圧に応答し て前記発生手段をオフさせる電圧フィードバック手段により制御される請求の範 囲第１項の走査制御装置。
11. １１．前記列電圧を発生する手段が、 一端において第一の電圧供給源に接続され、他端が前記電圧フィードバック手段 によって制御されるスイッチング手段を介して第二の電圧供給源に接続された一 次巻線と、前記一次巻線によって駆動され、第一のダイオードと、第一のプレー トと第二のプレートを持ち、前記列選択電圧を供給する第一のコンデンサととも に第一のループを形成する第一の二次巻線によって構成される請求の範囲第９項 または第１０項の走査制御装置。
12. １２．前記第一及び第二の行電圧発生手段が、前記一次巻線と、 第二のダイオードと、第一のプレートと第二のプレートを持つ第二のコンデンサ とともに第二のループを形成する第二の二次巻線、及び、 第三のダイオードと、第一のプレートと第二のプレートを持つ第三のコンデンサ とともに第三のループを形成する第三の二次巻線とによって構成され、 前記第二及び第三のコンデンサの第一のプレートが相互に接続されている請求の 範囲第１１項の走査制御装置。
13. １３．前記位相信号に応じて、第一のコンデンサの第一及び第二のプレートを前 記第二及び第三のコンデンサの第一のプレートと交互に接続する手段を有し、そ れにより前記第一及び第二の極性の一つの周期において前記位相信号によって占 められる時間を平均したときに、等しい負荷が前記第二及び第三のコンデンサに より供給される請求の範囲第１２項の走査制御装置。
14. １４．前記複数の列の中の選択された列に一つの列選択時間の間連続して列選択 電圧を印加し、残りの列に基準電圧を印加する手段が、第一のコンデンサの、前 記第二及び第三のコンデンサの第一のプレートに接続されていない前記第一及び 第二のプレートの一方を選択された列導線に接続し、第二及び第三のコンデンサ の第一のプレートに接続された第一のコンデンサの第一及び第二のプレートの他 方を残りの非選択列導線に接続する列ドライバで構成され、前記第一の行電圧を 選択された列の画素をオフにすべき行に印加するとともに、選択された列の画素 をオンにすべき行に第二の行電圧を印加する手段が前記第二及び第三のコンデン サの第二のプレートを、位相信号に応じて、オンの行とオフの行に交互に接続す る行ドライバによって構成される請求の範囲第１３項の走査制御装置。
15. １５．前記列選択電圧を発生する手段は、発振器によって駆動される駆動端を有 する一次巻線であり、前記電圧フィードバック回路は、前記一次巻線の駆動端か ら取り出される電圧を、所望の列選択電圧に等しい電圧で発振器をオフする手段 にシフトする電圧シフト手段を介して印加する回路であり、前記発振器は駆動端 から取り出された電圧が所望の列選択電圧を超えるときにオフし、前記駆動端か ら取り出された電圧が所望の列選択電圧を超えない場合にオンする請求の範囲第 １０項の走査制御装置。
16. １６．前記所望の列選択電圧はコントラストスイッチングレギュレータによって 調整可能であり、前記コントラストスッチングレギュレータは、ユーザーによっ て与えられる制御信号に応答してオン、オフする請求の範囲第１５項の走査制御 装置。
17. １７．画素を有し、該画素が列と行に配列され、各画素は該画素の第一の面に近 接した列導線を有し、前記画素の第二の面に近接した行導線を有しており、前記 の各列導線は列導線電圧を持ち、前記の各行導線は行導線電圧を持ち、前記の各 画素は、第一の面に近接した列導線の電圧と第二の面に近接した行導線の電圧間 のＲＭＳ電圧差がオフ電圧よりも小さい場合にオフであり、第一の面に近接した 列導線の電圧と第二の面に近接した行導線の電圧間のＲＭＳ電圧差がオン電圧よ り大きい時にオンである液晶ディスプレイの走査装置であって、該走査制御装置 は、 前記の各列を列選択時間ずつ連続的に選択する手段と、列選択電圧を発生する手 段と、 前記複数の列の各列に、基準電圧に対して前記列選択電圧の大きさだけ異なり、 前記基準電圧に対する極性がそれぞれ等しい時間ずつ正と負となる列導線電圧を 列選択時間の間列導線に印加し、非選択列には基準電圧を印加する手段と、列導 線電圧に等しい極性の第一の行電圧と前記第一の行電圧に等しい大きさで、列導 線電圧と逆の極性の第二の行電圧を発生する手段、及び 前記選択された列の前記の行に配置された画素がオフの場合には前記第一の行電 圧を行導線に印加し、前記選択された列の前記の行に配置された画素がオンの場 合に、前記第二の行電圧を行導線に印加する手段とによって構成され、前記列選 択電圧を発生する手段と前記第一及び第二の行電圧を発生する手段がスイッチン グレギュレータによって制御されることを特徴とする液晶ディスプレイの走査制 御装置。
18. １８．スイッチングレギュレータは、前記列選択電圧を発生する手段と前記第一 及び第二の行電圧を発生する手段を駆動する一次巻線を持つ発振器で構成され、 前記発振器は前記列選択電圧、第一の行電圧及び第二の行電圧の一つからのフィ ードバック信号に応じてオン、オフする手段を有している請求の範囲第１７項の 走査制御装置。
19. １９．複数の画素を有し、前記画素が列及び行に配列され、各画素は、画素の第 一の面に近接する列導線と画素の第二の面に近接する行導線の電圧差に応じた反 射率を有する液晶ディスプレイの走査制御方法であって、 前記画素の各列を列選択時間ずつ連続的に選択し、前記列選択時間に等しい時間 ごとに正の極性と負の極性の間で切り替わる位相反転極性を持ち、前記の位相の 切り換えが各列選択時間の終端でない時点で行われる位相反転信号を発生し、 選択された列に、位相反転極性に等しい極性を持つ列選択電圧を印加し、残りの 非選択列の画素に基準電圧を印加し、選択された列の画素をオフとすべき各行に 位相反転極性と等しい極性を持つ行電圧を印加し、選択された列の画素をオンと すべき各行に位相反転極性と逆の極性を持つ行電圧を印加して、連続する列選択 時間の間に、各行の画素の状態が異なる場合のみに行電圧の極性を切り換えるこ とを特徴とする液晶ディスプレイの走査制御方法。
20. ２０．複数の画素を有し、前記画素が列及び行に配列され、各画素は、画素の第 一の面に近接する列導線と画素の第二の面に近接する行導線の電圧差に応じた反 射率を有する液晶ディスプレイの走査制御方法であって、 前記画素の各列を列選択時間に連続的に選択し、前記列選択時間の二つに等しい 時間ごとに正の極性と負の極性の間で切り替わる位相反転極性を持ち、前記の位 相の切り換えが各列選択時間の終端で行われる位相反転信号を発生し、 選択された列に、位相反転極性に等しい極性を持つ列選択電圧を印加し、画素の 残りの非選択列に基準電圧を印加し、選択された列の画素をオフとすべき各行に 位相反転極性と等しい極性を持つ行電圧を印加し、選択された列の画素をオンと すべき各行に位相反転極性と逆の極性を持つ行電圧を印加することを特徴とする 液晶ディスプレイの走査制御方法。
21. ２１．複数の画素を有し、前記画素が列及び行に配列され、各画素は、画素の第 一の面に近接する列導線と画素の第二の面に近接する行導線の電圧差に応じた反 射率を有する液晶ディスプレイの走査制御方法であって、 前記画素の各列を列選択時間に連続的に選択し、偶数の列選択時間内に正の極性 と負の極性の間で四回切り替わる位相反転極性を持ち、列選択時間の中間で一度 負極性から正極性に切り替わり、正極性から負極性には、列選択時間の終端以外 の時点で一度と、列選択時間の終端で一度切り替わる位相反転信号を発生し、 選択された列に、前記位相反転極性に等しい極性を持つ列選択電圧を印加し、画 素の残りの非選択列に基準電圧を印加し、 選択された列の画素をオフにすべき各行に位相反転極性と等しい極性を持つ行電 圧を印加し、選択された列の画素をオンにすべき各行に位相反転極性と逆の極性 を持つ行電圧を印加することを特徴とする液晶ディスプレイの走査制御方法。
22. ２２．前記列選択電圧は、少なくとも行電圧の２倍の大きさを持っている請求の 範囲第１９項、第２０項または第２１項の走査制御方法。
23. ２３．前記列選択電圧は、少なくとも行電圧の４０倍よりも大きい大きさを持っ ている請求の範囲第１９項、第２０項または第２１項の走査制御方法。
24. ２４．前記行電圧に関連した電圧を前記行電圧と前記列選択電圧を制御する手段 にフィードバックするステップを含む請求の範囲第１９項、第２０項または第２ １項の走査制御方法。
25. ２５．前記列電圧に関連した電圧を前記行電圧と前記列選択電圧を制御する手段 にフィードバックするステップを含む請求の範囲第１９項、第２０項または第２ １項の走査制御方法。
26. ２６．少なくとも二つの、一方が他方によって駆動されるコイルと、 前記二つのコイルの一方がコンデンサに印加される電圧を発生し、該コンデンサ は前記電圧を制御するためのフィードバックに用いられる電圧を供給し、 前記コイルの一方を介して交流電流を供給する手段と、前記一次コイルを介して 交流電流を供給する手段をオン、オフさせるスイッチと、 前記スイッチを制御する手段とを具備し、前記制御手段はフィードバックに使用 される前記電圧に直接関連した電圧であり、 前記スイッチが、前記フィードバックに使用される電圧が所望の電圧レベルより も許容誤差を超えて大きい場合に、前記交流電圧を供給する手段をオフさせ、前 記フィードバックに使用される電圧が所望の電圧レベルよりも他の許容誤差を超 えて小さい場合に、前記交流電圧を供給する手段をオンさせることを特徴とする 液晶ディスプレイの駆動に使用される電圧を発生するための電圧調整器。
27. ２７．前記少なくとも二つのコイルは、少なくとも一つの一次コイルと一つの二 次コイルである請求の範囲第２６項の電圧調整器。
28. ２８．前記一次コイルは前記交流電流を供給する手段によって駆動され、前記一 次コイルも前記フィードバックに使用される電圧を発生する請求の範囲第２７項 の電圧調整器。
29. ２９．少なくとも第三のコイルを有する請求の範囲第２８項の電圧調整器。
30. ３０．前記一次コイルは前記交流電流を供給する手段によって駆動され、前記二 次コイルは前記フィードバックに使用される電圧を発生する請求の範囲第２７項 の電圧調整器。
31. ３１．少なくとも第三のコイルを有する請求の範囲第３０項の電圧調整器。
32. ３２．前記交流電流を供給する手段は発振器であり、前記スイッチは、発振器を オフさせるバイポーラ型トランジスタである請求の範囲第２６項の電圧調整器。
33. ３３．前記フードバックに使用される電圧に直接関連した電圧は、フィードバッ クに使用される電圧である請求の範囲第３２項の電圧調整器。
34. ３４．前記フィードバックに使用される電圧は、前記フィードバックに使用され る電圧が前記所望の電圧に等しいときに前記バイポーラ型トランジスタに状態の 変化を生じさせる電圧に等しい制御電圧を供給させるために分圧され、前記制御 電圧はトランジスタのベースーエミッタ接合を介して印加される請求の範囲第３ ３項の電圧調整器。
35. ３５．前記ディスプレイの行を駆動する行ドライバに印加される最も大きな正の 電圧と最も小さな負の電圧の差が、１０ボルト未満である請求の範囲第１項の走 査制御装置。
36. ３６．第一の行電圧は、ディスプレイの行を駆動する行ドライバの正の供給電圧 として作用し、第二の行電圧は、前記ドライバの負の供給電圧として作用し、行 データ信号が前記ドライバの入力信号として作用する請求の範囲第１項の走査制 御装置。
37. ３７．前記第一及び第二の行電圧は２．５ボルト乃至１２ボルトの電圧が加えら れる請求の範囲第３６項の走査制御装置。
38. ３８．前記行ドライバはＣＭＯＳである請求の範囲第３７項の走査制御装置。
39. ３９．前記基準電圧は、データ手段によって使用される第二の基準電圧に対して 固定電圧である請求の範囲第１項の走査制御装置。
40. ４０．複数の導電性列導線が配置された第一の面と、複数の尊電性行導線がほぼ 列導線と直交して配置された第二の面と、複数の画素を有し、各画素が対応する 列及び行導線間に配置された液晶材料の部分であり、対応する列導線と行導線間 のＲＭＳ電圧差に応じた透過性を有しており、液晶ディスプレイの偶数の行と奇 数の行がディスプレイのそれぞれ反対側より駆動され、八つの連続する仰臥単一 バイトのデータから駆動され、奇数行を駆動するビットはディスプレイの一側に 配設された４ビットの行ドライバに印加され、偶数行を駆動するビットは、ディ スプレイの他側に配設された４ビットの行ドライバに印加されることを特徴とす る液晶ディスプレイの行駆動装置。