JPH0548442A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0548442A JPH0548442A JP20073491A JP20073491A JPH0548442A JP H0548442 A JPH0548442 A JP H0548442A JP 20073491 A JP20073491 A JP 20073491A JP 20073491 A JP20073491 A JP 20073491A JP H0548442 A JPH0548442 A JP H0548442A
- Authority
- JP
- Japan
- Prior art keywords
- output
- oscillation
- signal
- oscillating
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 発振開始時における発振の出力動作を停止さ
せることで、発振出力部において出力動作に伴い発生す
る各種ノイズによる影響により、発振部において本来の
目的とする発振信号とは別の異常な発振が発生するのを
防ぐ。 【構成】 発振部と出力部より構成された発振回路にお
いて、発振開始からの所定の経過時間を検出する計時回
路と、前記計時回路により発振信号の出力動作の停止開
始制御を行なう出力部とを具備する。
せることで、発振出力部において出力動作に伴い発生す
る各種ノイズによる影響により、発振部において本来の
目的とする発振信号とは別の異常な発振が発生するのを
防ぐ。 【構成】 発振部と出力部より構成された発振回路にお
いて、発振開始からの所定の経過時間を検出する計時回
路と、前記計時回路により発振信号の出力動作の停止開
始制御を行なう出力部とを具備する。
Description
【０００１】
【産業上の利用分野】本発明は発振回路に関する。
【０００２】
【従来の技術】従来の発振回路は、図２に示すように発
振部に水晶振動子等を用いることにより安定した発振を
行い、前記発振の信号を出力部にて増幅し、出力してい
る。電源投入及び発振開始の初期の状態においては、発
振部の信号は中間電位にあって発振しておらず、小さな
振幅の不安定な信号が徐々に大きくなり、やがて完全な
発振状態の信号に成長、安定化する。
振部に水晶振動子等を用いることにより安定した発振を
行い、前記発振の信号を出力部にて増幅し、出力してい
る。電源投入及び発振開始の初期の状態においては、発
振部の信号は中間電位にあって発振しておらず、小さな
振幅の不安定な信号が徐々に大きくなり、やがて完全な
発振状態の信号に成長、安定化する。
【０００３】
【発明が解決しようとする課題】しかし従来の発振回路
では、発振動作を行なう発振部と、発振信号を増幅出力
する出力部との電源系が共通であったり、出力部と発振
部が近くに配置されていたりするという理由により、出
力部の動作により発生する電源ノイズやその他の派生ノ
イズにより、発振部の信号が影響を受けることとなる。
特に発振開始の初期における発振部では、本来の必要と
する発振信号が発生途中で十分な振幅を持たないため、
出力部の動作に伴い発生する前記ノイズが発振部に及ぼ
す影響により、本来の発振信号の発生や成長が阻害され
る、また電源ラインを信号経路とした帰還発振の発生
等、回路構成や回路配置に依存する他の異常な発振信号
が本来の目的とする発振に替わって発生してしまい、そ
のまま異常な発振状態が継続してしまって本来の目的と
する発振に移行できなくなる場合があるという問題点を
有する。そこで本発明は上記の問題点を解決するため、
発振開始時に発振部における発振信号が十分に成長する
まで、出力動作に伴うノイズの発生を防ぐことを目的と
する。
では、発振動作を行なう発振部と、発振信号を増幅出力
する出力部との電源系が共通であったり、出力部と発振
部が近くに配置されていたりするという理由により、出
力部の動作により発生する電源ノイズやその他の派生ノ
イズにより、発振部の信号が影響を受けることとなる。
特に発振開始の初期における発振部では、本来の必要と
する発振信号が発生途中で十分な振幅を持たないため、
出力部の動作に伴い発生する前記ノイズが発振部に及ぼ
す影響により、本来の発振信号の発生や成長が阻害され
る、また電源ラインを信号経路とした帰還発振の発生
等、回路構成や回路配置に依存する他の異常な発振信号
が本来の目的とする発振に替わって発生してしまい、そ
のまま異常な発振状態が継続してしまって本来の目的と
する発振に移行できなくなる場合があるという問題点を
有する。そこで本発明は上記の問題点を解決するため、
発振開始時に発振部における発振信号が十分に成長する
まで、出力動作に伴うノイズの発生を防ぐことを目的と
する。
【０００４】
【課題を解決するための手段】本発明は上記の問題点を
解決するために、所望の周波数の発振を行なう発振部と
前記発振の信号を出力する出力部より構成された発振回
路において、電源投入からの所定の経過時間を検出する
計時回路と、前記計時回路により発振信号の出力を停止
状態から動作状態にする出力部とを具備すること、また
は発振動作の停止開始制御を行なう入力信号端子と、発
振動作開始からの所定の経過時間を検出する計時回路
と、前記計時回路により発振信号の出力動作の停止開始
制御を行なう出力部とを具備することを特徴とする。
解決するために、所望の周波数の発振を行なう発振部と
前記発振の信号を出力する出力部より構成された発振回
路において、電源投入からの所定の経過時間を検出する
計時回路と、前記計時回路により発振信号の出力を停止
状態から動作状態にする出力部とを具備すること、また
は発振動作の停止開始制御を行なう入力信号端子と、発
振動作開始からの所定の経過時間を検出する計時回路
と、前記計時回路により発振信号の出力動作の停止開始
制御を行なう出力部とを具備することを特徴とする。
【０００５】
【実施例】以下に本発明による実施例を図面に基づいて
説明する。
説明する。
【０００６】図１は本発明によるＣＭＯＳプロセスを用
いた水晶発振回路の構成例を示したものである。図１に
おいて１０１は発振部であり、これは１０２の発振用帰
還抵抗、１０３の発振用インバーター、１０５の発振用
負荷容量、そして発振周波数を決定する１０４の水晶振
動子により構成されている。１０６は出力部であり、こ
のうち１０７はＰ−ｃｈ出力バッファ、１０８はＮ−ｃ
ｈ出力バッファであり、それぞれ複数の出力プリバッフ
ァ１０９により独立して駆動される。１１０は電源投入
からの経過時間を検出する計時回路であり、高抵抗１１
１と計時容量１１２による充電時間によって電源投入か
らの経過時間を検出し、インバーター１１３により電源
投入から所定の時間が経過したことを示す計時信号を出
力する。この計時信号をＮＯＲゲート１１４に、またイ
ンバーターにより反転した信号をＮＡＮＤゲート１１５
のそれぞれ２本の入力ゲートの一方に与える。他の一方
のゲートにはそれぞれ発振部１０１の出力信号である発
振信号を与える。
いた水晶発振回路の構成例を示したものである。図１に
おいて１０１は発振部であり、これは１０２の発振用帰
還抵抗、１０３の発振用インバーター、１０５の発振用
負荷容量、そして発振周波数を決定する１０４の水晶振
動子により構成されている。１０６は出力部であり、こ
のうち１０７はＰ−ｃｈ出力バッファ、１０８はＮ−ｃ
ｈ出力バッファであり、それぞれ複数の出力プリバッフ
ァ１０９により独立して駆動される。１１０は電源投入
からの経過時間を検出する計時回路であり、高抵抗１１
１と計時容量１１２による充電時間によって電源投入か
らの経過時間を検出し、インバーター１１３により電源
投入から所定の時間が経過したことを示す計時信号を出
力する。この計時信号をＮＯＲゲート１１４に、またイ
ンバーターにより反転した信号をＮＡＮＤゲート１１５
のそれぞれ２本の入力ゲートの一方に与える。他の一方
のゲートにはそれぞれ発振部１０１の出力信号である発
振信号を与える。
【０００７】上記の構成により、電源投入直後の状態に
おいては計時回路１１０の出力信号は”Ｈ”レベルであ
るため、発振部１０１の出力信号の状態によらず、ＮＯ
Ｒゲート１１４の出力は”Ｌ”レベル、ＮＡＮＤゲート
１１５の出力は”Ｈ”レベルとなるため、出力部１０６
のプリバッファ１０９は定状状態となり、Ｐ−ｃｈ出力
バッファ１０７、Ｎ−ｃｈ出力バッファ１０８ともオフ
状態となる。このため出力部１０６の出力端子１１６は
ハイインピーダンス状態となって、出力部１０６の動作
は停止する。停止状態における出力部１０６の電流消費
はほとんどなく、このため出力部１０６からのノイズの
発生はない。また電源投入から所定の時間が経過する
と、計時回路１１０の計時容量１１２が充電されて端子
電圧が上昇し、インバーター１１３の出力である計時信
号が”Ｌ”レベルとなる。このためＮＯＲゲート１１
４、ＮＡＮＤゲート１１５の出力は、発振部１０１の出
力の発振信号によって変化するようになり、出力部１０
６は動作状態となって、出力端子１１６には発振部１０
１の発振動作による発振信号が出力されることになる。
出力部１０６が動作状態に移行し、出力端子１１６から
発振信号が出力されるようになると、出力部１０６にお
ける各部のトランジスタの動作により様々なノイズが発
生するようになるが、発振部１０１における発振信号が
成長し、十分安定した状態に移行しているため、出力部
１０６からのノイズの影響により異常な発振が引き起こ
されることはない。
おいては計時回路１１０の出力信号は”Ｈ”レベルであ
るため、発振部１０１の出力信号の状態によらず、ＮＯ
Ｒゲート１１４の出力は”Ｌ”レベル、ＮＡＮＤゲート
１１５の出力は”Ｈ”レベルとなるため、出力部１０６
のプリバッファ１０９は定状状態となり、Ｐ−ｃｈ出力
バッファ１０７、Ｎ−ｃｈ出力バッファ１０８ともオフ
状態となる。このため出力部１０６の出力端子１１６は
ハイインピーダンス状態となって、出力部１０６の動作
は停止する。停止状態における出力部１０６の電流消費
はほとんどなく、このため出力部１０６からのノイズの
発生はない。また電源投入から所定の時間が経過する
と、計時回路１１０の計時容量１１２が充電されて端子
電圧が上昇し、インバーター１１３の出力である計時信
号が”Ｌ”レベルとなる。このためＮＯＲゲート１１
４、ＮＡＮＤゲート１１５の出力は、発振部１０１の出
力の発振信号によって変化するようになり、出力部１０
６は動作状態となって、出力端子１１６には発振部１０
１の発振動作による発振信号が出力されることになる。
出力部１０６が動作状態に移行し、出力端子１１６から
発振信号が出力されるようになると、出力部１０６にお
ける各部のトランジスタの動作により様々なノイズが発
生するようになるが、発振部１０１における発振信号が
成長し、十分安定した状態に移行しているため、出力部
１０６からのノイズの影響により異常な発振が引き起こ
されることはない。
【０００８】図３は、本発明による図１の実施例におけ
る各部の動作電圧波形を示したものである。２０１は計
時回路１１０における計時容量１１２の端子電圧を示し
たもので、電源投入から指数関数カーブを描いて上昇す
る。２０２はインバーター１１３の出力である計時回路
１１０の出力波形を示したもので、２０１の電圧がイン
バーター１１３の反転レベルを越えると”Ｈ”レベルか
ら”Ｌ”レベルに変化する。２０３は発振部１０１の出
力波形を示したもので、発振の波形が電源の投入から次
第に成長し振幅が大きくなる様子を示している。２０４
は出力部１０６の出力端子１１６における波形を示した
もので、２０２の波形のレベルの変化に伴って、ハイイ
ンピーダンス状態である中間レベルの電圧から、発振波
形の出力状態に移行する様子を示した。またここで２０
５は電源投入時刻を示し、２０６は２０２の波形の変化
時刻を示す。
る各部の動作電圧波形を示したものである。２０１は計
時回路１１０における計時容量１１２の端子電圧を示し
たもので、電源投入から指数関数カーブを描いて上昇す
る。２０２はインバーター１１３の出力である計時回路
１１０の出力波形を示したもので、２０１の電圧がイン
バーター１１３の反転レベルを越えると”Ｈ”レベルか
ら”Ｌ”レベルに変化する。２０３は発振部１０１の出
力波形を示したもので、発振の波形が電源の投入から次
第に成長し振幅が大きくなる様子を示している。２０４
は出力部１０６の出力端子１１６における波形を示した
もので、２０２の波形のレベルの変化に伴って、ハイイ
ンピーダンス状態である中間レベルの電圧から、発振波
形の出力状態に移行する様子を示した。またここで２０
５は電源投入時刻を示し、２０６は２０２の波形の変化
時刻を示す。
【０００９】図４は、本発明による他の実施例を示した
もので、４０１は発振用ＮＡＮＤバッファ、４０２は外
部信号入力端子、４０３は出力バッファ、４０４は計時
容量１１２を短絡するためのトランジスタスイッチであ
る。図４において外部信号入力端子４０２に”Ｈ”レベ
ルの信号が入力している状態では、発振用ＮＡＮＤバッ
ファ４０１はインバーターと同等に働き、トランジスタ
スイッチ４０４はオフ状態となって、図１の本発明によ
る発振回路と同様の構成となり、電源投入の初期におけ
る出力部１０６は停止状態であり、所定の時間が経過し
計時回路１１０の出力が”Ｈ”となることにより、出力
部１０６は動作状態になる。一方電源がすでに投入され
安定して発振している状態において外部信号入力端子４
０２に”Ｌ”レベルの信号が入力すると、発振用ＮＡＮ
Ｄバッファ４０１の出力は”Ｈ”レベルとなり、発振は
停止する。またこのときトランジスタスイッチ４０４は
オン状態となり、計時容量１１２に充電されていた電荷
を放電する。これにより計時回路１１０の出力は”Ｌ”
レベルとなって、出力部１０６は停止状態となる。それ
からさらに外部信号入力端子４０２の入力信号が”Ｌ”
から”Ｈ”に変わると発振部１０１は再び発振可能な状
態となり、発振信号が徐々に成長しやがて完全な発振状
態が復活する。このときトランジスタスイッチ４０４も
オンからオフに変わり、計時容量１１２が充電可能な状
態となって、計時回路１１０が計時を開始する。そして
電源投入時における場合と同様、所定の時間が経過する
と計時回路１１０の出力が変わり、出力部１０６が停止
状態から動作状態に移行し、出力端子１１６から発振信
号が出力されるようになる。
もので、４０１は発振用ＮＡＮＤバッファ、４０２は外
部信号入力端子、４０３は出力バッファ、４０４は計時
容量１１２を短絡するためのトランジスタスイッチであ
る。図４において外部信号入力端子４０２に”Ｈ”レベ
ルの信号が入力している状態では、発振用ＮＡＮＤバッ
ファ４０１はインバーターと同等に働き、トランジスタ
スイッチ４０４はオフ状態となって、図１の本発明によ
る発振回路と同様の構成となり、電源投入の初期におけ
る出力部１０６は停止状態であり、所定の時間が経過し
計時回路１１０の出力が”Ｈ”となることにより、出力
部１０６は動作状態になる。一方電源がすでに投入され
安定して発振している状態において外部信号入力端子４
０２に”Ｌ”レベルの信号が入力すると、発振用ＮＡＮ
Ｄバッファ４０１の出力は”Ｈ”レベルとなり、発振は
停止する。またこのときトランジスタスイッチ４０４は
オン状態となり、計時容量１１２に充電されていた電荷
を放電する。これにより計時回路１１０の出力は”Ｌ”
レベルとなって、出力部１０６は停止状態となる。それ
からさらに外部信号入力端子４０２の入力信号が”Ｌ”
から”Ｈ”に変わると発振部１０１は再び発振可能な状
態となり、発振信号が徐々に成長しやがて完全な発振状
態が復活する。このときトランジスタスイッチ４０４も
オンからオフに変わり、計時容量１１２が充電可能な状
態となって、計時回路１１０が計時を開始する。そして
電源投入時における場合と同様、所定の時間が経過する
と計時回路１１０の出力が変わり、出力部１０６が停止
状態から動作状態に移行し、出力端子１１６から発振信
号が出力されるようになる。
【００１０】以上最も簡単な計時回路の構成を用いた場
合における実施例について説明したが、他の構成による
計時回路を用いた場合においても本実施例と同様に、発
振開始時における異常な発振の発生を防ぐことが出来
る。
合における実施例について説明したが、他の構成による
計時回路を用いた場合においても本実施例と同様に、発
振開始時における異常な発振の発生を防ぐことが出来
る。
【００１１】
【発明の効果】以上述べたように、発振回路において電
源投入または発振開始から一定時間発振回路の出力部の
動作を停止するという簡単な回路構成により、出力部の
動作に伴い発生するノイズの影響によって発振信号の発
生及び成長が阻害され、また異常な発振が助長されるこ
とにより、本来の目的とする発振に替わって異常な発振
が発生するという問題を解決し、安定した発振回路を供
給することが出来る。
源投入または発振開始から一定時間発振回路の出力部の
動作を停止するという簡単な回路構成により、出力部の
動作に伴い発生するノイズの影響によって発振信号の発
生及び成長が阻害され、また異常な発振が助長されるこ
とにより、本来の目的とする発振に替わって異常な発振
が発生するという問題を解決し、安定した発振回路を供
給することが出来る。
【図１】 本発明による発振回路図。
【図２】 従来の発振回路図。
【図３】 本発明による発振回路における各部の波形
図。
図。
【図４】 本発明の請求項２による発振回路図。
１０１ 発振部 １０２ 発振用帰還抵抗 １０３ 発振用インバーター １０４ 水晶振動子 １０５ 発振用負荷容量 １０６ 出力部 １０７ Ｐ−ｃｈ出力バッファ １０８ Ｎ−ｃｈ出力バッファ １０９ 出力プリバッファ １１０ 計時回路 １１２ 計時容量 １１３ インバーター １１４ ＮＯＲゲート １１５ ＮＡＮＤゲート １１６ 出力端子 ２０１ 計時回路における容量の端子電圧 ２０２ 計時回路の出力波形 ２０３ 発振部の出力波形 ２０４ 出力端子の波形 ４０１ 発振用ＮＡＮＤバッファ ４０４ トランジスタスイッチ
Claims (2)
- 【請求項１】所望の周波数の発振を行なう発振部と前記
発振の信号を出力する出力部より構成された発振回路に
おいて、電源投入からの所定の経過時間を検出する計時
回路と、前記計時回路により発振信号の出力を停止状態
から動作状態にする出力部とを具備することを特徴とす
る発振回路。 - 【請求項２】所望の周波数の発振を行なう発振部と前記
発振の信号を出力する出力部より構成された発振回路に
おいて、発振動作の停止開始制御を行なう入力信号端子
と、発振動作開始からの所定の経過時間を検出する計時
回路と、前記計時回路により発振信号の出力動作の停止
開始制御を行なう出力部とを具備することを特徴とする
発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20073491A JPH0548442A (ja) | 1991-08-09 | 1991-08-09 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20073491A JPH0548442A (ja) | 1991-08-09 | 1991-08-09 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548442A true JPH0548442A (ja) | 1993-02-26 |
Family
ID=16429292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20073491A Pending JPH0548442A (ja) | 1991-08-09 | 1991-08-09 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548442A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7496331B2 (en) | 2004-11-16 | 2009-02-24 | Seiko Epson Corporation | Oscillation device and oscillation method |
-
1991
- 1991-08-09 JP JP20073491A patent/JPH0548442A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7496331B2 (en) | 2004-11-16 | 2009-02-24 | Seiko Epson Corporation | Oscillation device and oscillation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4387350A (en) | Watch circuit with oscillator gain control | |
| US20060126238A1 (en) | Semiconductor circuit for use in timer circuit or oscillator circuit | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| JP2018518107A (ja) | 適応自動始動を伴う超低電力水晶発振器 | |
| EP0872784B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| WO2010084838A1 (ja) | 発振回路 | |
| KR100202174B1 (ko) | 파우어 온 리세트 신호 발생 회로 | |
| JPH0548442A (ja) | 発振回路 | |
| KR0168079B1 (ko) | 클럭발생장치 | |
| US5923201A (en) | Clock signal generating circuit | |
| EP0234306A2 (en) | Oscillator with feedback loop including delay circuit | |
| JPH0548443A (ja) | 発振回路 | |
| US6473316B2 (en) | Phase control circuit and switching regulator | |
| JP2002091575A (ja) | 定電圧出力装置 | |
| US4328570A (en) | Electronic timepiece with illumination lamp battery voltage drop compensation circuit | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| JP3849757B2 (ja) | 発振回路、電子機器および時計 | |
| JPH0575343A (ja) | クロツク信号出力回路 | |
| JP3379422B2 (ja) | 発振回路、これを用いた電子回路、これらを用いた半導体装置、電子機器および時計 | |
| JP3217314B2 (ja) | タイマ回路 | |
| JPH11284438A (ja) | 圧電発振器 | |
| JP3255581B2 (ja) | 発振回路 | |
| JP2002314336A (ja) | 発振回路 | |
| JPH09212247A (ja) | 基準電圧発生回路 | |
| JP3774038B6 (ja) | パワーオンリセット信号発生回路 |