JPH0547842B2 - - Google Patents

Info

Publication number
JPH0547842B2
JPH0547842B2 JP57022827A JP2282782A JPH0547842B2 JP H0547842 B2 JPH0547842 B2 JP H0547842B2 JP 57022827 A JP57022827 A JP 57022827A JP 2282782 A JP2282782 A JP 2282782A JP H0547842 B2 JPH0547842 B2 JP H0547842B2
Authority
JP
Japan
Prior art keywords
input
output
module
memory
rack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57022827A
Other languages
Japanese (ja)
Other versions
JPS58140815A (en
Inventor
Junichi Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Machine Co Ltd
Original Assignee
Toshiba Machine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Machine Co Ltd filed Critical Toshiba Machine Co Ltd
Priority to JP57022827A priority Critical patent/JPS58140815A/en
Publication of JPS58140815A publication Critical patent/JPS58140815A/en
Publication of JPH0547842B2 publication Critical patent/JPH0547842B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1177Insertion mistake

Description

【発明の詳細な説明】 この発明は、各種自動化機器のシーケンス制御
をプログラマブルに実行するプログラマブルシー
ケンスコントローラ(以下PCと称する)に係り、
特にPCの入出力モジユールに入出力の種類を表
わす情報を出力できるよう構成して入出力モジユ
ールの挿入ミスを自己診断したり、シーケンスプ
ログラムの論理チエツクを行う機能を保持させた
プログラマブルシーケンスコントローラに関す
る。
[Detailed Description of the Invention] The present invention relates to a programmable sequence controller (hereinafter referred to as a PC) that programmably executes sequence control of various automated equipment,
In particular, the present invention relates to a programmable sequence controller that is configured to output information indicating the type of input/output to the input/output module of a PC, and has the function of self-diagnosing incorrect insertion of the input/output module and checking the logic of the sequence program.

従来のPCにおいては、これに使用する入力モ
ジユール、出力モジユール、タイマモジユール、
アナログ入力モジユール、アナログ出力モジユー
ル等の入出力モジユールにつき、入出力の種類を
表わす情報をPCのCPUに出力する構成となつて
いない。このため、例えば、PCの保守等に際し
入出力モジユールをモジユールラツクへ挿入する
作業は、作業者の視覚による識別判断に頼つてい
る。従つて、もし作業者が所定のモジユールラツ
クに対し入出力モジユールの挿入を誤まつた場
合、PCはこの挿入ミスを判断することができな
いため、PCの運転に際し大事故を起生する惧れ
がある。
In a conventional PC, the input module, output module, timer module,
Input/output modules such as analog input modules and analog output modules are not configured to output information indicating the type of input/output to the CPU of the PC. For this reason, for example, when maintaining a PC, the work of inserting an input/output module into a module rack relies on the operator's visual identification judgment. Therefore, if a worker mistakenly inserts an input/output module into the specified module rack, the PC will not be able to determine this insertion error, and there is a risk of a major accident occurring when operating the PC. .

そこで、本発明者は、前述した従来のPCにお
ける問題点を克服すべく種々検討を重ねた結果、
前述した入出力モジユールがPCに対しその入出
力の種類を表わす情報を出力できるようにし、入
出力モジユールを正しく挿入した時点でPCにラ
ツクの番号と種類に関するデータを記憶させ、次
回からの運転時にこの記憶データに基づいて入出
力モジユールをチエツクし、入出力モジユールの
挿入ミスを生じた場合直ちにPCの運転を停止す
ると共に挿入ミスを生じたモジユールの位置と種
類とを表示器に表示するよう構成すれば前記問題
点を解消し得ることを突き止めた。
Therefore, as a result of various studies to overcome the problems with conventional PCs mentioned above, the inventor of the present invention found that
The above-mentioned input/output module will be able to output information representing the type of input/output to the PC, and when the input/output module is correctly inserted, the PC will memorize the data regarding the rack number and type, and the data will be saved the next time the device is operated. The input/output module is checked based on this stored data, and if an input/output module insertion error occurs, the PC operation is immediately stopped and the position and type of the module where the insertion error occurred is displayed on the display. It was found that the above problems could be solved by doing so.

また、入出力モジユールがPCに対し入出力の
種類を表わす情報を出力できるよう構成すること
により、、入力モジユールへ出力命令がなされて
いる場合、出力モジユールに入力命令のみ使用さ
れている場合、入出力モジユールがない所の入出
力番地を使用している場合等のシーケンスプログ
ラムの論理チエツクが可能になり、プログラムの
作成が便利となることが判つた。
In addition, by configuring the input/output module to be able to output information indicating the type of input/output to the PC, it is possible to It has been found that it becomes possible to check the logic of a sequence program when using input/output addresses where there is no output module, making program creation convenient.

従つて、本発明の目的は、入出力モジユールを
所定のモジユールラツクに挿入し、シーケンスプ
ログラムを記憶したメモリから所要のシーケンス
プログラムを読み出して入出力要素の演算制御を
行うよう構成したプログラマブルシーケンスコン
トローラにおいて、モジユールラツクに挿入する
入出力モジユールに関するデータを記憶および表
示し得るよう構成して入出力モジユールの挿入ミ
スおよびシーケンスプログラムの論理チエツクを
行い、プログラマブルシーケンスコントローラの
安全運転を確保し得る入出力モジユールの挿入ミ
スを自己診断する機能を備えたプログラマブルシ
ーケンスコントローラを提供するにある。
Accordingly, an object of the present invention is to provide a programmable sequence controller configured to insert an input/output module into a predetermined module rack, read a required sequence program from a memory storing the sequence program, and perform arithmetic control of input/output elements. The module rack is configured to store and display data related to the input/output modules inserted into the module rack, and can check the logic of input/output module insertion errors and sequence programs to ensure safe operation of the programmable sequence controller. To provide a programmable sequence controller with a self-diagnosis function.

前記目的を達成するため、本発明に係る入出力
モジユールの挿入ミスを自己診断する機能を備え
たプログラマブルシーケンスコントローラは、 入出力モジユールを所定のモジユールラツクに
挿入し、シーケンスプログラムを記憶したメモリ
から所要のシーケンスプログラムを読み出して入
出力要素の演算制御を行うように構成したプログ
ラマブルシーケンスコントローラにおいて、 シーケンスプログラムを記憶する第1のメモリ
と、 予め入出力モジユールを挿入した時点で各入出
力モジユールから出力される入出力の種類および
挿入すべきモジユールラツクの番号に関するデー
タを記憶する第2のメモリと、 前記第1のメモリに記憶されたシーケンスプロ
グラムの中に使用されている入出力命令の入出力
の種類と入出力アドレスに関するデータを記憶す
る第3のメモリと、 前記第2のメモリに記憶されたモジユールラツ
クの番号の入出力の種類に関するデータと、電源
投入時に読み取つたモジユールラツクに挿入され
た入出力の種類に関するデータとを対応させて比
較し、入出力モジユールの挿入ミスを自己診断す
る手段と、 前記第2のメモリと第3のメモリに記憶されて
いるデータとの比較を行つてシーケンスプログラ
ムの内容を自己診断する手段と、 前記第2のメモリメモリへのデータ記憶と前記
シーケンスプログラムの自己診断との指令入力を
行うと共に、前記挿入ミスおよびシーケンスプロ
グラムの自己診断の各診断結果を表示するマンマ
シンコミユニケーシヨンパネルと を備えることを特徴とする。
In order to achieve the above object, the programmable sequence controller according to the present invention has a function of self-diagnosing insertion errors of input/output modules. A programmable sequence controller configured to read a sequence program and perform arithmetic control of input/output elements includes a first memory that stores the sequence program, and a memory that is output from each input/output module when the input/output module is inserted in advance. a second memory for storing data regarding input/output types and module rack numbers to be inserted; and input/output types and input/output types of input/output instructions used in the sequence program stored in the first memory. a third memory for storing data related to output addresses; data related to the type of input/output of the module rack number stored in the second memory; and data related to the type of input/output inserted in the module rack read at power-on. means for self-diagnosing insertion errors of input/output modules by comparing the data in correspondence with each other; and self-diagnosing the contents of the sequence program by comparing the data stored in the second memory and the third memory. means for inputting commands for storing data in the second memory and self-diagnosis of the sequence program, and displaying the results of the insertion error and self-diagnosis of the sequence program; It is characterized by comprising a panel.

次に、本発明に係る入出力モジユールの挿入ミ
スを自己診断する機能を備えたプログラマブルシ
ーケンスコントローラPCの実施例につき添付図
面を参照しながら以下詳細に説明する。
Next, an embodiment of a programmable sequence controller PC having a function of self-diagnosing incorrect insertion of an input/output module according to the present invention will be described in detail with reference to the accompanying drawings.

第1図は、本発明プログラマブルシーケンスコ
ントローラPCのブロツク制御回路図を示す。す
なわち、第1図において、参照符号10はCPU
ユニツト、12は入出力モジユールの入出力の種
類および入出力モジユールを挿入するラツク番号
をそれぞれ記憶するメモリ(第2のメモリ)、1
4はシーケンスプログラムメモリ(第1のメモ
リ)、16はPCのコントロールプログラムメモリ
ユニツト、18はI/モジユールインタフエー
ス、そして20はマンマシンコミユニケーシヨン
パネルをそれぞれ示す。これらの各構成要素は、
それぞれコントロールバスBL1、アドレスバス
BL2およびデータバスBL3によつて相互に結合
されている。
FIG. 1 shows a block control circuit diagram of the programmable sequence controller PC of the present invention. That is, in FIG. 1, reference numeral 10 indicates the CPU
The unit 12 is a memory (second memory) 1 that stores the input/output type of the input/output module and the rack number into which the input/output module is inserted.
4 is a sequence program memory (first memory), 16 is a control program memory unit of the PC, 18 is an I/module interface, and 20 is a man-machine communication panel. Each of these components is
Control bus BL1 and address bus respectively
They are mutually coupled by BL2 and data bus BL3.

なお、前記PCのコントロールプログラムメモ
リユニツト16内には、シーケンスプログラムの
I/O使用テーブル(第3のメモリ)が存在す
る。また、I/モジユールインタフエース18
からは、それぞれI/コントロールバスBLL
4、I/アドレスバスBL5およびI/デー
タバスBL6を介して入力モジユール22および
出力モジユール24が接続されるよう構成され
る。
Incidentally, in the control program memory unit 16 of the PC, there is an I/O usage table (third memory) for the sequence program. In addition, I/module interface 18
from I/control bus BLL.
4. The input module 22 and the output module 24 are connected via an I/address bus BL5 and an I/data bus BL6.

次に、前記構成からなるPCの制御回路の動作
につき、フローチヤートを参照して以下説明す
る。
Next, the operation of the control circuit of the PC having the above configuration will be explained below with reference to a flowchart.

第2図は、入出力モジユールを前記第1図に示
す制御回路に挿入した場合に、モジユールの入出
力の種類の記憶およびシーケンスプログラムの論
理チエツクを行う場合の処理系統を示すものであ
る。まず、入出力モジユールを所定のラツクに正
しく挿入した時点で、マンマシンコミユニケーシ
ヨンパネル20によりモジユールの種類とラツク
番号を記憶する指令を行う。この時CPU10は、
I/モジユールインタフエース18を介して
I/ラツク番号の最下位のI/ラツクに対し
て入出力モジユールの種類をI/データバスに
出力するよう指示する。この指示に基づいて最下
位のI/Oラツクに挿入された入出力モジユール
は、I/Oデータバスに入出力の種類を表わすデ
ータを出力する。次いで、CPU10は、入出力
モジユールの種類に関するデータをI/モジユ
ールインタフエース18を介して読み込み、I/
Oラツク番号の最下位のI/ラツクにおける入
出力モジユールの種類を記憶するメモリ12に書
き込む。このようにして、CPU10は、I/O
ラツク番号をインクリメントして最大ラツク番号
まで繰り返し実行し、挿入されている各入出力モ
ジユールから出力される入出力の種類を表わすデ
ータを記憶メモリ12に記憶すると共にこの記憶
を行なつたというフラグを立て、前記指令を終了
する。
FIG. 2 shows a processing system for storing the input/output types of the module and checking the logic of the sequence program when the input/output module is inserted into the control circuit shown in FIG. 1. First, when an input/output module is correctly inserted into a predetermined rack, a command to store the module type and rack number is issued through the man-machine communication panel 20. At this time, CPU10 is
Via the I/module interface 18, the I/rack with the lowest I/rack number is instructed to output the type of input/output module to the I/data bus. The input/output module inserted into the lowest I/O rack based on this instruction outputs data representing the type of input/output to the I/O data bus. Next, the CPU 10 reads data regarding the type of input/output module via the I/module interface 18, and
The type of input/output module in the lowest I/rack of the O rack number is written into the memory 12 for storing. In this way, the CPU 10 performs I/O
The rack number is incremented and executed repeatedly until the maximum rack number is reached, and data representing the type of input/output output from each inserted input/output module is stored in the storage memory 12, and a flag indicating that this storage has been performed is set. and complete the command.

従つて、前述したような指令を実行できるよう
制御回路を構成しておけば、電源投入時(再立上
げ)において、入出力モジユールが記憶されてい
るかどうかを前記フラグによつて判断し、記憶さ
れていない場合は出力モジユールをOFF状態に
し、また記憶されている場合はI/Oラツク番号
の最下位に挿入されている入出力モジユールから
入出力の種類を表わすデータを取り込みメモリ1
2に記憶されている内容と比較する。前記入出力
モジユールの入出力の種類を記憶した内容と比較
する操作は、第2図に示すBLOCK10で行われ
る。このBLOCK10の処理系統は第4図に示す
通りである。すなわち、第4図において、前記比
較内容が異つている時は、マンマシンコミユニケ
ーシヨンパネル20にアラームコードと共に入出
力モジユールのラツク番号と入出力の種類とを表
示し、全ての入出力モジユールをOFF状態とす
る。なお、前記アラーム表示は、マンマシンコミ
ユニケーシヨンパネル20においてSUB200
の処理系統で行われる。このSUB200の処理
系統は、後述する第10図に示す通りである。
Therefore, if the control circuit is configured to execute the commands described above, when the power is turned on (restarted), it will be determined based on the flag whether or not the input/output module is stored, and the storage will be executed. If it is not stored, turn the output module OFF, and if it is stored, import the data representing the input/output type from the input/output module inserted at the bottom of the I/O rack number and save it to memory 1.
Compare with the contents stored in 2. The operation of comparing the input/output type of the input/output module with the stored contents is performed in BLOCK 10 shown in FIG. 2. The processing system of this BLOCK10 is as shown in FIG. That is, in FIG. 4, when the comparison contents are different, the rack number of the input/output module and the input/output type are displayed together with the alarm code on the man-machine communication panel 20, and all input/output modules are displayed. Set to OFF state. Note that the alarm display is displayed on the SUB200 in the man-machine communication panel 20.
processing system. The processing system of this SUB 200 is as shown in FIG. 10, which will be described later.

なお、前記したように、電源投入時において、
入出力モジユールを記憶されているかどうかを判
断した際、記憶されていない場合には、再度マン
マシンコミユニケーシヨンパネル20によりモジ
ユールの種類とラツク番号を記憶する指令を行う
ことができる。この入出力モジユールの入出力の
種類を記憶する操作は、第2図に示すBLOCK3
0で行われる。このBLOCK30の処理系統は第
5図に示す通りである。
As mentioned above, when the power is turned on,
When it is determined whether the input/output module is stored, if it is not stored, a command to store the module type and rack number can be issued again using the man-machine communication panel 20. The operation for storing the input/output type of this input/output module is performed using BLOCK3 shown in Figure 2.
It is done with 0. The processing system of this BLOCK 30 is as shown in FIG.

また、シーケンスプログラムメモリ14へシー
ケンスプログラムが書き込まれ、入出力モジユー
ルの入出力の種類およびラツク番号を記憶するメ
モリ12に入出力モジユールの入出力の種類およ
びラツク番号を記憶した時点で、マンマシンコミ
ユニケーシヨンパネル20からプログラムチエツ
ク指令を出すと、CPU10はPCのコントロール
プログラムメモリユニツト16におけるコントロ
ールプログラムによつてシーケンスプログラムメ
モリ14のシーケンスプログラムを読み出し、こ
れを命令コードと入出力アドレスとに解析して次
のような論理チエツクを行う(第2図参照)。
Also, when the sequence program is written to the sequence program memory 14 and the input/output type and rack number of the input/output module are stored in the memory 12, which stores the input/output type and rack number of the input/output module, the man-machine communication is started. When a program check command is issued from the communication panel 20, the CPU 10 reads out the sequence program in the sequence program memory 14 using the control program in the control program memory unit 16 of the PC, parses it into an instruction code and input/output address, and Perform the following logic check (see Figure 2).

すなわち、シーケンスプログラムの論理チエツ
クは、コントロールプログラムメモリユニツト1
6においてSUB100の処理系統で行われる。
このSUB100の処理系統は、第6図に示す通
りである。第6図に示す処理系統においては、ま
ずコントロールプログラムメモリユニツト内にあ
る入出力モジユールの0〜最大ラツク番号に対応
するシーケンスプログラムの使用テーブル(第3
のメモリ)をクリアする。この使用テーブルは、
入力命令が有つたことを記憶する入力フラグのエ
リアと、出力命令が育つたことを記憶する出力フ
ラグのエリアを、それぞれ最大入出力アドレスの
数だけもつている。すなわち、第3のメモリは各
入出力アドレスに1対1に対応する入力フラグエ
リアと出力フラグエリアを持ち、各アドレスに入
力(又は出力)命令があつたときにはそのアドレ
スと対応する入力(又は出力)命令フラグエリア
にフラグがセツトされるように構成されている。
また、各ラツクは挿入されるモジユールの端子数
に対応する数の入出力アドレスを持ち、各ラツク
にはラツク番号0から最大ラツク番号まで順次入
出力アドレス0から総端子数に相当するアドレス
番号まで割り当てられている。例えば、ラツク番
号0およびラツク番号1に端子数16のモジユー
ルがそれぞれ挿入される場合、ラツク番号0には
入出力アドレス0から15が、ラツク番号1には入
出力アドレス16から31が割り当てられる。次
にシーケンスプログラムメモリ(第1のメモリ)
14の先頭アドレスをAレジスタにセツトする。
このAレジスタにセツトされたアドレスに対応す
るシーケンスプログラムメモリ14の命令を読み
出し、命令コードの解析を行なう。この時前述し
たように命令コードが入力命令または出力命令の
時は、命令コードの入出力アドレスに対応する使
用テーブル(第3のメモリ)の入出力アドレスの
入出力フラグエリアにフラグをセツトする。すな
わち入力命令の時は入力フラグを、出力命令の時
は出力フラグをセツトする。もし、命令コードが
入力命令または出力命令以外の時はなにもしな
い。この命令コードの解析をAレジスタをインク
リメントしてシーケンスプログラムの終りまで行
ない、使用テーブルを完成させる。次にこの使用
テーブル(第3のメモリ)と入出力の種類を記憶
したメモリ12(第2のメモリ)と比較チエツク
を行なう。このメモリ12は、予め入出力モジユ
ールを所定のラツクに正しく挿入した時点で、各
入出力モジユールから出力される入出力の種類
(各ラツク番号に対応する入出力モジユールが入
力モジユールであるか、出力モジユールである
か、或いは何も挿入されないかを示す)および挿
入すべきラツク番号に関するデータを記憶してい
るメモリである。まず、最下位のラツク番号をA
レジスタにセツトする。次に、このAレジスタに
セツトされたラツク番号に対応する入出力の種類
をメモリ12から取り出し、この入出力の種類に
よつて入力モジユールの場合と出力モジユールの
場合と入出力モジユールがない場合との3つに別
けて、Aレジスタにセツトされたラツク番号に対
応する使用テーブル(第3のメモリ)の入出力ア
ドレス全部と論理チエツクを行なう。この論理チ
エツクを、Aレジスタをインクリメントして最上
位のラツク番号まで行なう。この入出力の種類の
論理チエツクは、それぞれBLOCK1〜3の処理
系統で行われる。このBLOCK1〜3の処理系統
は、第7図乃至第9図に示す通りである。これら
のBLOCK1〜3によるチエツクの具体例は次の
通りである。
That is, the logic check of the sequence program is performed by the control program memory unit 1.
6, the processing is performed by the SUB100 processing system.
The processing system of this SUB 100 is as shown in FIG. In the processing system shown in FIG. 6, first the sequence program usage table (third
memory). This usage table is
It has an input flag area that stores the presence of an input command, and an output flag area that stores the fact that an output command has been generated, each having the same number of input/output addresses as the maximum. In other words, the third memory has an input flag area and an output flag area that correspond one-to-one to each input/output address, and when an input (or output) command is received at each address, the input (or output) corresponding to that address is ) A flag is set in the instruction flag area.
In addition, each rack has a number of input/output addresses corresponding to the number of terminals of the module to be inserted, and each rack has input/output addresses in sequence from rack number 0 to the maximum rack number.From 0 to the address number corresponding to the total number of terminals. Assigned. For example, when a module with 16 terminals is inserted into rack number 0 and rack number 1, input/output addresses 0 to 15 are assigned to rack number 0, and input/output addresses 16 to 31 are assigned to rack number 1. Next, the sequence program memory (first memory)
Set the start address of 14 in the A register.
The instruction in the sequence program memory 14 corresponding to the address set in this A register is read and the instruction code is analyzed. At this time, as described above, when the instruction code is an input instruction or an output instruction, a flag is set in the input/output flag area of the input/output address of the usage table (third memory) corresponding to the input/output address of the instruction code. That is, an input flag is set for an input command, and an output flag is set for an output command. If the instruction code is other than an input instruction or an output instruction, nothing is done. The instruction code is analyzed by incrementing the A register until the end of the sequence program, and the usage table is completed. Next, a comparison check is made between this usage table (third memory) and the memory 12 (second memory) that stores the types of input/output. This memory 12 stores information on the type of input/output output from each input/output module (whether the input/output module corresponding to each rack number is an input module, whether the input/output module corresponding to each rack number is an output module, module or nothing is inserted) and the rack number to be inserted. First, set the lowest rack number to A.
Set in register. Next, the type of input/output corresponding to the rack number set in this A register is retrieved from the memory 12, and depending on the type of input/output, an input module, an output module, or no input/output module is selected. A logic check is performed on all input and output addresses of the usage table (third memory) corresponding to the rack number set in the A register. This logic check is performed by incrementing the A register up to the highest rack number. This logic check of the type of input/output is performed by the processing systems of BLOCKs 1 to 3, respectively. The processing system for BLOCKs 1 to 3 is as shown in FIGS. 7 to 9. Specific examples of checks using these BLOCKs 1 to 3 are as follows.

入力モジユールへ出力命令が行われている
(BLOCK2) 出力モジユールであるが入力命令しかない
(BLOCK3) 入出力モジユールがない所の入出力アドレス
を使用している命令語がある(BLOCK1) 同一出力モジユールで2個以上の出力命令が
ある(BLOCK1) 従つて、前記〜に該当する場合は、マンマ
シンコミユニケーシヨンパネル20においてアラ
ーム表示が行われる。このアラーム表示に際して
は、アラームコードと共に入出力モジユールのラ
ツク番号と入出力の種類(命令コード)とを表示
する。そして、このアラーム表示は、第10図に
示すSUB200の処理系統で行われる。
An output command is being issued to an input module (BLOCK2) It is an output module but only has input commands (BLOCK3) There is an instruction word that uses an input/output address where there is no input/output module (BLOCK1) Same output module There are two or more output commands (BLOCK1). Therefore, in the case where the above-mentioned ~ is applicable, an alarm is displayed on the man-machine communication panel 20. When displaying this alarm, the rack number of the input/output module and the type of input/output (instruction code) are displayed together with the alarm code. This alarm display is performed by the processing system of the SUB 200 shown in FIG.

前述したように、入出力モジユールに対しシー
ケンスプログラムの論理チエツクを行つた結果、
アラーム表示がなされた場合は入出力モジユール
をOFF状態とし、アラーム表示がなされない場
合はシーケンスプログラムを実行する(第3図参
照)。従つて、アラーム表示がなされた入出力モ
ジユールについては、モジユールラツクに対する
挿入ミスであるから、再度所定のモジユールラツ
クへ再挿入することにより、PCの安全な運転を
確保することができる。
As mentioned above, as a result of checking the logic of the sequence program for the input/output module,
If an alarm is displayed, the input/output module is turned off, and if no alarm is displayed, the sequence program is executed (see Figure 3). Therefore, since the input/output module for which an alarm has been displayed has been inserted into the module rack by mistake, safe operation of the PC can be ensured by reinserting it into the predetermined module rack.

以上、本発明の好適な実施例について説明した
が、前記実施例に限定されることなく、本発明の
精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論である。
Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and it goes without saying that various design changes can be made without departing from the spirit of the present invention.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明PCの一実施例を示す制御回路
図、第2図乃至第10図は本発明PCの制御動作
を示すフローチヤート図であり、第2図は基本的
な制御動作を示すフローチヤート図、第3図は第
2図に示すフローチヤートに付随するフローチヤ
ート図、第4図は第2図に示すBLOCK10の詳
細を示すフローチヤート図、第5図は第2図に示
すBLOCK30の詳細を示すフローチヤート図、
第6図は第2図に示すBUB100の詳細を示す
フローチヤート図、第7図は第6図に示す
BLOCK1の詳細を示すフローチヤート図、第8
図は第6図に示すBLOCK2の詳細を示すフロー
チヤート図、第9図は第6図に示すBLOCK3の
詳細を示すフローチヤート図、第10図は第4図
および第7図乃至第9図に示すSUB200の詳
細を示すフローチヤート図である。 10……CPUユニツト、12……入出力の種
類およびラツク番号の記憶メモリ、14……シー
ケンスプログラムメモリ、16……コントロール
プログラムメモリユニツト、18……I/モジ
ユールインタフエース、20……マンマシンコミ
ユニケーシヨンパネル、22……入力モジユー
ル、24……出力モジユール、BL1……コント
ロールバス、BL2……アドレスバス、BL3……
データバス、BL4……I/コントロールバス、
BL5……I/アドレスバス、BL6……I/
データバス。
Fig. 1 is a control circuit diagram showing an embodiment of the PC of the present invention, Figs. 2 to 10 are flowcharts showing the control operation of the PC of the present invention, and Fig. 2 shows the basic control operation. Flowchart diagram, Figure 3 is a flowchart accompanying the flowchart shown in Figure 2, Figure 4 is a flowchart diagram showing details of BLOCK10 shown in Figure 2, Figure 5 is a flowchart diagram showing BLOCK30 shown in Figure 2. Flowchart diagram showing details of
Figure 6 is a flowchart showing details of BUB100 shown in Figure 2, Figure 7 is shown in Figure 6.
Flowchart showing details of BLOCK1, No. 8
The figure is a flowchart showing details of BLOCK 2 shown in Fig. 6, Fig. 9 is a flowchart showing details of BLOCK 3 shown in Fig. 6, and Fig. 10 is a flowchart showing details of BLOCK 3 shown in Fig. 6. FIG. 2 is a flowchart showing details of the SUB 200 shown in FIG. 10... CPU unit, 12... Memory for storing input/output types and rack numbers, 14... Sequence program memory, 16... Control program memory unit, 18... I/module interface, 20... Man-machine Communication panel, 22...Input module, 24...Output module, BL1...Control bus, BL2...Address bus, BL3...
Data bus, BL4...I/control bus,
BL5...I/address bus, BL6...I/
data bus.

Claims (1)

【特許請求の範囲】 1 入出力モジユールを所定のモジユールラツク
に挿入し、シーケンスプログラムを記憶したメモ
リから所要のシーケンスプログラムを読み出して
入出力要素の演算制御を行うように構成したプロ
グラマブルシーケンスコントローラにおいて、 シーケンスプログラムを記憶する第1のメモリ
と、 予め入出力モジユールを挿入した時点で各入出
力モジユールから出力される入出力の種類および
挿入すべきモジユールラツクの番号に関するデー
タを記憶する第2のメモリと、 前記第1のメモリに記憶されたシーケンスプロ
グラムの中に使用されている入出力命令の入出力
の種類と入出力アドレスに関するデータを記憶す
る第3のメモリと、 前記第2のメモリに記憶されたモジユールラツ
クの番号の入出力の種類に関するデータと、電源
投入時に読み取つたモジユールラツクに挿入され
た入出力の種類に関するデータとを対応させて比
較し、入出力モジユールの挿入ミスを自己診断す
る手段と、 前記第2のメモリと第3のメモリに記憶されて
いるデータとの比較を行つてシーケンスプログラ
ムの内容を自己診断する手段と、 前記第2のメモリメモリへのデータ記憶と前記
シーケンスプログラムの自己診断との指令入力を
行うと共に、前記挿入ミスおよびシーケンスプロ
グラムの自己診断の各診断結果を表示するマンマ
シンコミユニケーシヨンパネルと を備えることを特徴とする入出力モジユールの挿
入ミスを自己診断する機能を備えたプログラマブ
ルシーケンスコントローラ。
[Scope of Claims] 1. A programmable sequence controller configured to insert an input/output module into a predetermined module rack, read a required sequence program from a memory storing the sequence program, and perform arithmetic control of input/output elements, comprising: a first memory that stores a program; a second memory that stores data regarding the type of input/output output from each input/output module at the time when the input/output module is inserted in advance and the number of the module rack to be inserted; a third memory that stores data regarding input/output types and input/output addresses of input/output instructions used in the sequence program stored in the first memory; and a module rack stored in the second memory. means for self-diagnosing an insertion error in an input/output module by comparing the data regarding the type of input/output numbered in the module rack with the data regarding the type of input/output inserted in the module rack read when the power is turned on; means for self-diagnosing the contents of the sequence program by comparing the data stored in the second memory and the data stored in the third memory; A man-machine communication panel for inputting commands and displaying the results of the self-diagnosis of the insertion error and the sequence program. Programmable sequence controller.
JP57022827A 1982-02-17 1982-02-17 Programmable sequence controller provided with self- diagnosis function for insertion mistake of input/output module Granted JPS58140815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57022827A JPS58140815A (en) 1982-02-17 1982-02-17 Programmable sequence controller provided with self- diagnosis function for insertion mistake of input/output module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57022827A JPS58140815A (en) 1982-02-17 1982-02-17 Programmable sequence controller provided with self- diagnosis function for insertion mistake of input/output module

Publications (2)

Publication Number Publication Date
JPS58140815A JPS58140815A (en) 1983-08-20
JPH0547842B2 true JPH0547842B2 (en) 1993-07-19

Family

ID=12093521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57022827A Granted JPS58140815A (en) 1982-02-17 1982-02-17 Programmable sequence controller provided with self- diagnosis function for insertion mistake of input/output module

Country Status (1)

Country Link
JP (1) JPS58140815A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6160103A (en) * 1984-08-31 1986-03-27 Omron Tateisi Electronics Co Programmable controller
JPS62100815A (en) * 1985-10-28 1987-05-11 Omron Tateisi Electronics Co Programmable controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55118135A (en) * 1979-03-05 1980-09-10 Fuji Electric Co Ltd Connection checking system for remote input/output part

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55118135A (en) * 1979-03-05 1980-09-10 Fuji Electric Co Ltd Connection checking system for remote input/output part

Also Published As

Publication number Publication date
JPS58140815A (en) 1983-08-20

Similar Documents

Publication Publication Date Title
JPH0547842B2 (en)
JPH0611038U (en) Data processing device
CN112182586B (en) MCU read-write protection test method, device and system
JPS59180899A (en) Deciding method of wrong insertion of p-rom
JPS59214907A (en) Programmable controller
KR20080057955A (en) Method for auto testing of image display apparatus
JP2001056704A (en) Program expression display device
JPH01155452A (en) System for confirming connection of data processing system
KR830002883B1 (en) Micro programmable controller
JPH07271676A (en) Memory chip insertion position check device
EP0482527A2 (en) A normal to spare switching control system
JPH0736536A (en) Programmable controller
JP3044665B2 (en) Control device
JPS63201736A (en) Programming device for programmable controller
JPH0321922B2 (en)
JPS6220579B2 (en)
JPH0640282B2 (en) Program verification method for programmable controller
JPS5931745B2 (en) Unused program number display method
JPS6238746B2 (en)
JPS6227421B2 (en)
JPH04296903A (en) Peripheral device for programmable controller
JPS60169906A (en) Programmable controller
JPH03108034A (en) Arithmetic controller
JPS62273691A (en) Electronic apparatus
JPS61105606A (en) Sequence controller