JPS59180899A - Deciding method of wrong insertion of p-rom - Google Patents

Deciding method of wrong insertion of p-rom

Info

Publication number
JPS59180899A
JPS59180899A JP58054897A JP5489783A JPS59180899A JP S59180899 A JPS59180899 A JP S59180899A JP 58054897 A JP58054897 A JP 58054897A JP 5489783 A JP5489783 A JP 5489783A JP S59180899 A JPS59180899 A JP S59180899A
Authority
JP
Japan
Prior art keywords
rom
identification name
mounting position
program identification
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58054897A
Other languages
Japanese (ja)
Inventor
Yasuo Uchida
内田 保男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP58054897A priority Critical patent/JPS59180899A/en
Publication of JPS59180899A publication Critical patent/JPS59180899A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Abstract

PURPOSE:To decide automatically wrong insertion in a packaging mode by storing both program identification name and the packaging position to each P- ROM and supplying said identification name and packaging position by the P- ROM itself. CONSTITUTION:A CPU1 is equal to a 1-chip microcomputer, and the CPU1, P- ROM3-5, an input/output control circuit 6 and a constant setting circuit 7 are connected to a common bus 2. The circuit 6 controls the input and output of this system, and P-ROM3-5 record the programs and data needed for the execution of this program. The circuit 7 consists of a hardware switch and sets the program identification name which is executed through this substrate as well as the packaging positiols of P-ROM3-5 respectively.

Description

【発明の詳細な説明】 (a)技術分野 この発明は不揮発性メモリであるP−ROMを複数個備
えたマイクロコンピュータシステムにおけるP’−RO
Mの誤挿入判定方法に関する。
Detailed Description of the Invention (a) Technical Field This invention relates to a P'-RO in a microcomputer system equipped with a plurality of P-ROMs, which are non-volatile memories.
This invention relates to a method for determining erroneous insertion of M.

(b)従来技術とその欠点 マイクロコンピュータシステムを構成するプリント基板
には、通常複数個のP−ROMが実装される。マスクR
O,Mと異なりP−ROMはまずP−ROMライタなど
によってプログラムをP −ROMに書き込んだ後、上
記基板に実装するようにする。しかし、一つの基板に多
くのP−ROMが実装されるときには、各P−ROMの
実装位置を誤ってしまうことがある。また、種類の異な
る複数の基板がある場合に、一方の基板に実装するべき
P−ROMを誤って他の基板に実装してしまうこともあ
る。従来、このような誤挿入を防止するために各P−R
OMにプログラム識別名(プログラム識別名によって実
装すべき基板が特定される。)および基板への実装位置
(通常、番号で表される。)を記載したラベルを貼付し
、作業者がこのらベルを参照することによって各P−R
OMを正シい位置に実装できるようにしていた。
(b) Prior Art and Its Disadvantages A plurality of P-ROMs are usually mounted on a printed circuit board constituting a microcomputer system. Mask R
Unlike O and M, P-ROM is first written with a program by a P-ROM writer or the like, and then mounted on the board. However, when many P-ROMs are mounted on one board, the mounting position of each P-ROM may be incorrect. Furthermore, when there are multiple boards of different types, a P-ROM that should be mounted on one board may be mistakenly mounted on the other board. Conventionally, in order to prevent such erroneous insertion, each P-R
A label indicating the program identification name (the program identification name specifies the board to be mounted) and the mounting position on the board (usually expressed as a number) is affixed to the OM, and the operator uses the label. Each P-R by referring to
It was possible to mount the OM in the correct position.

しかし、このような方法では、P−ROMに対するラベ
ルの貼付ミスあるいはラベルへの識別名記入ミスなどを
起こした場合に挿入ミスを引き起す欠点があり、ラベル
の貼付や識別名の記入などが人手によって行われる限り
、このような挿入ミスをしばしば引き起すという問題が
あった。
However, this method has the drawback that if a mistake is made in pasting the label on the P-ROM or writing the identification name on the label, it may cause an insertion error, and the pasting of the label and the writing of the identification name must be done manually. However, as far as the method was concerned, there was a problem in that such insertion errors often occurred.

(C1発明の目的 この発明の目的は、各P−ROMにプログラム識別名お
よびそのP−ROMの実装位置をそれぞれ記憶しておき
、P−ROM自身がそのP−ROMのプログラム識別名
および実装位置のデータを供給できるようにすることに
よって、P−、ROM実装時にその誤挿入があったかど
うがを自動的に判定できるP−ROM誤挿入判定方法を
提供することにある。
(C1 Purpose of the Invention The purpose of this invention is to store the program identification name and the mounting position of the P-ROM in each P-ROM, so that the P-ROM itself can store the program identification name and the mounting position of the P-ROM. It is an object of the present invention to provide a P-ROM erroneous insertion determination method that can automatically determine whether or not there has been an erroneous insertion at the time of P-ROM mounting by supplying data.

(d)発明の構成および効果 この発明の構成を要約すれば、 P−ROMには通常のプロクラムとともに特定のエリア
にプログラムの識別名およびそのP−ROMの基板への
実装位置を記録しておく。また基板側では、プログラム
識別名および各P−ROM毎の前記特定エリアのアドレ
スを定数として定数設定手段で設定しておく。このよう
にして各P−ROMにプログラム識別名および基板への
実装位置を記録し、かつ基板側にはプログラム識別名と
特定エリアのアドレスを設定しておくことによって、P
−ROMの実装後に各P−ROMの特定アドレスからプ
ロクラム識別名と実装位置とを読み出し、それらの内容
と基板側に設定されているプログラム識別名および実装
位置とを比較し、いずれかの比較結果が不一致であると
きに、その不一致であったP−ROMを誤挿入されたも
のと判定することができる。
(d) Structure and effect of the invention To summarize the structure of this invention, the P-ROM records the program identification name and its mounting position on the P-ROM board in a specific area along with a normal program. . Further, on the board side, the program identification name and the address of the specific area for each P-ROM are set as constants by constant setting means. In this way, by recording the program identification name and mounting position on the board in each P-ROM, and setting the program identification name and specific area address on the board, the
- After mounting the ROM, read the program identification name and mounting position from the specific address of each P-ROM, compare the contents with the program identification name and mounting position set on the board side, and check the result of either comparison. When the P-ROMs do not match, it can be determined that the P-ROM with the mismatch has been inserted by mistake.

このようにこの発明ムこよれば、プログラム識別名を自
動的にチェックすることによって、種類の異なる複数の
基板がある場合、実装位置が同じで他の基板に実装され
るべきP−ROMが排除でき、また実装位置の自動チェ
ックによって、一つの基板内に複数のP−ROMがある
場合、各P−ROMの挿入ミスを簡単に判定することが
できる。
According to this invention, by automatically checking the program identification name, when there are multiple boards of different types, P-ROMs that have the same mounting position and should be mounted on other boards can be eliminated. Furthermore, by automatically checking the mounting position, if there are a plurality of P-ROMs on one board, it is possible to easily determine whether each P-ROM has been inserted incorrectly.

したがって、複数種類の基板に、かつ一つの基板に多く
のP−ROMが実装される場合に誤挿入の完全なチェッ
クを行うことができる。
Therefore, when a large number of P-ROMs are mounted on a plurality of types of boards and on one board, it is possible to completely check for incorrect insertion.

Tel実施例 第1図はこの発明の方法が実施されるマイクロコンピュ
ータシステムのブロック図である。図において、CPU
Iはワンチップマイクロコンピュータを構成する。共通
ハス2には上記CPUI。
Tel Embodiment FIG. 1 is a block diagram of a microcomputer system in which the method of the present invention is implemented. In the figure, CPU
I constitutes a one-chip microcomputer. The above CPUI is used for common lotus 2.

P−ROM3〜5.入出力制御回路6および定数設定回
路7が接続されている。入出力制御回路6はこのシステ
ムにおける入出力の制御を行い、P−ROM3〜5はぞ
れぞれシステムの実行に必要なプログラムおよびデータ
を記録する。また、定数設定回路7はハードウェアスイ
ッチで構成されていて、この基板で実行されるプログラ
ムを識別するプログラム識別名およびP−ROM3〜5
のそれぞれの実装位置を設定する。
P-ROM3-5. An input/output control circuit 6 and a constant setting circuit 7 are connected. An input/output control circuit 6 controls input/output in this system, and P-ROMs 3 to 5 each record programs and data necessary for executing the system. Further, the constant setting circuit 7 is composed of a hardware switch, and includes a program identification name for identifying a program executed on this board, and P-ROMs 3 to 5.
Set the mounting position of each.

第2図は上記マイクロコンピュータシステムの基板配置
図を示す。図おいて、P’−ROM3〜5はプリント基
板8に直接半田イ」げ固定されるのではなく、ICソケ
ット(図示せず)を介して実装される。すなわちP−R
OM3〜5は、予めP−ROMライタによってプログラ
ムデータが書き込まれた後に上記ICソケットに挿入す
ることによって基板8に実装される。CPUIばプリン
ト基板8に直接半田付は固定される。
FIG. 2 shows a board layout diagram of the microcomputer system. In the figure, P'-ROMs 3 to 5 are not directly fixed to the printed circuit board 8 by soldering, but are mounted via IC sockets (not shown). That is, P-R
The OMs 3 to 5 are mounted on the board 8 by having program data written in advance by a P-ROM writer and then inserted into the IC sockets. The CPU is directly fixed to the printed circuit board 8 by soldering.

第3図はメモリ構成を示す。P−ROM3〜5はそれぞ
れ16KBの大きさを有し、P−ROM3に対してはア
ドレスoooo〜4000が、P−ROM 4 ニ対し
てはアドレス4ooo〜8o。
FIG. 3 shows the memory configuration. P-ROMs 3 to 5 each have a size of 16 KB, and P-ROM 3 has addresses oooo to 4000, and P-ROM 4 has addresses 4ooo to 8o.

Oが、またP−ROM5に対してはアドレス8000〜
C000がそれぞれ割付けられている。各P−ROMの
ヘッダ部は図示するようにプログラム識別名記憶領域M
AおよびP−ROM挿入位置記憶領域MBを有し、その
P−ROMのプログラム識別名とそのP−ROMの基板
8への実装位置とを記憶している。
O is also address 8000~ for P-ROM5.
C000 is assigned to each. The header section of each P-ROM is a program identification name storage area M as shown in the figure.
A and a P-ROM insertion position storage area MB, which stores the program identification name of the P-ROM and the mounting position of the P-ROM on the board 8.

第4図は定数設定回路7で設定されるプログラム識別名
、およびプログラム識別名とP−R’OM挿入位置との
記録アドレスを、P−ROMナンバー毎に表すテーブル
の内容を示している。この例ではプログラム識別名が0
1であり、また例えばNLJ、 1のP−ROM (P
−ROM3)でのプログラム識別名およびP−ROM実
装位置のそれぞれの記録アドレスが0001,0010
であることを示している。また、11k12のP−RO
Mでは(P−ROM4) 、プログラム識別名記録アド
レスが4001であり、P−ROM実装位置記録アドレ
スが4010であることを示している。
FIG. 4 shows the contents of a table showing the program identification name set by the constant setting circuit 7 and the recording address of the program identification name and the P-R'OM insertion position for each P-ROM number. In this example, the program identifier is 0.
1, and for example, NLJ, 1 P-ROM (P
-The recording address of the program identification name and P-ROM mounting position in ROM3) is 0001,0010.
It shows that. Also, 11k12 P-RO
In M (P-ROM4), the program identification name recording address is 4001, and the P-ROM mounting position recording address is 4010.

第5図は上記のシステムにおいて、P−ROM誤挿入の
判定を行なう制御手順を示すフローチャートである。な
お、この制御手順を実行するプログラムはCPUI内ま
たは図示しないROMに記憶されている。
FIG. 5 is a flowchart showing a control procedure for determining erroneous P-ROM insertion in the above system. Note that a program for executing this control procedure is stored within the CPUI or in a ROM (not shown).

すべてのP−ROM3〜5を実装して電源をオンすると
01へ進み、まず定数設定回路7よりプログラム識別名
を読み取る。読み取ったプログラム識別名はCPU1内
の所定のバッファにストアされる。続いて、同様に定数
設定回路7からNo、 tのP−ROM (P−ROM
3)のプログラム識別名記録アドレスを読み取り、n3
でそのアドレスのデータを読み取る。このプログラム識
別名記録アドレスはP −RO、M 3の領域MAのア
ドレスであるから、n3で読み取ったデータはNo、 
1のP−ROMのプログラム識別名を表す。そして、n
4で、読み取ったプログラム識別名とnlで読み取った
定数設定回路7に設定されているプログラム識別名とを
比較し、不一致であればエラー処理を行う。また、一致
していれば、続いてn5に進み、定数設定回路7からN
o、 1のP−ROM (P−ROM3)のP−ROM
実装位置記録アドレスを読み取るとともにそのアドレス
のデータを読み取る(n6)。このデータはNo、 1
のP−ROMの領域MBのデータを表すから、n6で読
み取ったデータはP−ROM実装位置である。そして、
nlで、読み取ったP−ROM実装位置とNo、 1の
P−ROMの実際の実装位置とを比較し、不一致であれ
ばエラー処理を行う。n4でのプログラム識別名一致判
定と、nlでのP−ROM位置一致判定とが両方ともO
Kであれば、続いてNo、 2のPROM(P−ROM
4)についてn1〜n7と同じ処理を実行する。実装さ
れているすべてのP−ROMに対して以上の処理を実行
することによって、誤挿入のあったP−ROMに対しだ
けエラー処理が行われることになる。なお、エラー処理
としては単に警報ランプを点滅させるか、あるいはその
点滅と同時に誤挿入されているP−ROMのナンバーを
表示する方法が考えられる。これらの方法は任意であっ
てよい。
When all the P-ROMs 3 to 5 are mounted and the power is turned on, the process advances to 01, and first the program identification name is read from the constant setting circuit 7. The read program identification name is stored in a predetermined buffer within the CPU 1. Next, in the same way, from the constant setting circuit 7, P-ROM (P-ROM
3) Read the program identification name recording address, n3
Read the data at that address. This program identification name recording address is the address of area MA of P-RO, M3, so the data read by n3 is No.
Represents the program identification name of P-ROM 1. And n
In step 4, the read program identification name is compared with the program identification name read in nl and set in the constant setting circuit 7, and if they do not match, error processing is performed. If they match, the process proceeds to n5, and from the constant setting circuit 7 to N
o, P-ROM of 1 (P-ROM3)
The mounting position recording address is read and the data at that address is also read (n6). This data is No. 1
Since it represents the data of area MB of P-ROM, the data read at n6 is the P-ROM mounting position. and,
At nl, the read P-ROM mounting position is compared with the actual mounting position of P-ROM No. 1, and if they do not match, error processing is performed. Both the program identification name match judgment in n4 and the P-ROM position match judgment in nl are O.
If it is K, then No. 2 PROM (P-ROM
4), the same processing as n1 to n7 is executed. By performing the above processing on all the installed P-ROMs, error processing will be performed only on the P-ROM in which the error has been inserted. As an error handling method, it is possible to simply blink an alarm lamp, or to display the number of the incorrectly inserted P-ROM at the same time as the alarm lamp blinks. These methods may be arbitrary.

第6図はこの発明の応用例を示すばである。20はメイ
ン制御部であり、伝送ライン23を介してこのメイン制
御部20に複数のマイクロコンピュータシステム、21
.22.−・・−が接続されている。また、メイン制御
部20にはフロッピーディスク24が接続されている。
FIG. 6 shows an example of application of this invention. 20 is a main control section, and a plurality of microcomputer systems, 21 are connected to this main control section 20 via a transmission line 23.
.. 22. -...- are connected. Further, a floppy disk 24 is connected to the main control section 20.

各マイクロコンピュータシステム21. 22.−−−
−−ばそれぞれ複数のP−ROMを所有しており、各マ
イクロコンピュータシステムに所有されるP−ROMは
そのシステム自身の制御を規定する。またメイン制御部
20は伝送ライン23を介して各マイクロコンピュータ
システムに対しコマンドを送出する。このようなシステ
ムにおいて、フロッピーディスク24に、各マイクロコ
ンピュータシステムに実装されるP−ROMのプログラ
ム識別名および各P−ROMの実装位置を記録しておき
、P−ROMの実装後にそのP−ROMの特定の位置に
記録されているプログラム識別名および実装位置をメイ
ン制御部20に吸い上げることよって、上記と同様のP
−ROM誤挿入判定を行うことができる。
Each microcomputer system 21. 22. ---
--, each microcomputer system has a plurality of P-ROMs, and the P-ROM owned by each microcomputer system defines the control of that system itself. The main control section 20 also sends commands to each microcomputer system via the transmission line 23. In such a system, the program identification name of the P-ROM installed in each microcomputer system and the mounting position of each P-ROM are recorded on the floppy disk 24, and after the P-ROM is installed, the P-ROM is By siphoning the program identification name and the mounting position recorded in a specific location of
- ROM erroneous insertion determination can be made.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の方法が実施されるマイクロコンピュ
ータシステムのブロック図である。第2図は同システム
の概略基板配置図であり、第3図はメモリ構成図、第4
図は定数設定回路のテーブルを示す図、第5図は上記シ
ステムにおいてこの発明の方法を実施するときの制御手
順を示すフローチャートである。また、第6図はこの発
明の応用例を示す図である。 1−CPtJ、3〜5−−P−ROM。 7一定数設定回路、 MA−プログラフA’識別名記憶領域、MB−P−RO
M実装位置記憶領域。 出願人  立石電機株式会社 代理人  弁理士 小森久夫 第1図 竿2図
FIG. 1 is a block diagram of a microcomputer system in which the method of the present invention is implemented. Figure 2 is a schematic board layout diagram of the system, Figure 3 is a memory configuration diagram, and Figure 4 is a diagram of the memory configuration.
5 is a diagram showing a table of a constant setting circuit, and FIG. 5 is a flowchart showing a control procedure when implementing the method of the present invention in the above system. Further, FIG. 6 is a diagram showing an example of application of the present invention. 1-CPtJ, 3-5--P-ROM. 7 Constant number setting circuit, MA-Prograph A' identification name storage area, MB-P-RO
M mounting position storage area. Applicant Tateishi Electric Co., Ltd. Agent Patent Attorney Hisao Komori Figure 1 Rod Figure 2

Claims (1)

【特許請求の範囲】[Claims] (1)複数のP−ROMのそれぞれの特定エリアに、予
めそのP−ROMに書き込まれているプログラムの識別
名およびそのP−ROMの基板への実装位置を記録する
とともに、基板に実装されるべきP−ROMの識別名お
よび各P−ROM毎の前記特定エリアのアドレスを定数
設定手段で設定し、各P−ROMを実装後、前記定数設
定手段で設定されている前記特定エリアのアドレスを参
照して、P−ROMからプログラム識別名と実装位置と
をそれぞれ読み出し、読み出したプログラム識別名と前
記定数設定手段に設定されているプログラム識別名とを
比較し、かつ読み出した実装位置と実際のP−ROM実
装位置とを比較して、いずれかの比較結果が不一致であ
るときP−ROMの誤挿入信号を形成することを特徴と
するP−ROM誤挿入判定方法。
(1) In a specific area of each of multiple P-ROMs, the identification name of the program written in advance in the P-ROM and the mounting position of the P-ROM on the board are recorded, and the program is mounted on the board. The identification name of the target P-ROM and the address of the specific area for each P-ROM are set by a constant setting means, and after each P-ROM is mounted, the address of the specific area set by the constant setting means is set. The program identification name and the mounting position are read out from the P-ROM with reference, and the read program identification name and the program identification name set in the constant setting means are compared, and the read mounting position and the actual mounting position are compared. 1. A P-ROM erroneous insertion determination method, comprising: comparing the P-ROM mounting position with a P-ROM mounting position, and generating a P-ROM erroneous insertion signal when any of the comparison results is inconsistent.
JP58054897A 1983-03-30 1983-03-30 Deciding method of wrong insertion of p-rom Pending JPS59180899A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58054897A JPS59180899A (en) 1983-03-30 1983-03-30 Deciding method of wrong insertion of p-rom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58054897A JPS59180899A (en) 1983-03-30 1983-03-30 Deciding method of wrong insertion of p-rom

Publications (1)

Publication Number Publication Date
JPS59180899A true JPS59180899A (en) 1984-10-15

Family

ID=12983385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58054897A Pending JPS59180899A (en) 1983-03-30 1983-03-30 Deciding method of wrong insertion of p-rom

Country Status (1)

Country Link
JP (1) JPS59180899A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160162A (en) * 1985-01-07 1986-07-19 Meidensha Electric Mfg Co Ltd Page system of memory
JPS62156712A (en) * 1985-12-28 1987-07-11 Canon Inc Electronic equipment
JPS63104158A (en) * 1986-10-22 1988-05-09 Hioki Denki Kk Rom loading position checking device for electronic equipment with plural roms
JPS63285654A (en) * 1987-05-18 1988-11-22 Sanyo Electric Co Ltd System for detecting mounting error of memory module
JPH0573404A (en) * 1991-09-17 1993-03-26 Nec Corp Single chip microcomputer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160162A (en) * 1985-01-07 1986-07-19 Meidensha Electric Mfg Co Ltd Page system of memory
JPS62156712A (en) * 1985-12-28 1987-07-11 Canon Inc Electronic equipment
JPS63104158A (en) * 1986-10-22 1988-05-09 Hioki Denki Kk Rom loading position checking device for electronic equipment with plural roms
JPH0345408B2 (en) * 1986-10-22 1991-07-11 Hioki Electric Works
JPS63285654A (en) * 1987-05-18 1988-11-22 Sanyo Electric Co Ltd System for detecting mounting error of memory module
JPH0573404A (en) * 1991-09-17 1993-03-26 Nec Corp Single chip microcomputer

Similar Documents

Publication Publication Date Title
US6976197B2 (en) Apparatus and method for error logging on a memory module
US5390148A (en) Method of rewriting data in EEPROM, and EEPROM card
JP3154892B2 (en) IC memory card and inspection method of the IC memory card
EP0446534A2 (en) Method of functionally testing cache tag rams in limited-access processor systems
JPS59180899A (en) Deciding method of wrong insertion of p-rom
US4924465A (en) Memory with function test of error detection/correction device
US7076636B1 (en) Data storage system having an improved memory circuit board configured to run scripts
JP2810899B2 (en) Electronic component incorrect mounting prevention device
CN112783683A (en) Data processing method, device, equipment and storage medium
JPH04137153A (en) Check system for connection route
US5146458A (en) Data transfer checking system
JPH01155452A (en) System for confirming connection of data processing system
JP2932392B2 (en) Memory card
JPS6346461B2 (en)
JP3019346B2 (en) Data processing device
JPH0441375B2 (en)
JPH05189103A (en) System for warning erroneous insertion of option board
KR0121094B1 (en) The method of memory system
JPH0820933B2 (en) Data writing method and device
JP3629820B2 (en) Board inspection equipment
JPH08138391A (en) Flash memory control system
KR100549723B1 (en) Digital signal processing system with smart boot loader decreasing memory size
JPH0934800A (en) Method and device for detecting memory
JPH09252195A (en) Supply part control system
JPS61246854A (en) Error processing system