KR100549723B1 - Digital signal processing system with smart boot loader decreasing memory size - Google Patents

Digital signal processing system with smart boot loader decreasing memory size Download PDF

Info

Publication number
KR100549723B1
KR100549723B1 KR1020030097326A KR20030097326A KR100549723B1 KR 100549723 B1 KR100549723 B1 KR 100549723B1 KR 1020030097326 A KR1020030097326 A KR 1020030097326A KR 20030097326 A KR20030097326 A KR 20030097326A KR 100549723 B1 KR100549723 B1 KR 100549723B1
Authority
KR
South Korea
Prior art keywords
data
memory
boot loader
program
stored
Prior art date
Application number
KR1020030097326A
Other languages
Korean (ko)
Other versions
KR20050066101A (en
Inventor
김익균
조한진
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030097326A priority Critical patent/KR100549723B1/en
Publication of KR20050066101A publication Critical patent/KR20050066101A/en
Application granted granted Critical
Publication of KR100549723B1 publication Critical patent/KR100549723B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 메모리 및 프로세서를 포함하는 디지털 신호처리 시스템의 첫 동작인 부팅에 관한 것으로, 특히 메모리 크기를 감소시키는 부트로더를 포함한 하바드 구조의 디지털 신호 처리 시스템에 관한 것이다.The present invention relates to a boot, which is the first operation of a digital signal processing system including a memory and a processor, and more particularly to a digital signal processing system having a Harvard structure including a boot loader for reducing the memory size.

  상술한 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 프로그램 메모리, 데이터 메모리 및 프로세서를 포함하는 디지털 신호 처리 시스템에 있어서, 부팅시, 프로그램 데이터 및 정적 데이터를 포함하는 부트로더 입력 데이터를 입력 받아 상기 프로그램 데이터를 상기 프로그램 메모리에 저장시키고, 상기 정적 데이터를 상기 데이터 메모리에 저장시키는 부트로더를 추가적으로 포함하는 것을 특징으로 하는 디지털 신호 처리 시스템을 제공한다.As a technical means for achieving the above object, a first aspect of the present invention is a digital signal processing system comprising a program memory, a data memory and a processor, the boot loader input data including program data and static data at boot And a boot loader configured to receive the program data, store the program data in the program memory, and store the static data in the data memory.

본 발명에 의한 부트로더를 포함한 디지털 신호 처리 시스템은 기존의 하버드 구조에서의 비효율적인 부팅과정을 부트로더를 이용하여 프로그램 메모리 크기를 줄이며 데이터 메모리를 효율적으로 이용하게 한다는 장점이 있다. The digital signal processing system including the boot loader according to the present invention has an advantage of reducing the program memory size and efficiently using the data memory by using the boot loader in an inefficient booting process in the existing Harvard structure.

디지털 시그널 프로세서(digital signal processor), 부트로더(boot loader)Digital signal processor, boot loader

Description

메모리 크기를 감소시키는 부트로더를 포함한 디지털 신호 처리 시스템 {Digital signal processing system with smart boot loader decreasing memory size}Digital signal processing system with smart boot loader decreasing memory size}

도 1은 폰 노이만 구조의 디지털 신호 처리 시스템을 간략히 표현한 구성도이다. 1 is a block diagram schematically illustrating a digital signal processing system having a von Neumann structure.

도 2는 하버드 구조의 디지털 신호 처리 시스템을 간략히 표현한 구성도이다. 2 is a block diagram schematically illustrating a digital signal processing system having a harvard structure.

도 3은 본 발명의 일실시예에 의한 하바드 구조의 디지털 신호 처리 시스템을 간략히 표현한 구성도이다. 3 is a block diagram schematically illustrating a digital signal processing system having a Harvard structure according to an embodiment of the present invention.

도 4는 도 3의 디지털 신호 처리 시스템에 채용된 부트로더의 구조를 간략히 표현한 구성도이다. FIG. 4 is a diagram schematically illustrating a structure of a boot loader employed in the digital signal processing system of FIG. 3.

<도면의 주요 부분에 대한 부호의 설명>  <Explanation of symbols for the main parts of the drawings>

1 : 프로그램과 데이터를 동시에 저장하는 메모리  1: Memory for storing program and data at the same time

2 : 프로세서2: processor

3 : 프로그램을 저장하는 메모리  3: memory to store the program

4 : 데이터를 저장하는 메모리  4: memory for storing data

5 및 6 : 멀티플렉서  5 and 6: multiplexer

7 : 부트로더  7: bootloader

8 : 부트로더에 데이터를 전송하는 인터페이스   8: Interface to send data to boot loader

11 : 부트로더로 전송되는 입력 데이터 분석기  11: input data analyzer sent to bootloader

12 : 분석기와 외부메모리에 필요한 신호를 생성하는 제어부 12: Control unit for generating signals for analyzer and external memory

13 : 제어부를 통해 외부메모리의 제어신호를 생성해주는 메모리 인터페이스13: Memory interface for generating a control signal of the external memory through the control unit

본 발명은 메모리 및 프로세서를 포함하는 디지털 신호처리 시스템의 첫 동작인 부팅에 관한 것으로, 특히 메모리 크기를 감소시키는 부트로더를 포함한 하바드 구조의 디지털 신호 처리 시스템에 관한 것이다.The present invention relates to a boot, which is the first operation of a digital signal processing system including a memory and a processor, and more particularly to a digital signal processing system having a Harvard structure including a boot loader for reducing the memory size.

메모리 및 프로세서를 포함하는 디지털 신호처리 시스템의 구조는 크게 두 가지로 나누어진다. 첫 번째는 폰 노이만 구조로 도 1에 보인 것처럼 프로그램 영역과 데이터 영역을 같은 메모리(1)에 할당하여 쓰는 것을 말한다. 두 번째로 하버드 구조로 도 2에 보인 것처럼 프로그램 영역과 데이터 영역을 다른 메모리 즉 각각 프로그램 메모리(3) 및 데이터 메모리(4)에 할당하여 쓰는 것을 말한다.The structure of a digital signal processing system including a memory and a processor is divided into two types. The first is a von Neumann structure, which allocates and writes a program area and a data area to the same memory 1 as shown in FIG. Second, as shown in Fig. 2, the Harvard structure refers to the allocation of the program area and the data area to other memories, that is, the program memory 3 and the data memory 4, respectively.

하버드 구조의 기존 부팅 과정은 프로그램 메모리(3)에 프로그램 전부를 저장하여 놓는다. 즉, 메모리 및 프로세서 등의 하드웨어를 제어하는 프로그램 데이터뿐만 아니라, 그에 필요한 테이블이나 상수를 정의한 정적 데이터들도 모두 프로그램 메모리(3)에 저장되어야 하는 것이다. 이는 DSP(디지털 시그널 프로세서)의 경우와 같이 연산 알고리즘의 특성상 테이블이나 상수와 같은 정적 데이터가 많은 어플리케이션에서 프로그램 메모리의 크기를 증가시키며 데이터 메모리가 있는 하버드 구조의 디지털 신호 처리 시스템에서 비효율적인 요소가 된다.   The conventional booting process of the Harvard structure stores all the programs in the program memory 3. That is, not only program data for controlling hardware such as a memory and a processor, but also static data defining tables and constants necessary for it are to be stored in the program memory 3. This increases the size of program memory in applications with a lot of static data such as tables and constants, as in the case of digital signal processors (DSPs), and is an inefficient factor in a Harvard digital signal processing system with data memory. .

따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 부트로더를 추가로 둠으로써, 정적 데이터를 데이터 메모리에 저장하고 프로그램 데이터만을 프로그램 메모리에 저장하는 디지털 신호 처리 시스템을 제공하는데 있다. Accordingly, an object of the present invention is to provide a digital signal processing system for storing static data in a data memory and only program data in a program memory by adding a boot loader. have.

상술한 목적을 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 프로그램 메모리, 데이터 메모리 및 프로세서를 포함하는 디지털 신호 처리 시스템에 있어서, 부팅시, 프로그램 데이터 및 정적 데이터를 포함하는 부트로더 입력 데이터를 입력 받아 상기 프로그램 데이터를 상기 프로그램 메모리에 저장시키고, 상기 정적 데이터를 상기 데이터 메모리에 저장시키는 부트로더를 추가적으로 포함하는 것을 특징으로 하는 디지털 신호 처리 시스템을 제공한다. As a technical means for achieving the above object, a first aspect of the present invention is a digital signal processing system comprising a program memory, a data memory and a processor, the boot loader input data including program data and static data at boot And a boot loader configured to receive the program data, store the program data in the program memory, and store the static data in the data memory.

본 발명의 제 2 측면은 프로그램 메모리, 데이터 메모리 및 프로세서를 포함하는 디지털 신호 처리 시스템에 있어서, 부팅시, 메모리에 저장될 데이터 및 제어 데이터를 포함하는 부트로더 입력 데이터를 입력 받아, 상기 제어 데이터에 포함된 프로그램 메모리에 저장될 데이터와 데이터 메모리에 저장될 데이터를 구분하기 위한 정보에 따라 상기 메모리에 저장될 데이터를 상기 프로그램 메모리 및 상기 데이터 메모리에 나누어 저장시키는 부트로더를 추가적으로 포함하는 것을 특징으로 하는 디지털 신호 처리 시스템을 제공한다. According to a second aspect of the present invention, in a digital signal processing system including a program memory, a data memory, and a processor, at boot time, bootloader input data including data and control data to be stored in the memory is inputted to the control data. And a boot loader configured to divide data to be stored in the memory into the program memory and the data memory according to information for distinguishing data to be stored in an included program memory and data to be stored in the data memory. Provide a digital signal processing system.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인하여 한정되는 식으로 해석되어 져서는 안된다. 본 발명의 실시예들은 당업자에게 본 발명을 보다 완전하게 설명하기 위해 제공되는 것이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

도 3은 본 발명의 일실시예에 의한 부트로더를 포함하는 디지털 신호 처리 시스템이다. 도 3에서, 디지털 신호 처리 시스템은 프로그램 메모리(3), 데이터 메모리(4), 프로세서(2), 부트로더(7), 프로그램 멀티플렉서(5), 데이터 멀티플렉서(6) 및 외부 인터페이스(8)을 포함한다. 3 is a digital signal processing system including a boot loader according to an embodiment of the present invention. In FIG. 3, the digital signal processing system includes a program memory 3, a data memory 4, a processor 2, a boot loader 7, a program multiplexer 5, a data multiplexer 6, and an external interface 8. Include.

프로세서(2)는 연산을 수행하는 장치를 의미한다. 프로그램 멀티플렉서(5)는 프로세서(2) 및 부트로더(7) 중 어느 하나를 프로그램 메모리(3)와 접속하도록 한다. 데이터 멀티플렉서(6)는 프로세서(2) 및 부트로더(7) 중 어느 하나를 데이터 메모리(4)와 접속하도록 한다. The processor 2 means an apparatus for performing an operation. The program multiplexer 5 connects any one of the processor 2 and the boot loader 7 with the program memory 3. The data multiplexer 6 connects any one of the processor 2 and the boot loader 7 with the data memory 4.

부트로더(7)는 부팅시 프로그램 데이터 및 정적 데이터를 포함하는 부트로더 입력 데이터를 입력 받아 이 중에서 프로그램 데이터를 프로그램 메모리(3)에 저장시키고, 정적 데이터를 데이터 메모리(4)에 저장시킨다. 여기에서, 프로그램 데이터는 동작을 기술하는 데이터 즉 메모리 및 프로세서 등의 하드웨어를 제어하는 데이터를 의미하며, 정적 데이터는 프로그램 데이터가 필요로 하는 테이블 또는 상수 등의 데이터를 의미한다. 이와 같은 기능을 가지기 위하여, 부트로더(7)는 부팅시, 메모리에 저장될 데이터 및 제어 데이터를 포함하는 부트로더 입력 데이터를 입력 받아, 제어 데이터에 포함된 프로그램 메모리(3)에 저장될 데이터와 데이터 메모리(4)에 저장될 데이터를 구분하기 위한 정보에 따라 메모리에 저장될 데이터를 프로그램 메모리(3) 및 데이터 메모리(4)에 나누어 저장시킨다. 부트로더로 입력되는 데이터는 하드 디스크 드라이버, CR-ROM 및 자기 디스크 등의 보조 기억장치(미도시), ROM(read only memory)(미도시) 또는 외부 인터페이스(8) 등으로부터 전송될 수 있다. The boot loader 7 receives boot loader input data including program data and static data at boot time, stores program data in the program memory 3, and stores the static data in the data memory 4. Here, program data refers to data describing an operation, that is, data for controlling hardware such as a memory and a processor, and static data refers to data such as a table or a constant required by the program data. In order to have such a function, the boot loader 7 receives bootloader input data including data and control data to be stored in the memory at boot time, and stores the data to be stored in the program memory 3 included in the control data. The data to be stored in the memory is divided into the program memory 3 and the data memory 4 according to the information for distinguishing the data to be stored in the data memory 4. Data input to the boot loader may be transmitted from an auxiliary memory (not shown) such as a hard disk driver, a CR-ROM and a magnetic disk, a read only memory (not shown), or an external interface 8.

이와 같은 구성으로 인하여, 본 발명의 일실시예에 의한 디지털 신호 처리 시스템은 부팅시 데이터를 프로그램 메모리(3) 뿐만 아니라, 데이터 메모리(4)에도 저장할 수 있다는 장점이 있다. 특히, 상수 및 테이블 등의 정적 데이터를 데이터 메모리(4)에 저장할 수 있도록 함으로써, DSP와 같이 정적 데이터를 많이 가진 디지털 신호 처리 시스템에서, 메모리를 효율적으로 사용하게끔 한다는 장점이 있다. Due to such a configuration, the digital signal processing system according to an embodiment of the present invention has an advantage that data can be stored in the data memory 4 as well as the program memory 3 at boot time. In particular, by allowing static data such as constants and tables to be stored in the data memory 4, there is an advantage that the memory can be used efficiently in a digital signal processing system having a lot of static data such as a DSP.

표 1은 부트로더로 전송되는 데이터의 종류의 일례를 나타내는 표이다. 표 1에서, 부트로더로 전송되는 데이터는 프로그램 메모리에 저장될 데이터, 데이터 메모리에 저장될 데이터, 제어 데이터를 포함한다. 제어 데이터는 일례로 프로그램 메모리에 저장될 데이터와 데이터 메모리에 저장될 데이터를 구분하기 위한 정보, 부트로더로 전송되는 데이터의 오류 여부를 검사하기 위한 정보 및 기타 데이터의 시작과 끝, 데이터의 크기에 관한 정보 등을 포함한다.Table 1 is a table showing an example of the type of data transmitted to the boot loader. In Table 1, data transmitted to the boot loader includes data to be stored in the program memory, data to be stored in the data memory, and control data. For example, the control data includes information for distinguishing the data to be stored in the program memory and the data to be stored in the data memory, information for checking whether an error is transmitted to the boot loader, and the start and end of other data and the size of the data. Information about the unit and the like.

Program code dataProgram code data 부팅시 프로그램 메모리에 저장될 데이터Data to be stored in program memory at boot 필수necessary Start markStart mark 데이터 메모리에 저장될 데이터의 시작을 의미Means the start of data to be stored in data memory 옵션option Start addressStart address 데이터 메모리에 저장될 데이터의 시작주소Start address of data to be stored in data memory 옵션option data numberdata number 데이터 메모리에 저장될 데이터 수Number of data to be stored in data memory 옵션option memory datamemory data 데이터 메모리에 저장될 데이터Data to be stored in data memory 옵션option end mark end mark 데이터 메모리에 저장될 데이터의 끝을 알림Notice the end of data to be stored in data memory 필수necessary crc data crc data 데이터의 오류 여부를 검사하기 위한 crc 값Crc value for checking the data for errors 필수necessary

도 4는 도 3의 디지털 신호처리 시스템에 채용된 부트로더를 간략하게 구성한 도면이다. 도 4에서, 부트로더는 분석기(11), 제어부(12) 및 메모리 인터페이스(13)을 포함한다. 4 is a diagram schematically illustrating a boot loader employed in the digital signal processing system of FIG. 3. In FIG. 4, the boot loader includes an analyzer 11, a controller 12, and a memory interface 13.

분석기(11)는 부트로더로 전송되는 데이터에서, 프로그램 메모리에 저장될 데이터, 데이터 메모리에 저장될 데이터를 추출하여 메모리로 전송한다. 또한, 제어 데이터를 분석하여 그 결과를 제어부에 알려준다. 즉, 메모리로 전송되는 데이터가 프로그램 메모리에 저장될 데이터인지 데이터 메모리에 저장될 데이터인지에 관한 정보, 데이터의 오류 발생 여부에 관한 정보, 데이터의 크기 및 주소에 관한 정보 등을 제어부에 전달한다. The analyzer 11 extracts data to be stored in the program memory and data to be stored in the data memory from the data transmitted to the boot loader and transmits the data to the memory. In addition, the control data is analyzed and the result is reported to the controller. That is, the controller transmits information about whether data transmitted to the memory is data to be stored in the program memory or data to be stored in the data memory, information on whether or not an error occurs in the data, information on the size and address of the data, and the like.

제어부(12)는 상기 분석기(11)에서 출력되는 제어 데이터 분석 결과를 바탕으로 메모리 인터페이스(13)를 제어한다. 즉, 메모리로 전송되는 데이터가 프로그램 메모리에 저장될 데이터일 경우 이 데이터가 프로그램 메모리에 저장되게끔, 메모리 인터페이스를 제어하고, 메모리로 전송되는 데이터가 데이터 메모리에 저장될 데이터일 경우 이 데이터가 데이터 메모리에 저장되게끔, 메모리 인터페이스를 제어한다. 데이터에 오류가 발생하는 경우, 메모리에 데이터를 기록하지 않게끔 메모리 인터페이스를 제어한다. 또한, 제어부(12)에서는 부팅이 올바르게 수행됨을 프로세서에 알려주는 기능을 수행한다. The controller 12 controls the memory interface 13 based on the control data analysis result output from the analyzer 11. That is, if the data to be transferred to the memory is the data to be stored in the program memory, the data is stored in the program memory so that the memory interface is controlled, and if the data to be transferred to the memory is the data to be stored in the data memory Control the memory interface to be stored in memory. If an error occurs in the data, the memory interface is controlled so that the data is not written to the memory. In addition, the controller 12 performs a function of notifying the processor that booting is performed correctly.

메모리 인터페이스(13)는 상기 제어부(12)의 제어신호에 따라, 상기 분석기(11)에서 출력되는 데이터가 프로그램 메모리 또는 데이터 메모리에 기록되도록 프로그램 메모리 및 데이터 메모리를 제어한다. 즉, 주소 신호 및 쓰기 가능 신호등을 출력함으로써, 이 신호에 따라서, 상기 분석기(11)에서 출력되는 데이터가 상기 주소에 해당하는 프로그램 메모리 또는 데이터 메모리에 기록되도록 한다. The memory interface 13 controls the program memory and the data memory so that data output from the analyzer 11 is recorded in the program memory or the data memory according to the control signal of the controller 12. That is, by outputting an address signal and a writable signal, the data output from the analyzer 11 is recorded in the program memory or the data memory corresponding to the address in accordance with this signal.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, it will be understood by those skilled in the art that various modifications are possible within the scope of the technical idea of the present invention.

본 발명에 의한 부트로더를 포함한 디지털 신호 처리 시스템은 기존의 하버드 구조에서의 비효율적인 부팅과정을 부트로더를 이용하여 프로그램 메모리 크기를 줄이며 데이터 메모리를 효율적으로 이용하게 한다는 장점이 있다. The digital signal processing system including the boot loader according to the present invention has an advantage of reducing the program memory size and efficiently using the data memory by using the boot loader in an inefficient booting process in the existing Harvard structure.

Claims (5)

프로그램 메모리, 데이터 메모리 및 프로세서를 포함하는 디지털 신호 처리 시스템에 있어서, In a digital signal processing system comprising a program memory, a data memory and a processor, 부팅시, 프로그램 데이터 및 정적 데이터를 포함하는 부트로더 입력 데이터를 입력 받아, 상기 프로그램 데이터를 상기 프로그램 메모리에 저장시키고 상기 정적 데이터를 상기 데이터 메모리에 저장시키는 부트로더를 추가적으로 포함하는 것을 특징으로 하는 디지털 신호 처리 시스템.And a boot loader configured to receive bootloader input data including program data and static data, store the program data in the program memory, and store the static data in the data memory. Signal processing system. 프로그램 메모리, 데이터 메모리 및 프로세서를 포함하는 디지털 신호 처리 시스템에 있어서, In a digital signal processing system comprising a program memory, a data memory and a processor, 부팅시, 메모리에 저장될 데이터 및 제어 데이터를 포함하는 부트로더 입력 데이터를 입력 받아, 상기 제어 데이터에 포함된 프로그램 메모리에 저장될 데이터와 데이터 메모리에 저장될 데이터를 구분하기 위한 정보에 따라 상기 메모리에 저장될 데이터를 상기 프로그램 메모리 및 상기 데이터 메모리에 나누어 저장시키는 부트로더를 추가적으로 포함하는 것을 특징으로 하는 디지털 신호 처리 시스템.Upon booting, the bootloader input data including data and control data to be stored in the memory is received, and the memory according to information for distinguishing data to be stored in the program memory included in the control data and data to be stored in the data memory. And a boot loader configured to divide and store data to be stored in the program memory and the data memory. 제 2 항에 있어서, The method of claim 2, 상기 제어 데이터는 상기 부트로더 입력 데이터의 전부 또는 일부의 오류 여부를 검사하기 위한 정보를 추가적으로 포함하며,The control data further includes information for checking whether all or part of the boot loader input data is an error, 상기 부트로더 입력 데이터의 전부 또는 일부에 오류가 발생하는 경우 상기 부트로더는 상기 메모리에 저장될 데이터를 상기 프로그램 메모리 및 상기 데이터 메모리에 저장시키지 아니하는 것을 특징으로 하는 디지털 신호 처리 시스템. And when the error occurs in all or part of the boot loader input data, the boot loader does not store data to be stored in the memory in the program memory and the data memory. 제 2 또는 3 항에 있어서, The method of claim 2 or 3, 상기 부트로더는The boot loader 상기 제어 데이터를 분석하여 상기 메모리에 저장될 데이터가 프로그램 메모리에 저장될 데이터인지 데이터 메모리에 저장될 데이터인지를 판단하여 그 결과를 제어부로 전달하고, 상기 메모리에 저장될 데이터를 출력하는 분석기;An analyzer for analyzing the control data to determine whether data to be stored in the memory is data to be stored in a program memory or data to be stored in a data memory, and transmitting the result to a controller, and outputting data to be stored in the memory; 상기 분석기로부터 전달된 정보에 따라, 상기 메모리에 저장될 데이터가 상기 프로그램 메모리 및 상기 데이터 메모리에 저장되게끔 메모리 인터페이스를 제어하는 제어부; 및A control unit controlling a memory interface such that data to be stored in the memory is stored in the program memory and the data memory according to the information transmitted from the analyzer; And 상기 제어부의 제어에 따라, 주소 신호 및 쓰기 가능 신호를 출력하는 메모리 인터페이스를 포함하는 것을 특징으로 하는 디지털 신호처리 시스템.And a memory interface for outputting an address signal and a writable signal under the control of the controller. 제 1 또는 2항에 있어서, The method according to claim 1 or 2, 상기 부트로더 입력 데이터를 부트로더로 전달하는 보조기억장치, ROM 및 외부 인터페이스 중 적어도 하나를 추가적으로 포함하는 것을 특징으로 하는 디지털 신호처리 시스템.And at least one of an auxiliary memory, a ROM, and an external interface for transmitting the boot loader input data to a boot loader.
KR1020030097326A 2003-12-26 2003-12-26 Digital signal processing system with smart boot loader decreasing memory size KR100549723B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097326A KR100549723B1 (en) 2003-12-26 2003-12-26 Digital signal processing system with smart boot loader decreasing memory size

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097326A KR100549723B1 (en) 2003-12-26 2003-12-26 Digital signal processing system with smart boot loader decreasing memory size

Publications (2)

Publication Number Publication Date
KR20050066101A KR20050066101A (en) 2005-06-30
KR100549723B1 true KR100549723B1 (en) 2006-02-08

Family

ID=37257215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097326A KR100549723B1 (en) 2003-12-26 2003-12-26 Digital signal processing system with smart boot loader decreasing memory size

Country Status (1)

Country Link
KR (1) KR100549723B1 (en)

Also Published As

Publication number Publication date
KR20050066101A (en) 2005-06-30

Similar Documents

Publication Publication Date Title
US7340574B2 (en) Method and apparatus for synchronizing an industrial controller with a redundant controller
KR100988157B1 (en) Method and apparatus for detecting memory device configuration, and computer readable medium containing instructions for performing method for detecting memory device configuration
KR101087313B1 (en) Data write-in method for flash memory
US6697971B1 (en) System and method for detecting attempts to access data residing outside of allocated memory
CN114446381B (en) eMMC fault analysis method, device, readable storage medium and electronic equipment
US7891556B2 (en) Memory access controller and method for memory access control
KR100825786B1 (en) Memory card and debugging method for the same
US7085086B2 (en) Apparatus and method for reducing errors in writing to a storage medium
KR100549723B1 (en) Digital signal processing system with smart boot loader decreasing memory size
CN114168073B (en) Solid state disk debugging space access method and device
US8291270B2 (en) Request processing device, request processing system, and access testing method
US11269703B2 (en) Information processing system and storage device control method to determine whether data has been correctly written into a storage device
CN109445686B (en) Storage disk and data access method
JPS60159951A (en) Tracing system in information processing device
JPS6161413B2 (en)
CN111897632A (en) Interrupt processing method and device, electronic equipment and storage medium
US7281166B1 (en) User-customizable input error handling
CN110187658B (en) Chip processing method and device, chip and elevator outbound board
JPH08138391A (en) Flash memory control system
KR20020054519A (en) Applied Program Bungle Detection Apparatus and Method by Interrupt
CN118550844A (en) Memory bank initialization method, device, equipment and storage medium
JPH10312307A (en) Emulator for computer system
CN116243957A (en) Function extension control method, device and system of SSD
CN114780275A (en) Memory isolation multiplexing method, device, equipment and storage medium
JPH03211619A (en) Data processor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee