JPH0546737B2

JPH0546737B2 -

Info

Publication number: JPH0546737B2
Application number: JP83500563A
Authority: JP
Inventors: Piitaa Jeemusu Tsusakanikasu
Original assignee: Individual
Current assignee: Individual
Priority date: 1981-12-29
Filing date: 1982-12-28
Publication date: 1993-07-14
Also published as: WO1983002376A1; JP2741657B2; EP0097710A1; EP0097710B1; US4427848B1; AU574322B2; DE3280046D1; JPS59500038A; US4427848A; EP0097710A4; JPH08107458A; ATE48355T1

Description

請求の範囲１局内または遠隔の利用装置に供給する文字、
シンボルまたは表現の符号を発生するためのシス
テムにして、該システムは、複数のキーを有する
局内または遠隔の電話機からのスーパバイザ信号
群に応答する形式であり、該スーパバイザ信号群
の各スーパバイザ信号は、該スーパバイザ信号に
関連する前記文字、シンボルまたは表現を複数有
しており、前記スーパバイザ信号群の各スーパバ
イザ信号は、関連するキーを表しており、前記キ
ーの各々は、関連する前記文字、シンボルまたは
表現を複数有しており、各スーパバイザ信号は、
所定の持続時間より長い第１の持続時間または所
定の持続時間より短い第２の持続時間を有してお
り、前記スーパバイザ信号群のシーケンスの終わ
りは、前記第１の持続時間及び前記第２の持続時
間の内の所定の一方の持続時間のスーパバイザ信
号をシステムに供給して区別され、更に、該シス
テムは、前記スーパバイザ信号群のシーケンスを前記利
用装置に供給するデジタルコードに変換するため
に、前記電話機の選択した単一のキーから得られ
る前記スーパバイザ信号の持続時間に応答して前
記シーケンスにおける特定の最後のスーパバイザ
信号に対応するデジタルコードワードを発生する
デコーダ手段３４を有する変換手段２０と、順番に連続して発生するスーパバイザ信号の数
を表すカウント値を発生する手段５０２と、供給されるアドレス信号に応答し、前記文字、
シンボルまたは表現を示す符号を含む上記デジタ
ルコードの各シンボルに対応する少なくとも１つ
のアドレス可能なロケーシヨンを有しており、前
記アドレス信号に従つてアドレスされたロケーシ
ヨンの内容を表す出力を発生するメモリ手段４２
と、前記デジタルコードワードと前記カウント値を
一緒に前記メモリ手段に前記アドレス信号として
供給する手段４０，５２と、前記スーパバイザ信号を表す信号に応答して、
前記所定の一方の持続時間のスーパバイザ信号に
応答するストローブ信号を発生する手段５０４，
５０６と、前記ストローブ信号に応答して、前記メモリ手
段の出力信号を前記利用装置１８に選択的に供給
する手段５４と、を具備していることを特徴とするシステム。２音声合成フイードバツク信号を利用者に出力
する手段５８を更に有していることを特徴とする
請求の範囲第１項記載のシステム。３前記変換手段２０は、複数の変換器４４，４
６，４８，５０と、供給された制御信号に応答し
て、前記複数の変換器４４，４６，４８，５０の
内の１つを選択する手段５２を有していることを
特徴とする請求の範囲第１項または第２項記載の
システム。４前記電話機１０からの信号は、選択した文字
のボタンを、所定の長い持続時間の間押し、その
あと、前記所定の長い持続時間より短い持続時間
の間、選択した文字のボタンの前の文字を押すこ
とを特徴とする請求の範囲第１項から第３項まで
の何れか１項に記載のシステム。５前記スーパバイザ信号の発生を表す信号に応
答して、該信号の中のスーパバイザ信号の連続発
生の数を表すカウント値を選択的に発生するカウ
ント手段を更に具備し、該カウント値は前記デジ
タルコードワードとして前記メモリ手段に供給さ
れることを特徴とする請求の範囲第１項から第４
項までの何れか１項に記載のシステム。発明の背景この発明は電話による英数字データ伝送システ
ムに関し、特に標準の電話機を利用して標準交換
網電話機システムを介して英数字データの伝送を
行うシステムに関する。特別の送信機の必要性無しにコンピユータをベ
ースにしたシステムへ直接アクセスする必要が増
大しつつある。例えば呼出し人とデータ処理装置
との間の人間の介在無しに、電話によつて商取引
を行うことが望しい場合が増大している。特定の
例としてはクレジツトカードの正当性のチエツ
ク、銀行業務、場外馬券売場、株式市場取引、商
取引、予約業務、切符発行業務および小売ならび
に卸売り販売などが挙げられる。標準電話機のタツチトーン（DTMF）送信機
を利用してデータを伝送することが望ましい。し
かし標準電話機のダイアルあるいはタツチトーン
キーパツトは10乃至12の識別キーのみを提供する
ように設計されており、標準電話機とコンピユー
タとの間で英数字データを伝送するための間に置
くある種の変換装置を必要とするという問題が生
ずる。代表的なタツチトーン電話機（送信機）は典型
的に12のプツシユボタン又はキーを有し、これら
は水平列に４列、垂直列に３例のマトリツクス状
に配列されている。各キーは相関する２種類の周波数を有してい
る。すなわち水平列に配置されたボタンに対応し
て比較的低周波数のグループ(A)から選択される周
波数と、垂直列に配置されたボタンに対応して比
較的高周波のグループ(B)から選択された周波数で
ある。所定のキーを押すと、前記マトリツクス内
のキーの配置に応じてグループＡ（水平列）とグ
ループＢ（垂直列）の周波数成分を有した二重ト
ーン（DTMF）信号が伝送される。タツチトーン電話の各キーは表１に示すように
一般的に数字表示（０乃至９）並びに英字表示が
刻れている。

【表】英字“Ｚ”および“Ｑ”は標準タツチトーン電
話機には描かれておらず、数字の０又は１のキー
のあらかじめ決めた一方に相関していると考える
ことができる。以後各キーは数字又は＊又は＃の記号で呼ぶ。一般にタツチトーン信号を英数字データに変換
するシステムは公知である。例えば本出願の発明者に付与された米国特許第
3381275号（1968年４月30日発行）は“ツインデ
プレツシヨン（twin depression）変換技術とし
て知られているものを利用した変換システムを開
示している。複数のキーを同時に押すと周波数特性（例えば
単一周波数を有した信号を発生し、この信号は単
一キーの押下に応答して発生した一対の周波数か
ら識別し得る。例えば、英国文字は以下の如くに
“ツインデプレツシヨン”を使用して伝送できる。
英字はキーに刻れる文字の順番又は配置に対応し
て３つの区画に分類されると考えることができ
る。（この３の区画を“配置区画”又は“順位区
画”と呼ぶ）区画１−Ａ，Ｄ，Ｇ，Ｊ，Ｍ，Ｐ，Ｔ，Ｗ区画２−Ｂ，Ｅ，Ｈ，Ｋ，Ｎ，Ｒ，Ｕ，Ｘ，(Z) 区画３−Ｃ，Ｆ，Ｉ，Ｌ，Ｏ，Ｓ，Ｖ，Ｙ，(u) 英字は初めに文字の配置区画を示す所定の一対
のキーを同時に押すことにより送信される。（例
えばキー２と３を同時に押すと区画１の英字が伝
送され、キー５と６が押されると区画２の英字
が、さらにキー８と９を押すと区画３の英字が伝
送される。次に特定の英文字が刻印されたキーが
押される。数値モードに戻すには、特定のクリア
キー（例えば＊キー）を押すことにより成され
る。その後に押されたキーは数値に変換される。タツチトーン−英数字変換器の他の例としては
エドワード・エス・スタイン（Edward.S.Stein）
に1971年11月２日に発行された米国特許第
3618038に記載されている。スタインの変換機は
“遅延押下（delayed depression）”変換技術とし
て知られているものを利用している。この場合、
キーの押下は各キーの押下期間が異ることから識
別される。例えば、英文字は、英文字の配置区画を示すキ
ー（例えばキー１は区画１を、キー２は配置区画
２を、キー３は配置区画３を示す）を初めに、あ
らかじめ設定したリミツト値よりも長い期間、例
えば290ミリ秒押すことにより表わされる。特定の英文字が刻印されたキーは以後、プリセ
ツトしたリミツト値よりも短かい期間押される。
ニユーメリツトモードへ戻すには４番目の記号
（例えばキー０）をプリセツトしたリミツト値よ
り長い期間押せば良い。もう一つのタツチトーン−英数字変換機技術が
提案されてきた。この技術によれば、第１のキー
（例えば＊キー）を押し、続いて特定の英字キー
（例えば１，２、又は３）の配置区画に相当する
指定キーを押し、最後に英字が刻印されたキーを
押すことにより英字モードになる。更に、他の技術も提案されてきた。この技術に
よれば、各英数字記号は特定のシーケンスの
DTMF記号により表わされ、各文字は特定の指
定されたDTMF記号（例えば＃記号）により識
別される。このような変換機技術の例としては、
1980年７月３日発行のマクグロウセル社の
“Electronics”という雑誌の“Making ａ
Data Terminal Out of the Touch−Tone
Telephone”というBroomfieldその他の著にな
る記事に記述されている。上述した変換システムはいずれもある種のデー
タの伝送に関し利点を有している。しかしなが
ら、このような技術は一般に、異る組合せの複数
のキーを押すことにより英文字が伝送されるとい
う点で低速かつやつかいである。このようなシス
テムを熟練して使用するための十分な手先の器用
さを有していない人が大部分である。さらに、従来技術の変換システムでは、データ
エントリ中、ユーザにフイードバツクする機能が
提供されていないという固有の問題がある。ユー
ザには正しいデータ文字が伝送されたかどうかの
表示が成されず、伝送された特定デー文字の表示
も成されない。特に多重キー入力技術の観点か
ら、データの誤りがしばしば起こる。発明の概要この発明の目的は新規の、やつかいでない、変
換技術を提供し、情報が入力されたとき、適切に
ユーザにフイードバツクするシステムを提供する
ことである。特にこの発明の一面によれば、第１の新規の変
換技術が提供され、それにより、英文字が２つの
異るキーのみで表わされ、それにより文字のキー
入力ミスを少くすることができる。英文字はキー
に刻印された文字の位置（すなわち英文字の配置
区画）に等しい回数指定キー（例えば＊キー）を
押し、続いて文字が刻印されたキーを押下する。
ニユーメリツクモードへ戻すには第１指定キー
（例えば＊キー）を押すか第２指定キー（例え＃
キー）を押せば良い。この発明の他の面によれば、単一のキーのみの
押下により英文字の伝送が行える“アルフア”モ
ードを含む変換技術が備わつている。要約すれ
ば、英文字は文字が刻印されている特定のキーを
その文字の配置区画に等しい回数だけ押下するこ
とにより表わせる。しかしながら、各関連のある
文字の配置区画に先行して各配置区画に対応する
キーの押下は短期間であり、他方文字の配置区画
を示すキーの押下はプリセツトした期間よりも長
い期間成される。さらにこの発明の他の面によれば、多くの変換
技術の１つのみを用いてデータを伝送する能力を
有し、各文字入力後にユーザに音声合成によるフ
イードバツク信号を供給する能力を有している。

【図面の簡単な説明】

以下この発明の好適実施例について添附図面を
参照して述べる。なお同一部には同符号を付す。第１図はこの発明によるシステムの絵画ブロツ
ク図；第２図はこの発明によるフイードバツクを有し
た変換機の概略図；および第３図乃至第５図は各々変換技術を実行するた
めのブロツク図である。好適実施例の詳細な説明第１図を参照すると、タツチトーンキーパツド
１２のような相互接続スーパバイザ信号を発生す
る手段を含む標準電話機は、通常１６で示される
既在の交換網電話システムを介して遠隔地との交
信を行う。遠隔地１４はコンピユータあるいはそ
の他のデータ処理装置１８を有するのに適してお
り、EIA規約RS−232−Ｃに基づいて適切にイン
タフエースされるモデム／変換器２０を有してい
る。以下モデム／変換器２０を第２図を参照して
さらに詳しく説明する。電話機１０と遠隔地１４との間の交信は適切な
相互接続コマンド信号を電話システムに発生する
ことにより行われる。例えば遠隔地１４の指定さ
れた電話番号を電話機キーパツド１２を用いた電
話システムキー入力することにより行われる。電話システムは“リング”信号をモデム／変換
器２０に発生し、それにより電話システムを介し
た接続が成される。次に一連の相互接続スーパバ
イザ信号として表わされるデータが送信される。特に、タツチトーン（DTMF）信号を発生す
るためにキーパツド１２上の適切なキーを押すこ
とによりデータ信号が発生される。これらの信号
はモデム／変換器２０により受信され、付勢され
る。一般にモデム／変換器２０は電話機１０から
受信した相互接続スーパバイザ信号を英数字デー
タを表わす所定のコード（例えば標準ASCIIコー
ド又はEBCDICコード）に変換する。この英数字
文字コードはコンピユータ１４に送られる。コン
ピユータ１８とモデム／変換器２０は次に協動し
て、合成された音声で表わされた送信された英数
字を電話システムを介して電話機１０に戻すこと
により、ユーザに対して積極的にフイードバツク
を行う。次に第２図を参照してモデム／変換器２０につ
いて述べる。電話システム１６のチツプ線およびリング線は
代表的なデータアクセス構成（DAA）２２に接
続されている。以下に更に詳しく述べるように、
DAA２２は電話システムとモデム／変換器２０
のDAA２２を除くその他の部分とのインタフエ
ースとして動作する。更に適切な電圧レベル変換
および遅延回路２４と協動して、入力呼を示す信
号をコンピユータ１８へ供給する。 DAA２２は２つの出力ラインDT，DRを有し
ており、それぞれ電話システムのチツプ線とリン
グ線に相当する。リング線DRはシステムブラウンドに接続され
ている。チツプ線DTは双方向電圧リミタ２６を
介して、入力セレクタ回路（例えばマルチアレク
サ）２８の２つの入力端のうち一方に接続され
る。チツプ線DTは又一般的な加算増幅器２９を
介して適切な出力選択回路３０の出力端子にも接
続されている。双方向電圧リミタ２６は、ライン
DTとグラウンドとの間に極性を対向させて接続
された１対の3.3ボルトツエナダイオードから成
るのが望しい。入力選択回路２８はC04551BCチツプのような
“１又は８アナログデコーダ”チツプで構成する
のが望しい。入力選択回路２９へのアドレス（コマンド）信
号はコマンドデコーダロジツク３１により供給さ
れる。以下このコマンドデコーダロジツク３１に
ついて詳細に述べる。前記入力選択回路２８の他
方の入力端は代表的なタツチトーン発生器３２に
よつて発生されるタツチトーン信号を受信する。
実際には、入力選択回路２８は、イネーブル状態
になるとコマンド（アドレス）信号によつて決め
られた一方又は他方の入力端子を、DTMF相互
接続スーパバイザ信号の場合には、一般的なタツ
チトーンデコーダ（DTMF受信機）３４のよう
な適切なスーパバイザ信号デコーダの入力に接続
する。タツチトーンデコーダ３４は、印加されたタツ
チトーン信号に応答して特定のDTMF信号対を
示す４ビツトコード（バイナリ又はBCD）を発
生する。タツチトーンデコーダ３４は又データバ
リツド信号DVを発生する。この信号はバリツド
（正当性を有したDTMF信号対のデコードを完了
するとハイレベルの状態になりDTMF信号がデ
コーダに印加される迄、その状態を保つ。このデータバリツド信号は、DTMF信号の開
始に応答して、すなわちキーが押下されたとき正
方向に立ち上る。逆に反転信号はタツチトー
ン信号が終了したとき、すなわちキーがリリース
されたとき、正方向に立ち上る。種々の適切なタツチトーンデコーダ３４が12V
レベルの信号を発生し、他方モデム／変換器２０
に使用されている種々のロジツク回路網が5Vレ
ベルで一般に動作する。従つてこのような場合、
電圧レベル変換器（図示せず）を使用して12V信
号を前記ロジツク回路網に互換性のある5V信号
に変換することができる。前記４ビツトコードは適切なデコーダ回路３８
に印加される。デコーダ３８は特定のコードのワ
ードが発生したか、又は発生しないかを示す信号
を発生する。特に、デコーダ３８は＊記号に相当
するコード以外の各コードに応答して信号＊を発
生し、＃記号に相当するコード以外の各コードに
応答して＃信号を発生し、バリツドコード（零で
ないコード）があることを示す信号を発生す
る。この信号はデータバリツド信号DVに追従
するがデコーダ３８のもつ固有の遅延量のために
DVよりも遅れる。デコーダ３４からの４ビツトコードはＤタイプ
フリツプフロツプの４ビツトレジスタ４０の各Ｄ
入力に印加される。レジスタ４０はデータバリツ
ド信号DVをクロツク信号として、次のバリツド
キーがデコーダ３４でデコードされる迄４ビツト
コードを保持する。４ビツトコードあるいはそのうちの数ビツトお
よびデコーダ３８からの信号がさらに種々の回路
に印加され、以下に詳細に述べるように種々の変
換を行う。レジスタ４０によつてラツチされた４ビツトコ
ードはアドレス信号の下位４ビツトとして代表的
なリードオンリメモリ（ROM）４２（変換
ROM４２と呼ぶ場合もある）に印加される。変
換ROM４２に印加される前記アドレス信号の上
位ビツトは特定の演算モード／変換技術に相当し
た複数（例えば４２の）ロジツク回路４４，４
６，４８又は５０の選択された１つにより供給さ
れる。以下に述べるように、演算モードの選択は適切
なモード選択ロジツク回路５２により行われる。変換ROM４２は出力端子にアドレス信号によ
つて特定された８ビツトワードの内容を示す信号
を発生する。ROM４２は英数字、句読点および
コンピユータ間で互換性のあるシンボルコード
（例えばASCIIコード）のコマンド記号を含む
各々アドレス可能なメモリロケーシヨンを有して
いる。各シンボルコードはメモリに配列され、複数の
変換技術の１つを使用するのを容易にしている。
要約すれば、各シンボルコードは各配置区画に対
応したグループに配置されている。すなわち数値
区画、配置区画１、配置区画２、および配置区画
３に対応したグループである。グループ内でのシ
ンボルコードの順番は相関するキーの数字の刻印
にもとづいている。特に各シンボルに対するメモ
リロケーシヨンのアドレスの下位４ビツトはシン
ボルが刻印された（すなわち相関する）キーに対
応した特定のDTMF信号を示す４ビツトコード
である。残りの上位ビツト（特定の選択された変
換技術回路網により供給される）は特定のシンボ
ルの配置区画を示す。メモリ配列の一例を表２に
示す。

【表】

【表】複数のコンピユータ間で互換性のあるコードフ
オーマツト（例えばASCIIフオーマツトと
EBCDICフオーマツトの両方）をROM４２内に
表わすことができる。例えばいずれか一方のコー
ドフオーマツトを含むメモリロケーシヨンバンク
を前記ROM４２内に含めることができる。前記
付加したバンクのロケーシヨンの相対アドレスは
例えば表に示すアドレスに相似している。更に
メモリロケーシヨンのバンクを付加した場合、例
えばマニユアルスイツチ７３と協同するアドレス
入力ビツトを付加することによりアクセスでき
る。 ROM４２からのシンボルコードは代表的なユ
ニバーサルアシンクロナスレシーバ／トランスミ
ツタ（UART）５４に印加される。 UART５４はモデム／変換器２０とコンピユ
ータ１８との間のデータインタフエースを行う。変換ROM４２からのシンボルデータはUART
５４に平行に印加され、データストローブ信号に
応答してUART５４によりラツチされる。この
選択されたデータストローブ信号は選択されたモ
ードロジツク回路網４４，４６，４８又は５０に
より選択され、モード選択ロジツク回路５２を介
してUART５４に印加される。次にこの並列データはRS232−Ｃ規約に基づき
端子RDを介してコンピユータ１８に直列に供給
される。コンピユータ１８は送信されたデータにより動
作し、コマンドワード（OPコード）を発生する。
このOPコードはRS232−Ｃ規約にもとづいて直
列に伝送されUART５４に端子TDを介して受信
される。 UART５４はコンピユータ１８からのシリア
ルコマンドワードを並列に変換し、コマンドワー
ドの各ビツトを集合的に５６で示した８本の並列
出力線に供給する。さらにUART４は“データ
アベイラブル”（DA）信号を、コンピユータ１
８からの完全コマンドが累算されるごとに発生す
る。 UART５４はシステムがパワーアツプされる
と適切なパワーオンリセツト回路８０によりクリ
ア（リセツト）され、代表的な発振分周回路（図
示せず）からの“ボーレート”信号によりクロツ
クされる。このボーレートを示す信号も又出力信号ORと
して供給される。以下に詳細に述べるように、モデム／変換器２
０の演算シーケンスとモード制御はUART５４
に送られたコマンド（OPコード）によりコンピ
ユータ１８により行われる。UART５４このよ
うなOPコードを並列に出力ライン５６上に供給
し、コマンドデコーダ３１と音声合成ネツトワー
ク５８を制御する。コマンドデコーダ３１は、実
際にはこのOPコードから適切な制御信号と派生
し、所望の演算モードおよびアナログ入出力チヤ
ンネルを選択する。前述したように入力セレクタ回路２８はイネー
ブル状態になると、コマンドデコーダ３１からの
アドレス信号に基づいて選ばれたDAAチツプラ
インDT又はタツチトーンジエネレータ３２のい
ずれかをタツチトーンデコーダ３４に接続する。
同様に、モデム／変換器２０のアナログ出力は適
切な出力セレクタロジツク回路３０により選択さ
れる。出力選択回路３０はイネーブル状態になるとコ
マンドデコーダ３１からのコマンドアドレス信号
にもとづいて選択された４つの入力端子（入力
Ａ、入力Ｂ、入力Ｃおよび入力Ｄ）の１つに印加
された信号をDAAチツプラインDTに加算増幅器
２９を介して供給し、電話システムを介して出力
する。出力セレクタ３０はC04051BCのような
“１ of ８アナログデコーダ”チツプで構成され
るのが望しい。出力セレクタ３０の入力IN Ａと
IN Ｂは代表的なデユアルトーンジエネレータ７
２により発生する、例えば2025Hzおよび1025Hzの
オーデイオトーンを受信する。出力セレクタ３０
への入力IN ＣとIN Ｄはタツチトーンジエネレ
ータ３２によつて発生したDTMF信号と音声合
成ネツトワーク５８によつて生じたアナログ合成
音声信号を受信する。音声合成ネツトワーク５８はリードオンリメモ
リ（例えば１つ以上のMM519104チツプで構成さ
れている）と協動する音声合成チツプ（例えば
MM59104）で構成されるのが望しい。音声合成
ネツトワークは実際は人間の音声に相関する種々
の音、圧縮表現、ワード、ポーズ等を示すデータ
をリードオンリメモリに保持する。音声合成チツ
プはイネーブル状態になると印加されたストロー
ブ信号に応答して、アドレス入力信号によつて特
定された格納されたデータにアクセスし、音等に
対応したアナログ信号に変換する。この音声合成
ネツトワーク５８のアドレスおよびストローブ入
力はそれぞれ並列出力ライン５６およびUART
５４のデータアベイラブル（DA）ラインに接続
される。以下に詳述するように、音声合成ネツトワーク
５８へのイネーブル信号は特定のOPコードの発
生によりコマンドデコーダ３１により供給され
種々の他のOPコードが発生される迄保持される。
その間、音声合成ネツトワーク５８はイネーブル
になり、アドレス信号として印加された所定の
OPコードに応答して、アナログ合成音成信号を
発生する。このアナログ音声信号は適切な増幅
器／フイルタ７４を介して出力セレクタ回路３０
の一方の入力（IND）に印加される。音声合成器５８は又ネツトワーク５８が“使用
中”にあることを示すウエイト信号を発生する。
このウエイト信号はRS232規約と互換性のある電
圧レベルに変換しし、タイミングを取るために端
子CTSを介してコンピユータ１８に供給される。上述したように、コンピユータ１８はUART
５４に送られた各コマンドコード（OPコード）
を介してモデム／変換器２０の演算シーケンスお
よびモード制御を行う。次にこれらのOPコード
は実際にはコマンドデコーダ３１によりデコード
され適切なコマンド信号を種々の動作部に発生す
る。例えば、OPコードは下記表−３に示す如く
種々の機能に割当てることできる。このOPコー
ドは、実際にはバイナリでUART５４に送られ
るけれども便宜的にヘキサデシマルで表３に表わ
されている。表３のシンボルＸは、何らかのヘキ
サデシマルデジツトが存在し得ることを示してい
る。

【表】コマンドデコーダ３１はＤタイプフリツプフロ
ツプの４ビツトレジスタ６２、ラツチデコーダ６
０，６４、４入力NANDゲート６８およびＤタ
イプフリツプフロツプ７０で構成されるのが望し
い。ラツチデコーダ６０はモードセレクタ５２と協
動し、モデム／変換器２０の演算モード制御を行
う。ラツチデコーダ６０はコンピユータ１８から
の特定の対応するOPコード（例えばD0，D1，
D2，D3）に応答して一度制御コードが発生する
と、ラツチデコーダ６０は新しい呼（例えば図示
しない“request ts send”信号の接続）を示す
コンピユータ１８からの信号によつてリセツトさ
れる迄、そのコードをラツチする。セレクタロジツク５２は各出力端子を、下記に
詳述するようにラツチデコーダ６０によつて供給
される２ビツト制御コードにより示される特定の
入力端子群（セツトＡ、セツトＢ、セツトＣ又は
セツトＤ）に接続する。前記入力端子群は各変換
技術ロジツク回路４４，４６，４８および５０に
接続され、これらの回路４４，４６，４８および
５０はアドレス信号の最上位ビツトROM４２に
供給し、データストローブ信号をUART５４に
供給する。 “リセツト”されると、ラツチデコーダ６０は指
定された“デイフオールド”モードに対応した制
御コードをモードセレクタ５２に発生する。所望
であれば、この“デイフオールドモード”は“ダ
イレクトスルー”モードであつても良い。この場
合、デコーダ３４により発生した４ビツトコード
は変化せずにコンピユータ１８に送られる。これ
は４ビツトコードのレプリカを各メモリロケーシ
ヨンに格納し、次にメモリロケーシヨンの内容を
コンピユータ１８に供給することにより成され
る。各４ビツトコードに対するメモリロケーシヨ
ンアドレスは４ビツトコードから成る４つの最下
位ビツトを含む。このとき残りの最上位ビツトは
ハイレベルに固定されている。逆に何らかのモードをデイフオールドモードと
して指定することができる。好実施例では、モー
ド０（回路５０）がデイフオールドモードとして
指定される。Ｄフリツプフロツプ７０はUART５４により
コンピユータ１８からデータを受取ることに同期
してレジスタ６２とラツチデコーダ６４に起動を
かける。UART５４により発生したDAおよび
BR信号はフリツプフロツプ７０のＤ端子および
クロツク入力端子に印加される。従つて、データ
アベイラブル信号DAが初めに正になつたときに
のみフリツプフロツプ７０Ｑ出力は正側に遷移す
る。このフリツプフロツプ７０のＱ出力はラツチ
デコーダ６４のクロツク入力に接続され、さらに
インバータ（およびそれが適当である場合には遅
延回路を介して）を介してレジスタ６２のクロツ
ク入力に接続される。Ｑ出力が正側に立上るとラ
ツチデコーダ６４をクロツクし、その後わずかに
遅れて、反転信号がレジスタ６２をクロツクす
る。レジスタ６２はアドレス制御信号を入力選択ロ
ジツク回路２８および出力選択ロジツク回路３０
にアドレス制御信号を供給する。レジスタ６２は
４つのデータ入力信号（D1−D4）、４つの対応
出力信号（Q1−Q4）、クロツク入力信号、クリ
ア入力信号（CLR）および禁止入力信号を保持
する。レジスタ６２はクロツク信号の立下りに応
答してデータ入力端子にある信号を禁止される迄
ラツチする。禁止されると、レジスタ６２は、現
在の内容、すなわちクロツク機能がデイスエーブ
ルにする信号を保持（格納）する。レジスタ６２
のＤ入力はUART５４のOPコードの４つの最下
位ビツトを受信する。禁止入力端子は、下記に詳
述するようにラツチデコーダ６４から出力された
ヘキサデシマルのＦ信号を受取る。レジスタ６２
は、“パワーオンリセツト”回路８０により発生
したマスタリセツト信号MRにより、パワーアツ
プ時にクリアされる。 OPコードの４つの最上位ビツトはラツチデコ
ーダ６４に印加される。ラツチデコーダ６４は制
御信号をタツチトーンジエネレータ３２とレジス
タ６２に供給する。ラツチデコーダ６４は
CD4514Cのような代表的な４ビツトラツチ４
to16ラインデコーダが望しい。前記クロツク信号
に応答して、ラツチデコーダ６４はOPコードの
最上位４ビツトをラツチし、このラツチされた最
上位４ビツトの値に従つて16ラインのうちの１ラ
イン上にハイレベルの出力信号を発生する。この
信号はUART５４により新しいOPコードを完全
に受信することにより、ラツチデコーダ６４が再
びクロツクされる迄維持される。ラツチデコーダ
６４の最初の12の出力端子（ヘキサデシマルの１
乃至ヘキサデシマルのＣ）は、後述するようにタ
ツチトーンジエネレータ３２に入力信号を供給す
る。上述したように、デコーダ６４の（バイナリ
1111に対応する）ヘキサデシマルＦ出力信号は反
転され、レジスタ６０の禁止入力に印加される。
従つて、レジスタ６２は、UART５４内のOPコ
ードの最上位４ビツトがヘキサデシマルのＦ（バ
イナリ1111）に等しいときにのみ新データをラツ
チする。レジスタ６２のＱ出力はアドレスコマンド信号
を入力選択ロジツク回路２８と出力選択ロジツク
回路３０に供給する。３ビツト、望ましくは最上
位３ビツト（Q2乃至Q4）が入力選択回路２８と
出力選択回路３０のアドレス入力に印加される。
Q1出力例えば最下位ビツトは、入力選択回路２
８の禁止端子に接続され、インバータ６６を介し
て出力選択ロジツク回路３０の禁止端子に接続さ
れる。従つて入力選択回路２８および出力選択回
路３０の相互のexclusiueオペレーシヨンが達成
される。 NANDゲート６８はデコーダとして作用し、
レジスタ６２がヘキサデシマルＦをラツチする期
間のみ音声合成ネツトワーク５８をイネーブルに
する。NANDゲート６８の各入力端子はレジス
タ６２のＱ出力端子に接続される。NANDゲー
ト６８の出力端子は音声合成ネツトワーク５８の
禁止（INHIB）端子に接続される。レジスタ６
２はOPコードの最上位４ビツトがヘキサデシマ
ルの下に等しいときにのみ、イネーブルになり新
入力をラツチするので、ヘキサデシマルのＦの値
は、UART５４内のヘキサデシマルのFFのOP
コードに応答した場合にのみ、レジスタ６２にラ
ツチされる。しかしながら、レジスタ６２にラツ
チされたヘキサデシマルＦは、ヘキサデシマルの
Ｆの値の最上位４ビツトを有した次のOPコード
の発生迄保持される。従つて、NANDゲート６
８は実際には、ヘキサデシマルのFFのOPコード
の発生により音声合成ネツトワーク５８をイネー
ブルにし、ヘキサデシマルFX（但しＸはある桁）
を有する次のOPコードが発生する迄音声合成ネ
ツトワーク５８をイネーブルにし続ける。その
間、音声合成ネツトワーク５８はヘキサデシマル
Ｆ以外の最上位ビツトの値を有した、UART５
４により受信したOPコードに応答し、対応する
アナログ合成音声信号を発生する。第１図および第２図を参照してモデム／変換器
２０の全体動作について説明する。電話システム
によりリング信号がDAA２２に印加されると、
リーグ表示信号が変換回路２４のDCD端子を介
してコンピユータ１８に供給される。このリング
表示信号は、実際にはコンピユータ１８内の演算
ルーチンに起動をかける。コンピユータ１８は
“request to send”（RTS）信号をDAA２２に
（一般的には電圧レベル変換および遅延回路２４
を介して）発生する。“request to send”信号
RTSにより、DAA２２は電話システムのチツプ
線とリング線を、それぞれDAAのチツプ線DTと
リング線DRに（望しくは変圧器と遅延回路を介
して）接続する。従つてモデム／変換器２０は有
効に電話網に接続される。このRTS信号は又ラ
ツチデコーダ６０をクリアするのにも使用でき
る。所望であれば、合成音声によるアクノレツジ信
号および／又は命令信号を電話器１０（第１図）
を介してユーザに転送される。このような動作を
可能にするために、コンピユータ１８は初めに適
切な演算コード（例えばヘキサデシマルのFF）
を発生し音声合成ネツトワーク５８をイネーブル
にする。ヘキサデシマルのFFのOPコードは又、
出力セレクタ３０をイネーブルにしこの出力セレ
クタ３０の適切な入力端子（IN Ｄ）を識別する
ことにより、音声合成ネツトワーク５８をDAA
チツプ線DTに結合する。特に、コンピユータ１８はOPコードをシリア
ルかつバイナリCRS232−Ｃ）でUART５４に伝
送する。これらのシリアルビツトはUART５４
で累算され、並列に出力ライン５６上に供給され
る。OPコード（例えばヘキサデシマルＦ）の最
下位４ビツトはレジスタ６２の各Ｄ入力端に印加
される。同様に、最上位４ビツトはラツチデコー
ダ６４に印加される。合成OPコードがUART５
４によつて受信されると、UART５４はフリツ
プフロツプ７０のＤ入力端に印加されたデータア
ベイラブル信号DAを発生する。UART５４から
のボーレート信号（BR）の次の立上りに応答し
て、フリツプフロツプ７０がクロツクされ、次に
フリツプフロツプ７０のＱ出力はラツチデコーダ
６４をクロツクする。ラツチデコーダ６４はOP
コードの最上位ビツトをデコードし、その出力端
にヘキサデシマルのＦの出力信号を発生（そして
ラツチ）する。このラツチデコーダ６４からのヘ
キサデシマルＦ信号は、実際にはレジスタ６２の
クロツク機能をイネーブルにする。従つてレジス
タ６２はOPコードの最下位４ビツトにより生じ
るヘキサデシマルのＦをラツチする。それゆえレ
ジスタ６２のQ4、Q3、Q2およびQ1出力信号は、
それぞれ１，１，１，１の値とみなされる。上述したように、レジスタ６２のQ1出力は入
力セレクタ２８の禁止端子に接続され、さらにイ
ンバータ６６を介して出力セレクタ３０の禁止入
力端に接続される。レジスタ６２のQ1出力によ
り供給されるハイレベルの信号が実効的に入力セ
レクタ２８を禁止し、出力セレクタ３０をイネー
ブルにする。残りのビツト、Q2，Q3，Q4、すな
わち１，１，１は音声合成器５８に相関して入力
IN Ｄに出力を接続する。レジスタ６２のＱ出力端のヘキサデシマルのＦ
により、NANDゲート６８は許容レベルの信号
を音声合成ネツトワーク５８の禁止端子に発生す
る。従つて、音声合成ネツトワーク５８は、ヘキ
サデシマルのＦ以外の最上位４ビツトを有した次
のOPコードに対してイネーブルになる。この結果、コンピユータ１８は、所望のアクノ
レツジおよび／又は命令信号に対応する一連の
OPコードをユーザに発生する。各OPコードは合
成されるメツセージの成分語又はフレーズのアド
レスに相当する。前記OPコードがUART５４に
より受信され、ライン５６上に供給されると、デ
ータアベイラブル信号DAが発生され、OPコー
ドを音声合成チツプにストローブする。次に合成
器チツプは指定されたメモリロケーシヨンをアク
セスし、対応するアナログ合成音声信号を発生す
る。OPコードをストローブすると、音声合成ネ
ツトワークは演算を示すデータをラインCTSを
介してコンピユータ１８に発生する。前記成分語
あるいはフレーズの合成が完了すると、ライン
CTS上の信号がコンピユータ１８に知らせ、次
の成分語又はフレーズに対応したOPコードが伝
送され、同様にしてメツセージが完了する迄繰返
される。従つて、音声合成ネツトワーク５８は、
一連のOPコードに応答して、所望のフレーズに
対応したアナログ信号を発生する。例えば“今日
は。システムの準備ができました。モードを入力
して下さい。”というフレーズを送ることができ
る。アクノレツジデータが送られた後、コンピユー
タ１８はUART５４にOPコード（例えばヘキサ
デシマルF2）を送り、入力セレクタ２８をイネ
ーブルにし、DAAチツプ線DTをタツチトーンデ
コーダ３４に接続する。UART５４により完全
なOPコード（ヘキサデシマルの２）が受信され、
出力ライン５６に供給されると、データアベイラ
ブル信号が発生し、フリツプフロツプ７０がセツ
トされる。前記最上位４ビツト（ヘキサデシマル
のＦ）はラツチデコーダ６４によりデコードされ
る。OPコードの下位４ビツト（0010）をラツチ
する。レジスタ６２のQ1からのロウレベルの出
力値は出力セレクタ３０を禁止し、入力セレクタ
２８をイネーブルにする。ビツトQ4，Q3および
Q2（０，０，１）の内容は入力Ａを選択された入
力として識別する。音声合成ネツトワーク５８は
NANDゲート６８の出力により禁止される。タ
ツチトーンジエネレータ３２とデユアルトーンジ
エネレータ７２は、実際には自走式、すなわちコ
ンスタントに出力信号を発生する。しかしなが
ら、これらの素子は、実際には、出力セレクタ３
０又は（タツチトーンジエネレータ３２の場合に
は）入力セレクタ２８によつて選択されていない
とき、その他の回路網からしや断される。チツプ線DTがデコーダ３４に接続された後、
このシステムは所望の演算モード／変換技術を示
す、電話機１０からのDTMF信号を受取るよう
にレデイ状態になる。上述したように、モード選
択はラツチデコーダ６０の制御の下にモード選択
回路５２により行われる。ラツチデコーダ６０は
出力ライン５６上のある指定したOPコードに応
答し、特定のモード選択入力端子群を識別する２
ビツトの制御信号を入力選択モードロジツク５２
に発生する。上述したように、ラツチデコーダ６０は初めに
クリア（又はプリロード）され、望しくは同時に
電話システムとの接続（接続は図示せず）が成さ
れる。ラツチデコーダ６０をクリアすると、モー
ドセレクタ５２が指定したデイフオールトモード
に相当するロジツク回路を、演算回路に接続す
る。従つてユーザは電話機１０を介して所望のモー
ドに対応する入力（デイフオールトモード変換技
術に従つて）をキーインする。説明上、各モード
に対する入力がモード０，１，２および３に対応
して単一桁の数値０，１，２および３であると仮
定する。ユーザが所望のモードを示す入力例えば、０，
１，２又は３をキーインすると、相関する
DTMF信号が電話システムを介して伝送され、
DAA２２を介してモデム／変換器に接続され、
タツチトーンデコーダ３４に導びかれる。次にタ
ツチトーンデコーダ３４は、データバリツド信号
DVと共に、DTMF信号の値を示す４ビツトコー
ドを発生する。この４ビツトコードはレジスタ４
０にラツチされ、アドレスコマンド信号の最下位
４ビツトとして変換ROM４２に印加される。こ
のデイフオールトモードロジツク回路は残りの最
上位ビツトを供給する。従つて変換ROM４２は
指定されたメモリロケーシヨンの内容を示す出力
信号、すなわちモード番号に対応するシンボルコ
ードを供給する。 ROM４２からのモード番号のコード表示は次
に指定されたデイフオールトモードロジツク回路
からのストローブ信号に応答してUART５４に
ロードされる。次にこのデータコードはコンピユ
ータ１８に送られる。コンピユータ１８は前記データコードにより動
作し、所望のモード選択に対応したOPコード
（例えばD0，D1，D2，D3）をUART５４に送
る。従つてUART５４はOPコードをライン５６
を介してラツチデコーダ６０に供給する。ラツチデコーダ６０は次に適切な制御信号をモ
ードセレクタ５２に発生し、選択されたモード回
路４４，４６，４８又は５０をモデム／変換器２
０の演算システムに接続する。さらに合成音声アクノレツジ／命令が適切に発
生される。コンピユータ１８はOPコード（例え
ばヘキサデシマルのFF）を発生し、音声合成器
１８をイネーブルにし、入力セレクタ２８を禁止
し、音声合成器を出力セレクタ３０を介してチツ
プ線DTに接続する。次に適切なシーケンスの
OPコードが発生され、音声合成ネツトワーク５
８が適切なフレーズ、例えば“ありがとうござい
ます。データを入力して下さい”を発生する。アクノレツジ／命令の伝送後、コンピユータ１
８はOPコードを発生し出力セレクタ３０を禁止
しチツプ線DTとデコーダ３４との間の接続を入
力セレクタ２８を介して再び接続する。次にデー
タは選択された変換技術に従い電話機１０にキー
インされる。このDTMFの転送はタツチトーン
デコーダ３４に導びかれ、デコーダ３４は対応す
る４ビツトコードを発生する。この４ビツトコー
ドはレジスタ４０にラツチされアドレスコマンド
の最下位４ビツトとして変換ROM４２に印加さ
れる。この選択された変換技術回路はアドレス入
力の残りの最上位ビツトを供給し、ある記号の各
伝送シーケンスの完了に伴いストローブ信号を発
生して、指定したROMロケーシヨンの出力を
UART５４にロードする。UART５４はそのシ
ンボルコードワードをコンピユータ１８に伝送す
る。コンピユータ１８は次に一連のOPコードを
発生し音声合成ネツトワーク５８をイネーブルに
し、出力セレクタ３０を介してチツプ線DTに接
続する。次に適切なOPコードが発生され、伝送
された記号に対応する合成音声信号を供給する。
従つて英数字データを、標準タツチトーンキーパ
ツドを用いて電話システムを介して送ることがで
きる。上述のシーケンスは完全なデータ入力がコンピ
ユータ１８により受信される迄続けられ、コンピ
ユータ１８は、データエントリのようなある動作
を行い、ある外部装置を付勢し、ある計算を行
い、合成音声応答等を発生する。しかしながら、
上述のシーケンスは又ユーザが電話器１０を切る
か、又はバリツドキヤラクタが指定期間内に受信
されない場合はコンピユータ１８により終了する
ことができる。所望であれば、接続を終了する前
に警告メツセージをユーザに転送することができ
る。同様に所望であれば、電話器１０からの指定
した“アボートキヤラクタグループ”に応答して
コンピユータ１８により接続をしや断することが
できる。上述したように、モデム／変換器２０はデータ
の種類を変えて使用できるように複数の異るモー
ド変換技術を使用することができる。好適実施例では、３つの異る変換技術が“ダイ
レクトスルーモード”に加えて供給されている。
すなわちいわゆる遅延圧縮技術、および２つの新
変換技術である。上述したように、“ダイレクトスルー”モード
の動作では、実際にはタツチトーンデコーダ３４
によつて発生した４ビツトコードを変更無しにコ
ンピユータ１８に伝送することを含む。４ビツト
コードのレプリカは各シーケンシヤルなメモリロ
ケーシヨンに格納される。前記４ビツトコードに
対応するロケーシヨンのアドレスの最下位４ビツ
トコードに等しい。アドレスの最上位ビツトは所
定の値例えばすべてハイレベルにセツトされる。 “ダイレクトスルー”動作を行うための適切な
回路が一般に第１図の４４で示されるロジツク回
路４４はハイレベル信号をモードセレクタ５２の
A1，A2およびA3入力に供給し、アドレスの最上
位ビツトをROM４２に印加する。信号はモ
ードセレクタ入力A4に印加されデータストロー
ブとしてUART５４に印加される。電話器１０のキーが押されると、DTMF信号
がモデム／変換器２０に送られタツチトーンデコ
ーダ３４に導びかれる。タツチトーンデコーダ３
４は４ビツトコードを発生し、このコードはレジ
スタ４０によりラツチされアドレスの最下位４ビ
ツトとしてROM４２に印加される。アドレスの最上位ビツトは固定されているの
で、各シンボルに対するROMロケーシヨンの相
対アドレスは各々の４ビツトコード自身により特
定される。各DTMF信号は完全な信号伝送に対
応し、従つてストローク信号が各押圧されたキー
の解除により発生される。従つてこのシンボルコ
ードはUART５４によりラツチされコンピユー
タ１８に送られる。上述したように、遅延圧縮技術はキーの長圧縮
および短圧縮の識別を伴う。英文字は初めに英文
字の配置区画を示すキー（例えば区画１に対して
は１、配置区画２に対しては２、配置区画３に対
しては３）を、プリセツトした制限値例えば290
ミリ秒より長い期間押し、次に英文字が刻印され
た特定のキーを前記プリセツトした制限値よりも
短かい期間押すことにより表わされる。ニユーメ
リツクモードに戻すには、指定キー例えば＃キー
を押すことにより成される。この遅延圧縮変換技
術は容易に適応して上段および下段の文字を表わ
すことができる。特に、配置区画１，２および３
は下段とみなし、さらに対応する区分４，５およ
び６を付加して上段の文字を表わすことができ
る。従つて上段の文字は初めに290ミリ秒より長
い期間適切な上段区画（４，５又は６）に対応す
るキーを押し、次に（短期間）特定の文字を刻印
したキーを押す。このように変更した遅延圧縮変
換技術を行う回路４６は第３図に示される。第３図において回路４６はＤタイプフリツプフ
ロツプの３ビツトレジスタ３００、８ビツトシフ
トレジスタ３０２および第４のＤタイプフリツプ
フロツプ３０４で構成される。シフトレジスタ３０２はタツチパツド１２（第
１図）上のキーを押すことにより発生した
DTMF信号が290ミリ秒より長い場合にのみ出力
信号を供給する。シフトレジスタ３０２は36.4ミ
リ秒の期間を有する信号によりクロツクされる。
デコーダ３８からの信号は入力信号としてシ
フトレジスタ３０２に印加され、シフトレジスタ
３０２はタツチトーンデコーダ３４からの信
号によりリセツトされる。はタツチトーンデ
コーダ３４がバリツド４ビツトコードを発生する
期間ハイレベルを維持する。従つてはタツチ
トーンキーの押下に応答してハイレベルになり、
キーが解除される迄ハイレベルを保つ。他方
信号はタツチトーンキーが解除されると立上る。
回路固有の遅延により信号が立下る少し前で
DV信号が立上る。従つてキーが押下されると、
CZはハイレベルの入力をシフトレジスタ３０２
に供給する。前記キーが、36.4ミリ秒を１期間と
して８期間押されつづけると、すなわち290ミリ
秒押されつづけると、ハイレベルの出力信号がシ
フトレジスタ３０２の出力端に供給される。キー
が290ミリ秒の期間前に解除された場合は、
信号の立上りによりシフトレジスタ３０２をリセ
ツトし、ハイレベル出力を阻止する。レジスタ３００は選択的にタツチトーンデコー
ダ３４により発生した４ビツトコードのうちの最
下位３ビツトをラツチする。この最下位３ビツト
（TT1，TT2，TT4）はレジスタ３００の各々入
力に印加される。Ｂレジスタ３００はシフトレジ
スタ３０２の出力によりクロツクされる。レジス
タ３００はデコーダ３８により発生した＃信号の
立上りでリセツトされる。従つてレジスタ３００
はシフトレジスタ３０２からの出力すなわち290
ミリ秒より長い出力を発生する信号に応答したと
きのみタツチトーンデコーダ３４によつて発生さ
れたコードの最下位３ビツトをラツチする。フリツプフロツプ３０４は290ミリ秒の期間よ
り短かいDTMF信号に応答した場合にのみ
UART５４にストローブ信号を供給するのに使
用される。および信号はＤ入力およびクロ
ツク入力としてフリツプフロツプ３０４に印加さ
れる。UART５４へのストローブ信号はフリツ
プフロツプ３０４のＱ出力に供給される。フリツ
プフロツプ３０４はシフトレジスタ３０２の出力
によりリセツトされる。上述したようにはタ
ツチトーンキーの押下によりハイになる。他方
DVはキーが解除されたとき立上る。回路固有の
遅延のために、はが変化した後も、わずか
の期間ハイ状態を保つ。従つてキーが解除される
たびに、フリツプフロツプ３０４のＱ出力はハイ
になり、リセツトされない限り、ストローブ信号
をUART５４に発生させる。しかし、DTMF信
号の期間が290ミリ秒より長い場合、シフトレジ
スタ３０２の出力はハイレベルとなり、フリツプ
フロツプ３０４をリセツトし、それによりキーが
解除したときストローブ信号の発生を防止する。動作中に290ミリ秒以上キーが押されると、タ
ツチトーンデコーダ３４により発生される対応コ
ードの最下位３ビツトがレジスタ300でラツチさ
れる。従つてレジスタ３００は配置区画を示す出
力（数位１，２，３，４，５×126）を出力端に
供給する。配置区画コードはモードセレクタ５２
の入力B1，B2およびB3に供給され、アドレス信
号の最上位ビツトとしてROM４２に印加する。
フリツプフロツプ３０４はリセツトされるので、
この時点ではストローブ信号は発生ない。従つて
送信される特定の文字が刻印されたキーは290ミ
リ秒より少い期間押される。タツチトーンデコー
ダ３４はレジスタ４０（第２図）にラツチされ
る。キーが解除されると、信号が立上り、フ
リツプフロツプ３０４がモードセレクタ５２の入
力B4にデータストローブ信号を発生させ、
UART５４に印加する。UART５４にストロー
ブ信号が印加されると、レジスタ３００により供
給された３ビツトおよびレジスタ４０（第２図）
により供給される４ビツトにより示されるROM
ロケーシヨンの内容がUART５４にロードされ
る。この発明はさらにある種のデータ入力に有効な
代替的変換技術を提供する。この新しい変換技術
にもとづいて、指定キー（例えば＊）をキー上の
文字の刻印の相対配置（すなわち英文字の配置区
画）に等しい日数だけ押し、次に文字が刻印され
ているキーを押すことにより電話機１０から英文
字が送られる。ニユーメリツクモードに戻すに
は、第２の指定キー（例えば＃）を押すことによ
り行われる。このような第１の代替技術を行う回
路４８を第４図に示す。第４図を参照すると、回路４８は代表的な３ビ
ツトプリセツタブルカウンタ４００、２入力
NANDゲート４０２、Ｄタイプフリツプフロツ
プ４０４および３入力ANDゲート４０６で構成
される。カウンタ４００は所定の入力、すなわち、送信
される文字の配置区画に対して＊キーが押される
回数を示すカウント値を供給する。カウンタ４０
０はデコーダ３８（第２図）からの＊および＃信
号によりそれぞれクロツクおよびリセツトされ
る。カウンタ４００の各Ｑ出力はモードセレクタ
５２（第２図）のＣ入力に接続される。 NANDゲート４０２およびフリツプフロツプ
４０４は協動して＊又は＃以外の電話機１０（第
１図）からの記号入力に応答してUARTデータ
ストローブ信号（第２図）を発生する。NAND
ゲート４０２の各入力端子はデコーダ３８（第２
図）から＊および＃信号を受取る。NANDゲー
ト４０２の出力はフリツプフリツプ４０４のリセ
ツト端子に接続される。タツチトーンデコーダ３
４（第２図）からの信号およびデコーダ３８
からの信号はそれぞれフリツプフロツプ４０
４のクロツク入力およびＤ入力に印加される。フ
リツプフロツプ４０４のＱ出力はモードセレクタ
５２のC4入力に印加され、データストローブと
してUART５４に印加する。上述するように、
信号はタツチトーンキーが押されるハイレベ
ルとなり、キーが解除された後のわずかの期間迄
ハイレベルを保つ。信号はキーが解除される
と立上る。従つてキーが解除されるたびに禁止さ
れている（リセツトされている）フリツプフロツ
プ４０４がクロツクされる限り、Ｑ出力はハイレ
ベルである。しかしNANDゲート４０４は＊キ
ー又は＃キーが押されるとハイレベル信号を発生
し、フリツプフロツプをリセツト（禁止）する。
従つてフリツプフロツプ４０４は＊又は＃以外の
全入力に応答してストローブ信号を発生する。 ANDゲート４０６は“循環”動作を提供し、
配置区画６を表示後、それにより＊キーがさらに
（７度目）押されると、配置区画１に戻る。AND
ゲート４０６の各入力端子はカウンタ４００の各
Ｑ出力に接続される。ANDゲート４０６の出力
信号はカウンタ４００のプリセツト端子に印加さ
れる。ANDゲート４０６は実際には、デコーダ
として作用し、カウンタ４００のカウント値がバ
イナリ１１１になると、カウンタ４００のプリセ
ツトを行うようにハイレベルの信号を発生する。
これによりカウンタ４００にはバイナリの００１
がプリセツトされる。従つてカウンタ４００を７
回インクリメントすると、区画１を示すカウント
値を生ずる。例として、モードセレクタ５２により演算シス
テムに接続された回路４８により文字“Ｃ”を入
力する場合について説明する。第１図、第２図お
よび第４図を参照する。“Ｃ”を入力するために、
電話機１０の＊キーは配置区画３に対応して３度
押される。＊キーが押される毎に、対応する
DTMF信号が電話機１０により発生され、モデ
ム／変換器２０に送信される。このDTMF信号
はタツチトーンデコーダ３４に印加され、このデ
コーダ３４は対応する４ビツトコードを発生す
る。デコーダ３８はこれに応答して＊信号を発生
する。デコーダ３８により発生した各＊信号がカ
ウンタ４００をインクリメントする。従つて、配
置区画３を示すカウント値（011）はカウンタ４
００で累算され、アドレスの最上位ビツトとして
ROM４２に印加される。“Ｃ”が刻印されたキ
ー（数値２）が次に押される。この結果対応する
DTMFコードがモデム／変換器２０に送られる。
タツチトーンデコーダ３４は対応する４ビツトコ
ード（0010）を発生する。この４ビツトコードは
レジスタ４０でラツチされ、アドレス信号の最下
位ビツトとしてROM４２に印加される。このキ
ーが解除されると、フリツプフロツプ４０４はス
トローブ信号をUART５４に発生し、UART５
４に“Ｃ”対するコンピユータと互換性のある記
号コードを含む、ROMのメモリロケーシヨン
0110010の内容をラツチさせる。モデム／変換器２０は上述した種類以外の種々
のデータを入力するのに有効な代替的変換技術を
さらに提供する。この第２の代替的変換技術にも
とづいて、指定キー（例えば＊）を押すことによ
り英字モードが入力される。次に文字が刻印され
ている特定の単一キーを複数回押すことにより各
文字が表わされる。このキーは文字の配置区画に
先行して各配置区画に対して一回、両期間押され
る。その文字の配置区画に相当する数になると、
所定の期間、例えば290ミリ秒より長い期間キー
が押される。ニユーメリツクモードに戻すには、
第２の指定キー（例えば＃）によつて行われる。
このような第２代替技術（モード０）を行う回路
５８が第５図に示される。第５図を参照すると、回路５０は３ビツトカウ
ンタ５０２、８ビツトシストレジスタ５０４、２
入力ANDゲート５０６および５０８、適切なデ
コーダロジツク回路５１０、トーンジエネレータ
５１２、３入力ORゲート５１４、RSフリツプフ
ロツプ５１６および遅延回路５１８および５２０
で構成される。シフトレジスタ５０４は290ミリ秒より長いキ
ー押下し、応答した場合にのみハイイレベルの出
力信号を発生する。シフトレジスタ５０４のクロ
ツク端子、リセツト端子および入力端子はそれぞ
れ36.4ミリ秒クロツク信号、デコーダ３８（第２
図）からの（遅延された）信号およびデコー
ダ３８からの信号である。カウンタ５０２は、（＊又は＃以外の）あるキ
ーが押される回数を示すカウント値を累算する。
タツチパツドキーが押されると実質的に即タツチ
トーンデコーダ３４からのDV信号がハイレベル
になり、長期間および短期間のキーの押下の両方
に応答してカウンタ５０２をインクリメントす
る。従つて、カウンタ５０２により累算されたカ
ウント値は送信された記号の配置区画を示す。カ
ウンタ５０２は（適切に遅延された）各データス
トローブ信号の後にリセツトされ、次の文字の入
力を容易にする。カウンタ５０２も＊信号に応答してORゲート
５１４を介してリセツトされる。これによりカウ
ンタ５０２が＊キーの押下に応答してインクリメ
ントされるのを阻止し、カウンタ５０２が次の英
字入力に対して適切にインシヤライズされるのを
保証する。 RSフリツプフロツプ５１６は回路５０の英数
モード制御を行う。フリツプフロツプ５１６はそ
れぞれ＃および＊信号とより、セツト、リセツト
される。フリツプフロツプ５１６のＱ出力はカウ
ンタ５０２のリセツト入力端子に（ORゲート５
１４を介して）印加される。従つて、＊キーが押
下されると、ロウレベル信号がカウンタ５２のリ
セツト端子に印加され、カウンタをイネーブルに
し、アルフアモードの動作を行う。逆に、＃キー
が押されると、フリツプフロツプ５１６はハイレ
ベル信号を発生し、カウンタ５０２をリセツトす
る。カウンタ５０２は電話機１０の＊キーの押下
に応答してフリツプフロツプ５１６が再びリセツ
トされる迄零の値に保持される。すなわちニユー
メリツクモードが保持される。上述したように、290ミリ秒以上長くキーを押
すと、特定の文字の配置区画に相当する回数キー
が押され、記号の伝送が完了したことを示す。シ
フトレジスタ５０４とANDゲート５０６は290ミ
リ秒以上長くキーが押されたことに応答した場合
にのみ、協動してストローブ信号を発生する。特
に、キーの押下によつて生ずるDTMF信号が290
ミリ秒以下の場合、シフトレジスタ５０４信
号によりリセツトされ、ANDゲート５０６をイ
ネーブルにしない。従つて、短期間のDTMF信
号（＊又は＃以外）がカウンタ５０２（イネーブ
ルになると）をインクリメントするが、UART
５０４にストローブ信号を生じない。しかしなが
ら、290ミリ秒以上のDTMF信号は、シフトレジ
スタ５０４からハイレベルの出力信号を生じ、
DV信号の立上りによりANDゲート５０６をイ
ネーブルにする。従つて、伝送完了を示す長期間
のキーの押下の後キーが解除されると、ストロー
ブパルスが発生し、UART５４にアドレス信号
の対応するROMのロケーシヨンの内容をラツチ
させる。デコーダ５１０、ANDゲート５０８およびト
ーン発生器５１２は協動してトーンフイードバツ
ク信号をユーザに供給し、要求される290ミリ秒
の期間キーが押されたことを示す。デコーダ５１
０は選択された特定のモードを示すラツチデコー
ダ６０（第２図）の出力に応答して、ハイレベル
信号を発生し、モード選択入力Ｄが選択されたと
きのみANDゲート５０８をイネーブルにする。
ANDゲート５０８は、キーが解除され、シフト
レジスタ５０４がリセツトされる迄、シフトレジ
スタ５０４によつて供給されるハイレベル入力に
応答してハイレベル信号をアクテイブトーンジエ
ネレータ５１２に発生する。トーンジエネレータ
５１２からの出力信号は加算増幅器２９（第２
図）を介してチツプ線DTに印加される。従つて
可聴トーンが電話機１０を介してユーザに伝送さ
れる。例えば、文字“Ｃ”は電話機１０からコンピユ
ータ１８へ下記の如くに伝送される。但し回路５
０はモードセレクタ５２により動作可能にモデ
ム／変換器２０に接続されているものとする。ユ
ーザは電話機１０を介して、最初に＊キーを（短
期間）押し、回路５０を“アルフアモード”にす
る。電話機１０は対応するDTMF信号をモデ
ム／変換器２０に伝送する。DTMF信号がタツ
チトーンデコーダ３４に印加され、このデコーダ
３４は対応する４ビツトコードを発生する。デコ
ーダ３８はこれに呼応して＊信号を発生し、フリ
ツプフロツプ５１６をリセツトし、カウンタ５０
２をイネーブルにする。しかしながらカウンタ５
０２は瞬時的に＊信号によりリセツトされるの
で、次の英文字入力のために零にイニシヤライズ
される。次にユーザは電話機１０からの２のキーを３回
押下する（この２のキーには“Ｃ”が刻印されて
いる）、すなわち２回は290ミリ秒より短かく、１
回は290ミリ秒より長く押す。２のキーが押下さ
れる毎に、電話機１０は適切なDTMF信号をモ
デム／変換器２０に伝送し、タツチトーンデコー
ダ３４は対応する４ビツトコードとデータバリツ
ド信号DVを発生し、デコーダ３８はこれに応答
して信号を発生し、さらにレジスタ４０が前
記４ビツトコード（0010）をラツチする。それぞ
れの場合に、カウンタ５０２はDV信号によりイ
ンクリメントされる。従つてカウント値011が累
算される。しかし短期間のキーの押下について
は、シフトレジスタ５０４は、ハイレベル信号が
レジスタを介してシフトする前にキーの解除によ
り発生した信号の遷移によりリセツトされ
る。従つてこの短期間の押下に応答してストロー
ブ信号が発生されることはない。逆に３番目のキ
ーの押下は290ミリ秒より長いのでレジスタ５０
４を介してハイレベル信号がシフトされANDゲ
ート５０６および５０８をイネーブルにする。従
つてキーの解除に応答してが立上ると、スト
ローブ信号が発生する。この実施例ではラツチデコーダ６０は回路５０
に対応してモード選択コマンドコードを発生する
ので、デコーダ５１０はハイレベル信号をAND
ゲート５０８に発生する。従つて、シフトレジス
タ５０４によりハイレベル信号が供給されると、
トーンジエネレータ５１２がアクテイブになる。
従つて可聴トーンDTラインに印加されるので、
電話機１０を介してユーザに伝送され、キーが十
分に長い期間押されたことを（エントリーが完了
したことを）示す。次にユーザは２のキーを解除
し、信号を立上げる。この結果ストローブ信
号がUART５４に供給され、UART５４がカウ
ンタ５０２の内容（011）とラツチ４０の内容
（0010）によつて示されたアドレスに相当する
ROM４２のロケーシヨンの内容をラツチする。
次にUART５４はシンボルコードをコンピユー
タ内に送る。コンピユータ１８は適切なシーケン
スのOPコードを発生し、上述したように合成音
声による“Ｃ”の表示を行う。上述したこの発明の実施例は特に標準の電話機
を使つて英数字データを伝送する多用途システム
を提供する。複数の異る特定の変換技術のいずれか１つを行
うハードウエアはユーザにより選択でき、送信さ
れるべき、ある特定の種類のデータを入力するの
を容易にする。加えて、“ダイレクトスルー”の
動作モードにより、他の変換技術やコードをコン
ピユータ１８により装うこともできる。さらにシステムの自己テスト機能が備えられて
いる。コンピユータ１８はタツチトーンジエネレ
ータ３２とタツチトーンデコーダ３４との接続を
入力セレクタ２８（OPコードヘキサデシマル
F4）を介して行うことができる。タツチトーン
ジエネレータ３２は所定のシーケンスのDTMF
信号（OPコード1x−Cx、ｘは何らかのヘキサデ
シマル桁）を発生するように構成することができ
る。既知のシーケンスのDTMF信号に対するモ
デム／変換器２０の応答は診断ツールとして利用
できる。又タツチトーンジエネレータ３２はコンピユー
タ１８により所定の電話機への電話接続を創設す
るのに使用できる。さらにモデム／変換器２０の上述の実施例は特
に相対的に少数のカスタムチツプの大規模集積回
路（VLGI）に向いている。例えば入力セレクタ
２８、出力セレクタ３０、コマンドデコーダ３
１、デコーダ３８、レジスタ４０、モードセレク
タ５２、デユアルトーンジエネレータ９２および
回路４４，４６，４９および５０を組合せ、少数
のVLSIカスタムチツプを作ることができる。ラツチデコーダ６０および６０、コマンドデコ
ーダ３１のNANDゲート６８およびフリツプフ
ロツプ７０、ラツチ４０、モードセレクタ５２お
よび回路４４，４６，４８および５０はCPU（例
えばMC6802）、および相関するバス、バツフア、
PROMチツプのような一般的なマイクロプロセ
ツサシステムにより代替可能である。適切な出力
デコーダ回路がマイクロプロセツサ出力信号から
モデム／変換器２０へ各種成分の信号を派生す
る。種々の導線／接続線が図では単線又は群線で示
されているが、これらに限定されるものではなく
当技術分野で理解されている範囲内で種々の導
線／接続線で構成できる。さらに以上の記述はこの発明の好適実施例の例
示に過ぎずこれに限定されるものではない。例え
ば、好適実施例ではモデム／変換器２０からの
DTMF信号に応答したが、例えばパルスコーデ
イング（作成および破壊）又はFSKコーデイン
グからの相互接続スーパバイザデータを送信する
のと使用する変形例又は信号構成にモデム／変換
器２０を適応させることができる。異る電話信号
伝送構成に調和するためには、タツチトーンデコ
ーダ３４はそれに対応した適切なデコーダに変え
るだけで良い。同様に各変換回路４６，４８，５
０はROM４２において共通のメモリバンクを用
いたが、各変換回路にそれぞれ異るバンクのロケ
ーシヨンを備えても良い。このような場合、各変
換回路は所定の配置区画に対して供給される最上
位ビツトが異る。以上述べた変形例やその他の変
形例は添附したクレームに表わされた発明の精神
から逸脱しない範囲で設計や素子の配列を変更で
きる。