JPH0540942U - ウオツチドツグタイマ装置 - Google Patents

ウオツチドツグタイマ装置

Info

Publication number
JPH0540942U
JPH0540942U JP8932991U JP8932991U JPH0540942U JP H0540942 U JPH0540942 U JP H0540942U JP 8932991 U JP8932991 U JP 8932991U JP 8932991 U JP8932991 U JP 8932991U JP H0540942 U JPH0540942 U JP H0540942U
Authority
JP
Japan
Prior art keywords
capacitor
cpu
charging
watchdog timer
timer device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8932991U
Other languages
English (en)
Other versions
JP2546352Y2 (ja
Inventor
博 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8932991U priority Critical patent/JP2546352Y2/ja
Publication of JPH0540942U publication Critical patent/JPH0540942U/ja
Application granted granted Critical
Publication of JP2546352Y2 publication Critical patent/JP2546352Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 本考案は、プログラムが暴走してからＣＰＵ
にリセットをかけるまでの最大待ち時間を容易に設定す
ることのできるウオッチドッグタイマ装置を提供するこ
とを目的とする。 【構成】本考案によれば、定電流回路(11)及びコンデン
サ(５)による充電動作とＮ型ＭＯＳトランジスタ(８)に
よる放電動作とによって直線から成る充放電電圧が得ら
れる為、プログラムが暴走してからＣＰＵ(２)をリセッ
トするまでの時間の設定が容易となる。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、マイクロコンピュータ等に使用されるウオッチドッグタイマ装置に 関する。
【０００２】
【従来の技術】
図３は従来のウオッチドッグタイマ装置を示す図である。 図３において、(１)はプログラム命令にて動作するＣＰＵ(２)を有するマイク ロコンピュータであり、該マイクロコンピュータ(１)は、電源電圧ＶDDが端子( ３)に印加されることによって動作する。また、電源電圧ＶDDは、マイクロコン ピュータ(１)に印加される他に、抵抗(４)及びコンデンサ(５)から成る積分回路 にも印加されており、コンデンサ(５)は抵抗(４)及びコンデンサ(５)で定まる時 定数に応じて充電動作を行うことになる。抵抗(４)及びコンデンサ(５)の接続点 に現れる電圧は端子(６)を介してマイクロコンピュータ(１)内部に取り込まれる 。マイクロコンピュータ(１)内部において、端子(６)と接地端子(７)との間には Ｎ型ＭＯＳトランジスタ(８)が接続されており、該Ｎ型ＭＯＳトランジスタ(８) のゲートには、ＲＯＭ(図示せず)等のプログラム命令によって一定間隔Ｌ0で発 生するクロック信号Ｂ２が印加される。即ち、Ｎ型ＭＯＳトランジスタ(８)はク ロック信号Ｂの発生に同期してコンデンサ(５)の充電電荷の放電を行うのである 。これによって、端子(６)には充放電電圧Ａ２が現れることになる。また、端子 (６)には２段のインバータ(９)(10)が直列接続されており、インバータ(９)の入 力には充放電電圧Ａ２が印加される。ここで、インバータ(９)(10)は共にスレッ ショルド電圧ＴＨを有しており、充放電電圧Ａがスレッショルド電圧ＴＨ以上に なった時にハイレベル(以下「Ｈ」と称する)となるリセット信号Ｃ２により、Ｃ ＰＵ(２)はリセットされる。
【０００３】 以下、図３の動作を図４のタイムチャートを用いて説明する。 まず、マイクロコンピュータ(１)内部においてプログラムが正常に実行され、 クロック信号Ｂ２が定期的に発生した場合、充放電電圧Ａ２はインバータ(９)(1 0)のスレッショルド電圧ＴＨに達することなく常にスレッショルド電圧ＴＨ未満 で充放電を繰り返しており、即ちリセット信号Ｃ２は常にローレベル(以下「Ｌ 」と称する)となっており、これより、ＣＰＵ(２)はリセットされることなく正 常なプログラム命令に応じて正常に動作することになる。
【０００４】 ところが、時間ｔ0からｔ1の間において、プログラムが暴走してしまい、クロ ック信号Ｂ２が定期的に発生することなく期間Ｌ1(＞Ｌ0)経過してから発生する ような場合、充放電電圧Ａ２がインバータ(９)(10)のスレッショルド電圧ＴＨ以 上となってしまう為、リセット信号Ｃ２が「Ｈ」に立ち上がり、これよりＣＰＵ (２)はリセットされ暴走したプログラムによって誤動作するのを防止できること になる。
【０００５】
【考案が解決しようとする課題】
ここで、プログラムが暴走してからＣＰＵ(２)にリセットをかけるまでの最大 待ち時間Ｔmaxはマイクロコンピュータの種類に応じて個々に設定されている。 つまり、プログラムの正常動作時に充放電電圧Ａ２の最大値がインバータ(９)(1 0)のスレッショルド電圧ＴＨ未満となり、且つ、プログラムの暴走時に充放電電 圧Ａ２が個々のマイクロコンピュータに定められた最大待ち時間Ｔmaxでインバ ータ(９)(10)のスレッショルド電圧ＴＨ以上となるように、抵抗(４)及びコンデ ンサ(５)の値を設定し、時定数を決定しなければならない。
【０００６】 しかしながら、時間と抵抗(４)及びコンデンサ(５)の時定数との間の関係には 指数関数が含まれており、予め設定された時間から抵抗(４)及びコンデンサ(５) の値を求めたり、或は抵抗(４)及びコンデンサ(５)の値から最大待ち時間Ｔmax を求めたりするのが繁雑となる問題点があった。 そこで、本考案は、プログラムが暴走してからＣＰＵ(２)にリセットをかける までの最大待ち時間Ｔmaxを容易に設定することのできるウオッチドッグタイマ 装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本考案は、前記問題点を解決する為に成されたものであり、その特徴とすると ころは、電源電圧の充電を行うコンデンサと、ＣＰＵの正常動作時に一定間隔で 発生するクロック信号が印加されることによって前記コンデンサの充電電荷の放 電を行う放電用トランジスタと、前記コンデンサの一端に現れる充放電電圧と所 定のスレッショルド電圧とを比較するインバータ回路と、を備え、前記インバー タ回路の出力レベルに応じて前記ＣＰＵをリセットするウオッチドッグタイマ装 置において、前記コンデンサに充電を行わせるための定電流回路を設けた点であ る。
【０００８】
【作用】
本考案によれば、定電流回路及びコンデンサによる充電動作と放電用トランジ スタによる放電動作とによって直線から成る充放電電圧が得られる為、プログラ ムが暴走してからＣＰＵをリセットするまでの時間の設定が容易となる。
【０００９】
【実施例】
本考案の詳細を図面に従って具体的に説明する。 図１は本考案のウオッチドッグタイマ装置を示す図である。 図１において、マイクロコンピュータ(１)内部にはＣＰＵ(２)、Ｎ型ＭＯＳト ランジスタ(８)、及びインバータ(９)(10)が、またマイクロコンピュータ(１)外 部にはコンデンサ(５)が、図３と同様に設けられている。また、(11)はコンデン サ(５)に充電を行わせるための定電流回路であり、電源電圧ＶDDが印加される端 子(３)とコンデンサ(５)の一端が接続された端子(６)との間に接続されている。 ここで、コンデンサ(５)には定電流が供給されることから、コンデンサ(５)の充 電時に端子(６)に現れる電圧特性は時定数を持つことなく直線状となる。また、 クロック信号Ｂ１は、ＣＰＵ(２)を動作させるためのプログラム命令が正常に実 行されている時に一定間隔Ｌ0毎に発生するものである。また、コンデンサ(５) の充電電荷はクロック信号Ｂ１の発生に同期して放電されるものであり、即ち、 端子(６)には直線的に変化する充放電電圧Ａ１が現れることになる。この充放電 電圧Ａ１はインバータ(９)に印加され、充放電電圧Ａ１がスレッショルド電圧Ｔ Ｈ以上となった時、「Ｈ」となるリセット信号Ｃ１によってＣＰＵ(２)はリセッ トされる。
【００１０】 以下、図１の動作を図２のタイムチャートを用いて説明する。 まず、マイクロコンピュータ(１)内部においてプログラムが正常に実行され、 クロック信号Ｂ１が定期的に発生した場合、充放電電圧Ａ１はインバータ(９)(1 0)のスレッショルド電圧ＴＨに達することなく常にスレッショルド電圧ＴＨ未満 で直線状に充放電を繰り返しており、即ちリセット信号Ｃ１は常にローレベル( 以下「Ｌ」と称する)となっており、これより、ＣＰＵ(２)はリセットされるこ となく正常なプログラム命令に応じて正常に動作することになる。
【００１１】 ところが、時間ｔ0からｔ1の間において、プログラムが暴走してしまい、クロ ック信号Ｂ１が定期的に発生することなく期間Ｌ1(＞Ｌ0)経過してから発生する ような場合、充放電電圧Ａ１がインバータ(９)(10)のスレッショルド電圧ＴＨ以 上となってしまう為、リセット信号Ｃ１が「Ｈ」に立ち上がり、これよりＣＰＵ (２)はリセットされ暴走したプログラムによって誤動作するのを防止できること になる。
【００１２】 ここで、プログラムが暴走してからＣＰＵ(２)にリセットをかけるまでに要す る最大待ち時間Ｔmax、定電流回路(11)から出力される電流Ｉ、コンデンサ(５) の容量Ｃの間には、数１に示す関係がある。
【００１３】
【数１】
【００１４】 即ち、Ｔmax、Ｉ、Ｃの何れをパラメータにしても数１は１次関数となり、Ｔm ax 、Ｉ、Ｃの設定は容易となる。
【００１５】
【考案の効果】
本考案によれば、定電流回路及びコンデンサによる充電動作と放電用トランジ スタによる放電動作とによって直線から成る充放電電圧が得られる為、プログラ ムが暴走してからＣＰＵをリセットするまでの時間の設定が容易となる利点が得 られる。
【図面の簡単な説明】
【図１】本発明のウオッチドッグタイマ装置を示す図で
ある。
【図２】図１の要部を示すタイムチャートである。
【図３】従来のウオッチドッグタイマ装置を示す図であ
る。
【図４】図２の要部を示すタイムチャートである。
【符号の説明】
(１) マイクロコンピュータ (２) ＣＰＵ (５) コンデンサ (８) Ｎ型ＭＯＳトランジスタ (９)(10) インバータ (11) 定電流回路

Claims (3)

    【実用新案登録請求の範囲】
  1. 【請求項１】 電源電圧の充電を行うコンデンサと、Ｃ
    ＰＵの正常動作時に一定間隔で発生するクロック信号が
    印加されることによって前記コンデンサの充電電荷の放
    電を行う放電用トランジスタと、前記コンデンサの一端
    に現れる充放電電圧と所定のスレッショルド電圧とを比
    較するインバータ回路と、を備え、前記インバータ回路
    の出力レベルに応じて前記ＣＰＵをリセットするウオッ
    チドッグタイマ装置において、 前記コンデンサに充電を行わせるための定電流回路を設
    けたことを特徴とするウオッチドッグタイマ装置。
  2. 【請求項２】 少なくとも、前記ＣＰＵ、前記放電用ト
    ランジスタ、前記インバータ回路、及び前記定電流回路
    は、マイクロコンピュータ内部で構成されることを特徴
    とする請求項１記載のウオッチドッグタイマ装置。
  3. 【請求項３】 前記クロック信号は、前記ＣＰＵを動作
    させるためのプログラム命令によって定期的に発生する
    ことを特徴とする請求項２記載のウオッチドッグタイマ
    装置。
JP8932991U 1991-10-30 1991-10-30 ウオッチドッグタイマ装置 Expired - Lifetime JP2546352Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8932991U JP2546352Y2 (ja) 1991-10-30 1991-10-30 ウオッチドッグタイマ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8932991U JP2546352Y2 (ja) 1991-10-30 1991-10-30 ウオッチドッグタイマ装置

Publications (2)

Publication Number Publication Date
JPH0540942U true JPH0540942U (ja) 1993-06-01
JP2546352Y2 JP2546352Y2 (ja) 1997-08-27

Family

ID=13967644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8932991U Expired - Lifetime JP2546352Y2 (ja) 1991-10-30 1991-10-30 ウオッチドッグタイマ装置

Country Status (1)

Country Link
JP (1) JP2546352Y2 (ja)

Also Published As

Publication number Publication date
JP2546352Y2 (ja) 1997-08-27

Similar Documents

Publication Publication Date Title
EP3805034B1 (en) Wake-up circuit and rechargeable device
US8924059B2 (en) Electronic control device and vehicle control system
CA1042977A (en) Voltage monitoring controlling and protecting apparatus employing programmable unijunction transistor
JPH0452916A (ja) 半導体集積回路装置
JPS61285025A (ja) 半導体電力回路
CN111654901B (zh) 休眠唤醒方法及系统
CN105699735B (zh) 电压检测电路
JPH0540942U (ja) ウオツチドツグタイマ装置
CN111064176B (zh) 数控可关断的且可自启动的低功耗电压监视电路
US3453453A (en) One-shot circuit with short retrigger time
US4093909A (en) Method and apparatus for operating a semiconductor integrated circuit at minimum power requirements
JPH06169220A (ja) 発振停止検出回路
US5475654A (en) Intermittent operation circuit
JPS6243390Y2 (ja)
US20230339330A1 (en) Timing control circuit, in-vehicle center console and vehicle
CN112398109B (zh) 一种供电回路、搬运设备及供电控制方法
SU465683A1 (ru) Устройство дл зар да и разр да аккумул торов
JP2853342B2 (ja) 異常発振検出回路
JPH052250U (ja) 集積回路の入力装置
JPS625726Y2 (ja)
JPH024526Y2 (ja)
JPH05313933A (ja) データ処理装置
CN117879143A (zh) 喂食器、掉电工作状态保持装置及其控制方法
IE35976B1 (en) Battery charging apparatus
SU635620A1 (ru) Реле времени