JPH0538625A - 放電加工制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 放電加工時のギャップ間の電圧波形が、電位
分離した状態で実質的に遅延時間なしに検出されるよう
にした放電加工制御装置を提供する。 【構成】 放電加工時の電圧波形を検出する手段を、被
加工物及び電極のギャップ間の電圧波形をパルストラン
ス１４を介することにより電位分離して検出するように
構成すると共に、該パルストランスの一次側が、第二の
スイッチング素子１２を介して該ギャップ間の電圧波形
を印加され、第二のスイッチング素子が放電加工の際の
ゲート信号によりオン制御されるように、構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は放電加工制御装置に関
し、特に放電加工時のギャップ間の電圧波形の検出方式
に関するものである。

【０００２】

【従来の技術】従来、放電加工装置として、図３に示す
ような構成のものが知られている。即ち、この放電加工
装置１は、放電加工を行なうべき被加工物２とこの被加
工物２に対して僅かなギャップ３をもって対向せしめら
れた電極４との間に給電を行なう直流電源５と、この直
流電源５と被加工物２の間に直列に接続されたスイッチ
ング素子６とを備えていて、電圧波形検出装置７によっ
てギャップ３間の電圧波形を検出して、制御装置８によ
り、該スイッチング素子６のゲートに入力されるパルス
状のゲート信号によるオン時間Ｔｏｎを調整することに
よって、所望の波形を有する放電電流を流すようにして
いる。

【０００３】このような構成の放電加工制御装置１によ
れば、ギャップ３の間の電圧は、図４に示すように、ス
イッチング素子６に印加されるゲート信号により電圧及
び電流がゼロの点からＡ点まで立ち上がる。この際、ギ
ャップ３間では、放電は行なわれず絶縁体の領域であ
り、従って電流値はほぼゼロである。Ａ点にて、ギャッ
プ３間で放電が開始されると、電圧が放電開始電圧Ｖｇ
から放電維持電圧Ｖｏまで降下しＢ点に達する。この
際、ギャップ３間では絶縁破壊が成長する領域であり、
その後、Ｂ点からＣ点にかけてはこのギャップ３間で放
電が維持され、プラズマ状態にある。ここで、電圧波形
検出装置７は、一般に電圧波形による影響を排除するた
めにギャップ３間の電圧を電位分離して、電圧波形を検
出するようにしている。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うなギャップ３間の電圧波形の検出方式によれば、電位
分離されていることにより信号の伝達に遅延が発生して
しまい、電圧波形の検出そして放電加工の制御に関し
て、重大な問題が生ずることになってしまう。近年にお
いては、電位分離のためにフォトカプラが使用され得る
ようになり、上述した信号の伝達に関する遅延時間が短
縮されるようになっているが、これによっても、例えば
５０ns〜１００ns程度の高速領域になると、正確な信号
伝達が行われ得なくなってしまうという問題があった。

【０００５】本発明は以上の点に鑑み、放電加工時のギ
ャップ間の電圧波形が電位分離した状態で、実質的に遅
延時間なしに検出され得るようにした放電加工制御装置
を提供することを目的としている。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、放電加工を行なうべき被加工物に
対して僅かなギャップをもって対向せしめられた電極と
の間に給電を行なう直流電源と、この直流電源と被加工
物または電極までの間に直列に接続されたスイッチング
素子とを備えていて、放電加工時の該ギャップ間の電圧
波形を検出して、該電圧波形に基づいて所定のパルス幅
を有するゲート信号にて上記スイッチング素子のオン時
間を調整することにより放電加工を行なうようにした放
電加工装置において、放電加工時の電圧波形を検出する
手段が、上記ギャップ間の電圧波形をパルストランスを
介することにより電位分離して検出するように構成され
ていると共に、このパルストランスの一次側が、第二の
スイッチング素子を介して該ギャップ間の電圧波形を印
加され、この第二のスイッチング素子が、放電加工の際
の前記ゲート信号によりオン制御されるように構成され
ている。

【０００７】

【作用】上記構成によれば、検出すべきギャップ間の電
圧波形が、放電加工時のパルス状のゲート信号と同期し
てパルストランスの一次側に印加されるので、実質的に
遅延時間なしに、このパルストランスの二次側に、電位
分離された状態で、電圧波形が発生せしめられることか
ら、正確な電圧波形の検出が行なわれ得ることとなる。

【０００８】

【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図１は、本発明による放電加工制
御装置の一実施例の構成を示している。この制御装置１
０は、例えば図３に示す放電加工装置１の被加工物２と
電極４のギャップ３の間に生ずる電圧波形が印加される
入力端子１１と、この入力端子１１に対してスイッチン
グ素子１２と整流平滑回路１３を介して接続された一次
側端子１４ａを有するパルストランス１４と、このパル
ストランス１４の二次側端子１４ｂに整流分圧回路１５
を介して接続された出力端子１６と、図３の制御装置８
からのゲート信号が入力される制御入力端子１７と、こ
の制御入力端子１７に対してスイッチング素子、この場
合ＦＥＴ１８，１９、及びコンデンサ２０を介して接続
された二次側端子２１ａと上記スイッチング素子１２の
ゲートに接続された一次側端子２１ｂを有する第二のパ
ルストランス２１とから構成されている。

【０００９】このように構成された制御装置１０によれ
ば、放電加工中の電圧波形が、入力端子１１からスイッ
チング素子１２及び整流平滑回路１３を介してパルスト
ランス１４の一次側に入力され、このパルストランス１
４の二次側から整流平滑回路１５を介して出力端子１６
から出力されるようになっている。

【００１０】ここで、制御入力端子１７に入力されるゲ
ート信号がＬレベルからＨレベルになると、ＦＥＴ１８
がオンとなり、またＦＥＴ１９がオフとなる。ＦＥＴ１
８のオンにより、コンデンサ２０を介してパルストラン
ス２１の二次側端子２１ａに電圧が印加され、これが、
該パルストランス２１を介してスイッチング素子１２の
ゲートに入力されるので、該スイッチング素子１２がオ
ンとなる。従って、パルストランス１４の一次側端子１
４ａには入力端子１１からギャップ間の電圧波形が入力
されることになり、該パルストランス１４は二次側にア
ナログ電圧波形を発生させるので、該電圧波形は整流分
圧回路１５にてダイオード１５ａにより整流された後、
分圧抵抗１５ｂ，１５ｃ，１５ｄによって所望レベルの
電圧波形にされ、出力端子１６から出力される。尚、整
流分圧回路１５の抵抗１５ｅ及びコンデンサ１５ｆは、
位相補正するためのものである。

【００１１】また、制御入力端子１７に入力されるゲー
ト信号がＨレベルからＬレベルになると、ＦＥＴ１８が
オフ、ＦＥＴ１９がオンとなる。これにより、パルスト
ランス２１の二次側の極性が逆転することになり、従っ
てスイッチング素子１２のゲートには負の電圧が印加さ
れることになるため、このスイッチング素子１２はオフ
となり、パルストランス１４の一次側端子１４ａには電
圧が印加され得なくなる。この際、パルストランス１４
の鉄芯に蓄積されていた励磁エネルギーは整流平滑回路
１３のコンデンサ１３ａに蓄積されることとなり、抵抗
１３ｂにより熱エネルギーとして消費される。

【００１２】かくして、入力端子１１に入力されるギャ
ップ間の電圧波形は、放電加工を制御するためのゲート
信号がＨレベルにあるときのみ、出力端子１６に伝達さ
れ得ることとなり、その際の信号伝達の遅延時間は、例
えば数ピコ秒という、実質的に無視し得る程度になる。

【００１３】

【発明の効果】以上述べたように、本発明によれば、検
出すべきギャップ間の電圧波形が、放電加工時のパルス
状のゲート信号と同期してパルストランスの一次側に印
加されるので、実質的に遅延時間なしに、このパルスト
ランスの二次側に電位分離された状態で電圧波形が発生
せしめられることから、正確な電圧波形の検出が行なわ
れることとなる。かくして、本発明によれば、放電加工
時のギャップ間の電圧波形が電位分離した状態で、実質
的に遅延時間なしに検出され得る、極めて優れた放電加
工制御装置が提供される。

【図面の簡単な説明】

【図１】本発明による放電加工制御装置の一実施例を示
す回路図である。

【図２】図１の実施例における入力波形、ゲート信号及
び出力波形を示すタイムチャートである。

【図３】従来の放電加工制御装置の一例を示す回路図で
ある。

【図４】放電加工時の電圧及び電流の変化を示すグラフ
である。

【符号の説明】

１０ 放電加工制御装置 １１ 入力端子 １２ スイッチング素子 １３ 整流平滑回路 １４ パルストランス １５ 整流分圧回路 １６ 出力端子 １７ 制御入力端子 １８ ＦＥＴ １９ ＦＥＴ ２０ コンデンサ ２１ パルストランス

Claims (1)

【特許請求の範囲】
1. 【請求項１】 放電加工を行なうべき被加工物に対して
   僅かなギャップをもって対向せしめられた電極との間に
   給電を行なう直流電源と、該直流電源と被加工物または
   電極までの間に直列に接続されたスイッチング素子とを
   備えていて、放電加工時の該ギャップ間の電圧波形を検
   出して、該電圧波形に基づいて所定のパルス幅を有する
   ゲート信号にて該スイッチング素子のオン時間を調整す
   ることにより放電加工を行なうようにした、放電加工装
   置において、 放電加工時の電圧波形を検出する手段が、上記ギャップ
   間の電圧波形をパルストランスを介することにより位分
   離して検出するように構成されていると共に、該パルス
   トランスの一次側が、第二のスイッチング素子を介して
   該ギャップ間の電圧波形を印加され、該第二のスイッチ
   ング素子が、放電加工の際の前記ゲート信号によりオン
   制御されることを特徴とする、放電加工制御装置。