JPH0536898A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0536898A JPH0536898A JP21279891A JP21279891A JPH0536898A JP H0536898 A JPH0536898 A JP H0536898A JP 21279891 A JP21279891 A JP 21279891A JP 21279891 A JP21279891 A JP 21279891A JP H0536898 A JPH0536898 A JP H0536898A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- semiconductor integrated
- circuit
- integrated circuit
- voltage generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 消費電力を変更することができると共に、短
い製造工期で製造することができる半導体集積回路を提
供する。 【構成】 基準電圧発生回路１，３をオア出力構成で論
理回路２の定電流源に接続する。基準電圧発生回路１の
出力電圧は基準電圧発生回路３の出力電圧よりも高く設
定されている。通常は、基準電圧発生回路１の出力電圧
が基準電圧ＶCSI となるが、レーザ光線等でトリミング
加工してＡ点を切断すると、基準電圧発生回路３の出力
電圧が基準電圧ＶCSI となる。これにより、半導体集積
回路の消費電力を低減することができる。 【効果】 半導体集積回路の製造後に、その用途に応じ
て基準電圧発生回路１の配線を切断するか否かを決定す
ることができるので、従来のように拡散工程のシート抵
抗を変更する場合とは異なって、短い製造工期で半導体
集積回路を製造することができる。
い製造工期で製造することができる半導体集積回路を提
供する。 【構成】 基準電圧発生回路１，３をオア出力構成で論
理回路２の定電流源に接続する。基準電圧発生回路１の
出力電圧は基準電圧発生回路３の出力電圧よりも高く設
定されている。通常は、基準電圧発生回路１の出力電圧
が基準電圧ＶCSI となるが、レーザ光線等でトリミング
加工してＡ点を切断すると、基準電圧発生回路３の出力
電圧が基準電圧ＶCSI となる。これにより、半導体集積
回路の消費電力を低減することができる。 【効果】 半導体集積回路の製造後に、その用途に応じ
て基準電圧発生回路１の配線を切断するか否かを決定す
ることができるので、従来のように拡散工程のシート抵
抗を変更する場合とは異なって、短い製造工期で半導体
集積回路を製造することができる。
Description
【０００１】
【産業上の利用分野】本発明は基準電圧により制御され
る定電流源を備えた半導体集積回路に関する。
る定電流源を備えた半導体集積回路に関する。
【０００２】
【従来の技術】図３は従来のＥＣＬ型の半導体集積回路
を示す回路図である。
を示す回路図である。
【０００３】基準電圧発生回路１は以下に示すように構
成されている。即ち、接地ＧＮＤと最低位電源ＶEEとの
間には抵抗Ｒ1 及びトランジスタＱ1 乃至Ｑ3 が直列に
接続されている。このトランジスタＱ1 乃至Ｑ3 は夫々
そのコレクタがそのベースに接続されている。トランジ
スタＱ4 はそのコレクタが接地ＧＮＤに接続され、その
ベースが抵抗Ｒ1 及びトランジスタＱ1 の相互接続点に
接続され、そのエミッタが抵抗Ｒ2 を介して電源ＶEEに
接続されている。この場合、基準電圧ＶCSI はトランジ
スタＱ4 のエミッタから出力される。
成されている。即ち、接地ＧＮＤと最低位電源ＶEEとの
間には抵抗Ｒ1 及びトランジスタＱ1 乃至Ｑ3 が直列に
接続されている。このトランジスタＱ1 乃至Ｑ3 は夫々
そのコレクタがそのベースに接続されている。トランジ
スタＱ4 はそのコレクタが接地ＧＮＤに接続され、その
ベースが抵抗Ｒ1 及びトランジスタＱ1 の相互接続点に
接続され、そのエミッタが抵抗Ｒ2 を介して電源ＶEEに
接続されている。この場合、基準電圧ＶCSI はトランジ
スタＱ4 のエミッタから出力される。
【０００４】論理回路２は以下に示すように構成されて
いる。即ち、トランジスタＱ5 はそのコレクタが抵抗Ｒ
3 を介して接地ＧＮＤに接続され、そのベースに入力信
号ＩＮを入力する。トランジスタＱ6 はそのコレクタが
抵抗Ｒ4 を介して接地ＧＮＤに接続され、そのベースに
参照電圧ＶRef を入力する。このトランジスタＱ5 ，Ｑ
6 のエミッタは共通接続されており、これによりＥＣＬ
回路を構成している。トランジスタＱ7 はそのコレクタ
がトランジスタＱ5 ，Ｑ6 の共通エミッタに接続され、
そのベースが基準電圧発生回路１のトランジスタＱ4 の
エミッタに接続され、そのエミッタが抵抗Ｒ5 を介して
最低位電源ＶEEに接続されている。トランジスタＱ8 は
そのコレクタが接地ＧＮＤに接続され、そのベースがト
ランジスタＱ6 のコレクタに接続され、そのエミッタが
論理回路２の出力端に接続されている。トランジスタＱ
9 はそのコレクタが論理回路２の前記出力端に接続さ
れ、そのベースが基準電圧発生回路１のトランジスタＱ
4 のエミッタに接続され、そのエミッタが抵抗Ｒ6 を介
して最低位電源ＶEEに接続されている。
いる。即ち、トランジスタＱ5 はそのコレクタが抵抗Ｒ
3 を介して接地ＧＮＤに接続され、そのベースに入力信
号ＩＮを入力する。トランジスタＱ6 はそのコレクタが
抵抗Ｒ4 を介して接地ＧＮＤに接続され、そのベースに
参照電圧ＶRef を入力する。このトランジスタＱ5 ，Ｑ
6 のエミッタは共通接続されており、これによりＥＣＬ
回路を構成している。トランジスタＱ7 はそのコレクタ
がトランジスタＱ5 ，Ｑ6 の共通エミッタに接続され、
そのベースが基準電圧発生回路１のトランジスタＱ4 の
エミッタに接続され、そのエミッタが抵抗Ｒ5 を介して
最低位電源ＶEEに接続されている。トランジスタＱ8 は
そのコレクタが接地ＧＮＤに接続され、そのベースがト
ランジスタＱ6 のコレクタに接続され、そのエミッタが
論理回路２の出力端に接続されている。トランジスタＱ
9 はそのコレクタが論理回路２の前記出力端に接続さ
れ、そのベースが基準電圧発生回路１のトランジスタＱ
4 のエミッタに接続され、そのエミッタが抵抗Ｒ6 を介
して最低位電源ＶEEに接続されている。
【０００５】次に、上述した従来の半導体集積回路の動
作について説明する。トランジスタＱ1 乃至Ｑ4 の順方
向電圧Ｖf が全て等しいものとすると、基準電圧ＶCSI
は最低位電源ＶEEよりも２×Ｖf だけ高い値に設定され
る。このため、定電流源を構成するトランジスタＱ7 ，
Ｑ9 のベースには最低位電源ＶEEよりも２×Ｖf だけ高
い電圧が入力される。このとき、トランジスタＱ7 ，Ｑ
9 の順方向電圧Ｖf がトランジスタＱ1 乃至Ｑ4 の順方
向電圧Ｖf と同じであれば、抵抗Ｒ5 ，Ｒ6 の両端間に
かかる電圧はＶf となる。従って、論理回路２には、Ｖ
f ／Ｒ5 及びＶf ／Ｒ6 の定電流が常に供給される。定
電流Ｖf ／Ｒ5 は入力信号ＩＮと参照電圧ＶRef との間
の高低関係に基づいてトランジスタＱ5 又はＱ6 に流
れ、ＥＣＬ回路の出力はトランジスタＱ8 で駆動されて
出力される。
作について説明する。トランジスタＱ1 乃至Ｑ4 の順方
向電圧Ｖf が全て等しいものとすると、基準電圧ＶCSI
は最低位電源ＶEEよりも２×Ｖf だけ高い値に設定され
る。このため、定電流源を構成するトランジスタＱ7 ，
Ｑ9 のベースには最低位電源ＶEEよりも２×Ｖf だけ高
い電圧が入力される。このとき、トランジスタＱ7 ，Ｑ
9 の順方向電圧Ｖf がトランジスタＱ1 乃至Ｑ4 の順方
向電圧Ｖf と同じであれば、抵抗Ｒ5 ，Ｒ6 の両端間に
かかる電圧はＶf となる。従って、論理回路２には、Ｖ
f ／Ｒ5 及びＶf ／Ｒ6 の定電流が常に供給される。定
電流Ｖf ／Ｒ5 は入力信号ＩＮと参照電圧ＶRef との間
の高低関係に基づいてトランジスタＱ5 又はＱ6 に流
れ、ＥＣＬ回路の出力はトランジスタＱ8 で駆動されて
出力される。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体集積回路においては、回路構成が固定さ
れているため、例えば、動作速度を遅くして消費電力を
低減したい場合、回路で使用されている抵抗の抵抗値を
大きくする必要がある。この場合、拡散工程のシート抵
抗を大きくする必要があるため、半導体集積回路の製造
工期が著しく長くなるという問題点がある。
た従来の半導体集積回路においては、回路構成が固定さ
れているため、例えば、動作速度を遅くして消費電力を
低減したい場合、回路で使用されている抵抗の抵抗値を
大きくする必要がある。この場合、拡散工程のシート抵
抗を大きくする必要があるため、半導体集積回路の製造
工期が著しく長くなるという問題点がある。
【０００７】本発明はかかる問題点に鑑みてなされたも
のであって、消費電力を変更することができると共に、
短い製造工期で製造することができる半導体集積回路を
提供することを目的とする。
のであって、消費電力を変更することができると共に、
短い製造工期で製造することができる半導体集積回路を
提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る半導体集積
回路は、基準電圧を発生する基準電圧発生部と、前記基
準電圧に基づいて定電流を供給する定電流源とを有し、
前記基準電圧発生部はトリミング加工によって所定の部
分を切断することによりその基準電圧が変更可能である
ことを特徴とする。
回路は、基準電圧を発生する基準電圧発生部と、前記基
準電圧に基づいて定電流を供給する定電流源とを有し、
前記基準電圧発生部はトリミング加工によって所定の部
分を切断することによりその基準電圧が変更可能である
ことを特徴とする。
【０００９】
【作用】本発明においては、例えば、基準電圧発生部は
出力電圧が相互に異なる第１及び第２の基準電圧発生回
路をオア出力構成で接続し、レーザ光線等でトリミング
加工して前記第１又は前記第２の基準電圧発生回路の接
続配線を切断することにより、基準電圧発生部の基準電
圧を変化させることができる。また、基準電圧発生部内
に複数個の抵抗を並列接続し、レーザ光線等でトリミン
グ加工して前記複数個の抵抗の配線を適宜切断すること
により、基準電圧発生部の基準電圧を変化させることが
できる。このようにして基準電圧を変化させると、定電
流源の定電流が変化するため、半導体集積回路の消費電
力を変更することができる。本発明によれば、半導体集
積回路の製造後に、その用途に応じてトリミング加工を
行うことができるので、従来のように拡散工程のシート
抵抗を変更する場合とは異なって、短い製造工期で半導
体集積回路を製造することができる。
出力電圧が相互に異なる第１及び第２の基準電圧発生回
路をオア出力構成で接続し、レーザ光線等でトリミング
加工して前記第１又は前記第２の基準電圧発生回路の接
続配線を切断することにより、基準電圧発生部の基準電
圧を変化させることができる。また、基準電圧発生部内
に複数個の抵抗を並列接続し、レーザ光線等でトリミン
グ加工して前記複数個の抵抗の配線を適宜切断すること
により、基準電圧発生部の基準電圧を変化させることが
できる。このようにして基準電圧を変化させると、定電
流源の定電流が変化するため、半導体集積回路の消費電
力を変更することができる。本発明によれば、半導体集
積回路の製造後に、その用途に応じてトリミング加工を
行うことができるので、従来のように拡散工程のシート
抵抗を変更する場合とは異なって、短い製造工期で半導
体集積回路を製造することができる。
【００１０】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１１】図１は本発明の第１の実施例に係る半導体
集積回路を示す回路図である。なお、本実施例は従来例
回路に加えて基準電圧発生回路１に対してオア出力構成
の基準電圧発生回路３を設けたものであるので、図１に
おいて図３と同一物には同一符号を付してその部分の詳
細な説明は省略する。
集積回路を示す回路図である。なお、本実施例は従来例
回路に加えて基準電圧発生回路１に対してオア出力構成
の基準電圧発生回路３を設けたものであるので、図１に
おいて図３と同一物には同一符号を付してその部分の詳
細な説明は省略する。
【００１２】基準電圧発生回路３は以下に示すように構
成されている。即ち、接地ＧＮＤと最低位電源ＶEEとの
間には抵抗Ｒ7 及びトランジスタＱ10，Ｑ11が直列に接
続されている。トランジスタＱ10はそのコレクタがその
ベースに接続されている。トランジスタＱ11はそのコレ
クタが抵抗Ｒ9 を介してそのベースに接続され、そのベ
ースが抵抗Ｒ10を介して最低位電源ＶEEに接続されてい
る。抵抗Ｒ9 ，Ｒ10はその抵抗比が１：２に設定されて
いる。トランジスタＱ12はそのコレクタが接地ＧＮＤに
接続され、そのベースが抵抗Ｒ7 及びトランジスタＱ10
の相互接続点に接続され、そのエミッタが抵抗Ｒ8 を介
して電源ＶEEに接続されている。この場合、基準電圧Ｖ
CSI はトランジスタＱ12のエミッタから出力される。
成されている。即ち、接地ＧＮＤと最低位電源ＶEEとの
間には抵抗Ｒ7 及びトランジスタＱ10，Ｑ11が直列に接
続されている。トランジスタＱ10はそのコレクタがその
ベースに接続されている。トランジスタＱ11はそのコレ
クタが抵抗Ｒ9 を介してそのベースに接続され、そのベ
ースが抵抗Ｒ10を介して最低位電源ＶEEに接続されてい
る。抵抗Ｒ9 ，Ｒ10はその抵抗比が１：２に設定されて
いる。トランジスタＱ12はそのコレクタが接地ＧＮＤに
接続され、そのベースが抵抗Ｒ7 及びトランジスタＱ10
の相互接続点に接続され、そのエミッタが抵抗Ｒ8 を介
して電源ＶEEに接続されている。この場合、基準電圧Ｖ
CSI はトランジスタＱ12のエミッタから出力される。
【００１３】而して、基準電圧発生回路１のトランジス
タＱ4 のエミッタ及び基準電圧発生回路３のトランジス
タＱ12のエミッタは、論理回路２のトランジスタＱ7 ，
Ｑ9のベースに共通接続されている。なお、基準電圧発
生回路１と論理回路２とを相互に接続する配線はレーザ
光線等によりＡ点において切断可能になっている。
タＱ4 のエミッタ及び基準電圧発生回路３のトランジス
タＱ12のエミッタは、論理回路２のトランジスタＱ7 ，
Ｑ9のベースに共通接続されている。なお、基準電圧発
生回路１と論理回路２とを相互に接続する配線はレーザ
光線等によりＡ点において切断可能になっている。
【００１４】次に、上述した本実施例に係る半導体集積
回路の動作について説明する。トランジスタＱ1 乃至Ｑ
12の順方向電圧Ｖfが全て等しいものとすると、抵抗Ｒ9
の両端間には１／２×Ｖf の電圧がかかることにな
り、トランジスタＱ11のコレクタ電圧は最低位電源ＶEE
よりも１．５×Ｖf だけ高い電圧に設定される。このた
め、基準電圧発生回路３の出力電圧は最低位電源ＶEEよ
りも１．５×Ｖf だけ高い電圧になる。一方、基準電圧
発生回路１の出力電圧は最低位電源ＶEEよりも２×Ｖf
だけ高い電圧に設定される。従って、基準電圧ＶCSI は
オア出力の高いほうの値、即ち最低位電源ＶEEよりも２
×Ｖf だけ高い値に設定される。このとき、抵抗Ｒ5 ，
Ｒ6 の両端間にかかる電圧はＶf となり、論理回路２に
はＶf ／Ｒ5 及びＶf ／Ｒ6 の定電流が常に供給され
る。
回路の動作について説明する。トランジスタＱ1 乃至Ｑ
12の順方向電圧Ｖfが全て等しいものとすると、抵抗Ｒ9
の両端間には１／２×Ｖf の電圧がかかることにな
り、トランジスタＱ11のコレクタ電圧は最低位電源ＶEE
よりも１．５×Ｖf だけ高い電圧に設定される。このた
め、基準電圧発生回路３の出力電圧は最低位電源ＶEEよ
りも１．５×Ｖf だけ高い電圧になる。一方、基準電圧
発生回路１の出力電圧は最低位電源ＶEEよりも２×Ｖf
だけ高い電圧に設定される。従って、基準電圧ＶCSI は
オア出力の高いほうの値、即ち最低位電源ＶEEよりも２
×Ｖf だけ高い値に設定される。このとき、抵抗Ｒ5 ，
Ｒ6 の両端間にかかる電圧はＶf となり、論理回路２に
はＶf ／Ｒ5 及びＶf ／Ｒ6 の定電流が常に供給され
る。
【００１５】ここで、基準電圧発生回路１と論理回路２
とを相互に接続する配線をレーザ光線等により切断する
と、基準電圧ＶCSI は基準電圧発生回路３の出力電圧で
決定され、最低位電源ＶEEよりも１．５×Ｖf だけ高い
電圧になる。このとき、抵抗Ｒ5 ，Ｒ6 の両端間にかか
る電圧は０．５×Ｖf となり、抵抗Ｒ5 ，Ｒ6 を流れる
電流は切断前と比較して１／２になるので、消費電力を
実質的に半分に低減することができる。
とを相互に接続する配線をレーザ光線等により切断する
と、基準電圧ＶCSI は基準電圧発生回路３の出力電圧で
決定され、最低位電源ＶEEよりも１．５×Ｖf だけ高い
電圧になる。このとき、抵抗Ｒ5 ，Ｒ6 の両端間にかか
る電圧は０．５×Ｖf となり、抵抗Ｒ5 ，Ｒ6 を流れる
電流は切断前と比較して１／２になるので、消費電力を
実質的に半分に低減することができる。
【００１６】本実施例によれば、出力電圧が相互に異な
る基準電圧発生回路１，３を設け、必要に応じて基準電
圧発生回路１の配線を切断することにより、消費電力を
変更することができる。この場合、半導体集積回路の製
造後に、その用途に応じて基準電圧発生回路１の配線を
切断するか否かを決定することができるので、従来のよ
うに拡散工程のシート抵抗を変更する場合とは異なっ
て、短い製造工期で半導体集積回路を製造することがで
きる。
る基準電圧発生回路１，３を設け、必要に応じて基準電
圧発生回路１の配線を切断することにより、消費電力を
変更することができる。この場合、半導体集積回路の製
造後に、その用途に応じて基準電圧発生回路１の配線を
切断するか否かを決定することができるので、従来のよ
うに拡散工程のシート抵抗を変更する場合とは異なっ
て、短い製造工期で半導体集積回路を製造することがで
きる。
【００１７】なお、基準電圧発生回路１の配線の切断部
はポリシリコンヒューズ等で形成することによりレーザ
光線等で容易に切断することができる。
はポリシリコンヒューズ等で形成することによりレーザ
光線等で容易に切断することができる。
【００１８】図２は本発明の第２の実施例に係る半導体
集積回路を示す回路図である。なお、本実施例は、第１
の実施例とは異なって、基準電圧発生回路３を設けない
で基準電圧発生回路１の構成の一部を変更したものであ
るので、図２において図１と同一物には同一符号を付し
てその部分の詳細な説明は省略する。
集積回路を示す回路図である。なお、本実施例は、第１
の実施例とは異なって、基準電圧発生回路３を設けない
で基準電圧発生回路１の構成の一部を変更したものであ
るので、図２において図１と同一物には同一符号を付し
てその部分の詳細な説明は省略する。
【００１９】即ち、基準電圧発生回路１のトランジスタ
Ｑ4 と接地ＧＮＤとの間には、抵抗Ｒ1 の替わりに、抵
抗Ｒ11乃至Ｒ13が夫々ヒューズＦ1 乃至Ｆ3 を介して並
列に接続されている。なお、ヒューズＦ1 乃至Ｆ3 の抵
抗成分は無視できるものとする。
Ｑ4 と接地ＧＮＤとの間には、抵抗Ｒ1 の替わりに、抵
抗Ｒ11乃至Ｒ13が夫々ヒューズＦ1 乃至Ｆ3 を介して並
列に接続されている。なお、ヒューズＦ1 乃至Ｆ3 の抵
抗成分は無視できるものとする。
【００２０】次に、上述した本実施例に係る半導体集積
回路の動作について説明する。先ず、ヒューズＦ1 乃至
Ｆ3 が非切断状態である場合、基準電圧ＶCSI は抵抗Ｒ
11乃至Ｒ13の並列抵抗値に基づいて設定される。次に、
ヒューズＦ1 乃至Ｆ3を適宜切断した場合には、その切
断の組合せにより数通りの合成抵抗を作ることができ、
その合成抵抗値に基づいて基準電圧ＶCSI を変化させる
ことができる。これにより、半導体集積回路の消費電力
を変更することができる。
回路の動作について説明する。先ず、ヒューズＦ1 乃至
Ｆ3 が非切断状態である場合、基準電圧ＶCSI は抵抗Ｒ
11乃至Ｒ13の並列抵抗値に基づいて設定される。次に、
ヒューズＦ1 乃至Ｆ3を適宜切断した場合には、その切
断の組合せにより数通りの合成抵抗を作ることができ、
その合成抵抗値に基づいて基準電圧ＶCSI を変化させる
ことができる。これにより、半導体集積回路の消費電力
を変更することができる。
【００２１】本実施例によれば、ヒューズＦ1 乃至Ｆ3
の切断の組合せに応じて基準電圧ＶCSI を細かいステッ
プで変化させることができるので、半導体集積回路の消
費電力を細かく調整することができると共に、短い製造
工期で半導体集積回路を製造することができる。
の切断の組合せに応じて基準電圧ＶCSI を細かいステッ
プで変化させることができるので、半導体集積回路の消
費電力を細かく調整することができると共に、短い製造
工期で半導体集積回路を製造することができる。
【００２２】なお、本実施例においては、３対のヒュー
ズＦ1 乃至Ｆ3 及び抵抗Ｒ11乃至Ｒ13を使用して合成抵
抗を形成しているが、並列接続するヒューズ及び抵抗を
増やすことにより基準電圧ＶCSI を更に細かいステップ
で変化させることができる。
ズＦ1 乃至Ｆ3 及び抵抗Ｒ11乃至Ｒ13を使用して合成抵
抗を形成しているが、並列接続するヒューズ及び抵抗を
増やすことにより基準電圧ＶCSI を更に細かいステップ
で変化させることができる。
【００２３】また、上記各実施例においては、定電流源
を含む論理回路を備えた半導体集積回路について説明し
たが、本発明は記憶回路を備えた半導体集積回路等にも
適用することができる。
を含む論理回路を備えた半導体集積回路について説明し
たが、本発明は記憶回路を備えた半導体集積回路等にも
適用することができる。
【００２４】
【発明の効果】以上説明したように本発明によれば、ト
リミング加工により基準電圧発生部の所定の部分を切断
することにより基準電圧を変化させるから、半導体集積
回路の消費電力を変更することができる。この場合、半
導体集積回路の製造後に、その用途に応じてトリミング
加工を行うことができるので、従来のように拡散工程の
シート抵抗を変更する場合とは異なって、短い製造工期
で半導体集積回路を製造することができる。
リミング加工により基準電圧発生部の所定の部分を切断
することにより基準電圧を変化させるから、半導体集積
回路の消費電力を変更することができる。この場合、半
導体集積回路の製造後に、その用途に応じてトリミング
加工を行うことができるので、従来のように拡散工程の
シート抵抗を変更する場合とは異なって、短い製造工期
で半導体集積回路を製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る半導体集積回路を
示す回路図である。
示す回路図である。
【図２】本発明の第２の実施例に係る半導体集積回路を
示す回路図である。
示す回路図である。
【図３】従来のＥＣＬ型の半導体集積回路を示す回路図
である。
である。
１，３；基準電圧発生回路 ２；論理回路 Ｑ1 乃至Ｑ12；トランジスタ Ｒ1 乃至Ｒ13；抵抗 Ｆ1 乃至Ｆ3 ；ヒューズ
Claims (1)
- 【特許請求の範囲】 【請求項１】 基準電圧を発生する基準電圧発生部と、
前記基準電圧に基づいて定電流を供給する定電流源とを
有し、前記基準電圧発生部はトリミング加工によって所
定の部分を切断することによりその基準電圧が変更可能
であることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21279891A JPH0536898A (ja) | 1991-07-29 | 1991-07-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21279891A JPH0536898A (ja) | 1991-07-29 | 1991-07-29 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536898A true JPH0536898A (ja) | 1993-02-12 |
Family
ID=16628559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21279891A Pending JPH0536898A (ja) | 1991-07-29 | 1991-07-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536898A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745830B2 (en) | 1995-06-06 | 2010-06-29 | Lg Display Co., Ltd. | LCD with increased pixel opening sizes |
-
1991
- 1991-07-29 JP JP21279891A patent/JPH0536898A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7745830B2 (en) | 1995-06-06 | 2010-06-29 | Lg Display Co., Ltd. | LCD with increased pixel opening sizes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804868A (en) | BiMOS logical circuit | |
| US7485931B2 (en) | Semiconductor integrated circuit | |
| JP2743401B2 (ja) | Ｅｃｌ回路 | |
| US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
| JPH0536898A (ja) | 半導体集積回路 | |
| JP3322600B2 (ja) | 電流調整回路 | |
| US6002288A (en) | Current limiting circuit and method that may be shared among different circuitry | |
| EP0504559A2 (en) | Clamping circuit | |
| EP0615182B1 (en) | Reference current generating circuit | |
| KR900001746B1 (ko) | 바이 씨 모스에 의한 고전압 대전력 구동회로 | |
| US5945842A (en) | Output circuit for conversion from CMOS circuit level to ECL circuit level | |
| JPH0360216A (ja) | 論理回路 | |
| JP2655045B2 (ja) | Ｅｃｌ回路 | |
| JP2699821B2 (ja) | レベル変換回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| KR940002812B1 (ko) | 저전류 기동회로 | |
| US5406136A (en) | High speed ECL output circuit having reduced power consumption | |
| JPH0256850B2 (ja) | ||
| JP2000286344A (ja) | カレントミラー回路及び該回路を用いた発光素子の駆動回路 | |
| JPH1039940A (ja) | 制御された電源 | |
| US4476429A (en) | High voltage bubble memory pulse generator output stage | |
| JP2000022459A (ja) | 電流駆動回路 | |
| JPS628075B2 (ja) | ||
| JPH04282915A (ja) | レベル変換回路 | |
| JPH08250310A (ja) | 抵抗のトリミング回路 |