JPH0536835U - Ｉｃテスタ - Google Patents

Ｉｃテスタ

Info

Publication number
JPH0536835U
JPH0536835U JP8406091U JP8406091U JPH0536835U JP H0536835 U JPH0536835 U JP H0536835U JP 8406091 U JP8406091 U JP 8406091U JP 8406091 U JP8406091 U JP 8406091U JP H0536835 U JPH0536835 U JP H0536835U
Authority
JP
Japan
Prior art keywords
circuit
cable
peu
output
pgu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8406091U
Other languages
English (en)
Inventor
重己 駒形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP8406091U priority Critical patent/JPH0536835U/ja
Publication of JPH0536835U publication Critical patent/JPH0536835U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 ＩＣテスタ本体とテストヘッドとの間の接続
ケーブルの容量を軽減させる。 【構成】 ＩＣテスタ本体３のＰＧＵ（パターンジェネ
レータユニット）とテストヘッド２のＰＥＵ（ピンエレ
クトロニックスユニット）との間のケーブルＣ1 の両端
を、リレーＲ1 ，Ｒ2 により、パターン発生回路ＰＳ／
ドライバ回路ＤＲ側と、ＤＣＵ（直流ユニット）／第
１，第２の直流回路Ｆ，Ｓ側とに切換接続して使用す
る。同様に、ケーブルＣ2 の両端をパターンチェック回
路ＰＣ／比較回路ＣＰ側と、ＤＣＵ／第１，第２直流回
路Ｆ，Ｓ側とに切換接続するようにしてもよい。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
この考案はＩＣテスタに関し、特にＩＣテスタ本体とテストヘッドとの間を接 続するケーブル容量の軽減に関する。
【０００２】
【従来の技術】
ＩＣテスタは図２に示すように、被試験ＩＣ１の端子ピンを接続するテストヘ ッド２とＩＣテスタ本体３とが分離されて設けられ、例えば７ｍ程度の比較的長 いケーブルＣ1 ，Ｃ2 ，Ｃ3 等で互いに接続される。テストヘッド２にはＰＥＵ （ピンエレクトロニックスユニット）が６４枚搭載され、各ユニットには、図で は１ＣＨ（チャンネル）分の測定回路しか示していないが、実際には８ＣＨ分が 実装され、テストヘッド２には合計６４×８＝５１２ＣＨ分の測定回路が搭載さ れる。
【０００３】 本体３には、３２〜６４ＣＨ分の測定回路を実装した複数のＰＧＵ（パターン ジェネレータユニット）と、直流電圧をＰＧＵの測定用入出力端子ｔに供給した り、同端子ｔの直流電圧を測定したりするための回路を８〜１６ＣＨ分実装した 複数のＤＣＵ（直流ユニット）とが搭載される。 ＰＧＵのパターン発生回路ＰＳの出力は、ケーブルＣ1 を通じてＰＧＵのドラ イバ回路ＤＲに供給される。ドライバ回路ＤＲでは、ＥＣＬ（エミッタカップル ドロジック）レベルの入力信号が、被試験ＩＣ１に適合したレベル（例えばＴＴ Ｌレベル）の信号に変換され、測定用入出力端子ｔを介して被試験ＩＣ１の該当 端子に供給される。
【０００４】 ＰＥＵの端子ｔのディジタル信号の高又は低レベルの電圧は、比較回路ＣＰＣ の比較器ＣＰ1 ，ＣＰ2 で基準電圧ＥS1，ＥS2とそれぞれ比較される。比較器Ｃ Ｐ1 ，ＣＰ2 の出力はケーブルＣ2 を通じてＰＧＵのパターンチェック回路ＰＣ に供給され、被試験ＩＣ１の該当端子に期待通りのパターンが発生しているか否 かがチェックされる。
【０００５】 ＤＣＵの直流電圧発生回路ＤＣＳの出力は、ケーブルＣ3 及びＰＥＵの第１直 流回路Ｆを介して測定用入出力端子ｔに供給される。一方、同端子ｔの電圧は第 ２直流回路Ｓ及びケーブルＣ3 を介してＤＣＵの電圧測定回路ＶＭに入力される 。ＰＥＵの端子ｔからＤＣＵの電圧測定回路ＶＭに至る第２信号線Ｌ2 をセンス ライン、同端子ｔから直流電圧発生回路ＤＣＳの出力端に至る第１信号線Ｌ1 を ホース（ＦＯＲＣＥ；力）ラインと呼んでいる。
【０００６】 なお、ＰＧＵよりケーブルＣ1 を通じて試験パターンを被試験ＩＣ１に供給す るときにはＰＥＵのドライバ回路ＤＲのスイッチＳＷ1 はオン、第１，第２直流 回路Ｆ，ＳのスイッチＳＷ2 ，ＳＷ3 はオフとされる。一方、被試験ＩＣ１の該 当端子に直流電圧を供給したり、該当端子の直流レベルを測定するときにはスイ ッチＳＷ2 ，ＳＷ3 はオンとされ、スイッチＳＷ1 はオフとされ、そのときＰＧ Ｕから試験パターンは供給されない。従って、比較回路ＣＰＣの出力信号も存在 しない。
【０００７】
【考案が解決しようとする課題】
ＩＣテスタには例えば５１２ＣＨと言う多数の試験チャンネルが収容され、テ ストヘッド２とＩＣテスタ本体３とを接続するための長いケーブルＣ1 ，Ｃ2 ， Ｃ3 はそれぞれ５１２本必要となり、配線工事の工数及び、試験室内のケーブル 収納スペースが共に大きくなる問題があった。この考案はこのような実情に鑑み てなされたものであり、テストヘッド２と本体３間のケーブル容量を軽減させる ことを目的としている。
【０００８】
【課題を解決するための手段】
この考案では前記ケーブルＣ1 （又はＣ2 ）と前記ケーブルＣ3 とをいずれか 一方のケーブルで共用し、前記ＰＥＵと、前記ＰＧＵとに設けた切替スイッチ手 段により、その共用したケーブルをいずれかに切替えて使用する。
【０００９】
【実施例】
この考案の実施例を図１に、図２と対応する部分に同じ符号を付し、重複説明 を省略する。この考案では、従来のケーブルＣ1 （又はＣ2 ）とＣ3 とをいずれ かのケーブルで共用する。図の例ではＣ1 が使用され、Ｃ3 は削除される。共用 化のため、ＰＧＵにリレーＲ1 、ＰＥＵにリレーＲ2 がそれぞれ設けられ、それ らの接点群ｒ1 及びｒ2 によりケーブルＣ1 の両端はパターン発生回路ＰＳ／ド ライバ回路ＤＲ側と、直流ユニットＤＣＵ／第１，第２直流回路Ｆ，Ｓ側とに切 換接続される。
【００１０】 リレーＲ1 ，Ｒ2 はＰＧＵに設けたリレー制御回路ＲＣによりオン、オフ制御 される。リレーＲ2 を制御するための制御線ＲＬがＰＧＵ〜ＰＥＵ間にＣＨ当り １本追加される。また、ＰＧＵの接点群ｒ1 の一方の固定接点が導体、パターン ＰＴを介して、更にケーブルＣ4 を介してＤＣＵに接続される。ケーブルＣ4 は ＩＣテスタ本体３内のＰＧＵとＤＣＵとを接続するものであるから、ごく短かく 又簡単なものでよい。また制御線ＲＬは、リレー電流を供給するためのものであ るので特にシールドする必要はない。
【００１１】 図１では従来のケーブルＣ1 とＣ3 とを共用化した場合を示したが、同様にケ ーブルＣ2 とＣ3 とを共用化してもよいことは明らかである。
【００１２】
【考案の効果】
この考案によれば、スイッチ手段の切換によって、ＩＣテスタ本体３とテスト ヘッド２とを接続するケーブルＣ1 （又はＣ2 ）とケーブルＣ3 とを共用化して いるため、長尺のシールドされた２芯ケーブル１本分がＣＨ当り節減される。一 方、スイッチ手段をオン／オフさせる制御線がＣＨ当り１本追加されるが、これ はシールド無しのごく簡単な線で十分であるので、５１２ＣＨ分と言うように大 容量の接続ケーブル全体として見ると、この考案によりケーブル容量の軽量化の 効果がよくわかる。
【提出日】平成４年８月２６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】 本体３には、３２〜６４ＣＨ分の測定回路を実装した複数のＰＧＵ（パターン ジェネレータユニット）と、直流電圧をＰＥＵの測定用入出力端子ｔに供給した り、同端子ｔの直流電圧を測定したりするための回路を８〜１６ＣＨ分実装した 複数のＤＣＵ（直流ユニット）とが搭載される。 ＰＧＵのパターン発生回路ＰＳの出力は、ケーブルＣ1 を通じてＰＥＵのドラ イバ回路ＤＲに供給される。ドライバ回路ＤＲでは、ＥＣＬ（エミッタカップル ドロジック）レベルの入力信号が、被試験ＩＣ１に適合したレベル（例えばＴＴ Ｌレベル）の信号に変換され、測定用入出力端子ｔを介して被試験ＩＣ１の該当 端子に供給される。
【図面の簡単な説明】
【図１】この考案の実施例を示すブロック図。
【図２】従来のＩＣテスタのブロック図。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年８月２６日
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ＰＧＵ（パターンジェネレータユニッ
    ト）とＤＣＵ（直流ユニット）とがＩＣテスタ本体に搭
    載され、ＰＥＵ（ピンエレクトロニックスユニット）が
    テストヘッドに搭載され、 前記ＰＧＵ内のパターン発生回路の出力が、第１ケーブ
    ルを介して前記ＰＥＵ内のＩＣドライバ回路に接続さ
    れ、そのＩＣドライバ回路の出力が、前記ＰＥＵ内の被
    試験ＩＣの所定の端子に接続される測定用入出力端子に
    接続され、 その測定用入出力端子の電圧が、前記ＰＥＵの比較回路
    の入力に供給され、その比較回路の出力が、第２ケーブ
    ルを介して前記ＰＧＵのパターンチェック回路に接続さ
    れ、 前記ＤＣＵの直流電圧発生回路の出力が、第３ケーブル
    内の第１信号線を介して前記ＰＥＵの第１直流回路に接
    続され、その第１直流回路の出力が、前記測定用入出力
    端子に接続され、 その測定用入出力端子が、前記ＰＥＵの第２直流回路の
    入力に接続され、その第２直流回路の出力が、前記第３
    ケーブルの第２信号線を介して前記ＤＣＵの電圧測定回
    路に接続されて成るＩＣテスタにおいて、 前記第１（又は第２）ケーブルと前記第３ケーブルとを
    いずれか一方のケーブルで共用し、前記ＰＥＵと、前記
    ＰＧＵとに設けた切替スイッチ手段により、その共用し
    たケーブルをいずれかに切替えて使用することを特徴と
    するＩＣテスタ。
JP8406091U 1991-10-17 1991-10-17 Ｉｃテスタ Pending JPH0536835U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8406091U JPH0536835U (ja) 1991-10-17 1991-10-17 Ｉｃテスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8406091U JPH0536835U (ja) 1991-10-17 1991-10-17 Ｉｃテスタ

Publications (1)

Publication Number Publication Date
JPH0536835U true JPH0536835U (ja) 1993-05-18

Family

ID=13819956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8406091U Pending JPH0536835U (ja) 1991-10-17 1991-10-17 Ｉｃテスタ

Country Status (1)

Country Link
JP (1) JPH0536835U (ja)

Similar Documents

Publication Publication Date Title
DE69320503D1 (de) Dreizustandspuffer für ein System mit zweifacher Speisespannung
GB2237941A (en) Data processing apparatus having improved power supply system
KR850000875A (ko) 비데오 성분 상호 연결장치
KR870003393A (ko) 반도체 시험장치
EP0414014B1 (en) Semiconductor device and method of testing the same
JPH0536835U (ja) Ｉｃテスタ
US7026822B1 (en) High voltage switching matrix for electrical safety compliance test equipment
US5276355A (en) Change-over circuit for tester implemented by using diode-bridge type analog switches
US4970505A (en) Three stage switching apparatus
JP2937619B2 (ja) 半導体集積回路装置
JP3239864B2 (ja) 電源／ｇｎｄ端子導通試験用テストボード
US6087844A (en) IC testing device
JPH06167945A (ja) 多点入出力装置の表示装置
JPH1019972A (ja) Ｉｃ試験装置
JP2579883Y2 (ja) Ｉｃ搬送装置用試験装置
KR0119155Y1 (ko) 전전자 교환기 가입자 보드의 릴레이 회로
KR100327333B1 (ko) 다수개의 전원 핀들을 갖는 집적회로 장치를 테스트하는 테스트 장비
JP3808690B2 (ja) 複数電源接続装置
JP4291069B2 (ja) 回路切換装置およびその制御方法
JPH0559354U (ja) Ｉｃ試験装置
JPH045585A (ja) 汎用エージング装置
JPS60263222A (ja) キ−ボ−ド装置
JPH08129051A (ja) 素子特性測定装置及び素子特性測定方法
CN118244094A (zh) 通用数字信号调试装置
JP2000121703A (ja) 半導体モジュールの電気的特性試験方法及びその装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981201