JPH0534799U - プロロジツクデコーダ - Google Patents

Abstract

(57)【要約】 【目的】 プロロジックデコーダをデジタル信号処理に
よって実現した場合、信号反転をきわめて簡単な構成で
実現したプロロジックデコーダを提供すること。 【構成】 デジタル信号処理によって実現されたプロロ
ジックデコーダにおいて、反転すべきデジタルデータを
受けて２の補数演算をする補数演算手段からなる信号反
転回路１５を設けた。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はドルビー方式のプロロジックデコーダに関する。

【０００２】

【従来の技術】

従来のドルビー方式のプロロジックデコーダはエンコードされたソース信号Ｌ ｔおよびＲｔから方向性強調の制御量を検出し、制御量に基づいて左（Ｌ）、右 （Ｒ）、センタ（Ｃ）およびサラウンド（Ｓ）の４チャンネル出力を使用して音 源に対して明瞭な定位と移動を行わせるものである。

【０００３】 このデコーダは図２に示す如く構成されている。バランス制御回路１に入力さ れたソース信号ＬｔおよびＲｔ自身にレベル差を生じたときに、入力の積分され た平均レベルの比較を行って、いずれか一方の音量レベルを制御することによっ てレベル差を自動補正する。

【０００４】 バランス制御回路１からの出力それぞれにノイズ発生器８から出力したノイズ を加算器９および１０によって各別に加えて、出力４チャンネルの音量調節を行 う。この音量調節はマスタレベル制御回路７の音量ボリュームと共に調整時に使 用される。

【０００５】 音量調整されたバランス制御回路１からの出力はアダプティブマトリックス回 路２に供給して、ソース信号の絶対値｜Ｌｔ｜と｜Ｒｔ｜のレベル差、｜Ｌｔ＋ Ｒｔ｜と｜Ｌｔ−Ｒｔ｜のレベル差を対数でとったものを制御量として使用し、 方向性強調を行うために支配的な音の成分について方向性を検出して、その成分 に対してＬ、Ｃ、Ｒ、Ｓチャンネルのいずれかに定位させる。

【０００６】 アダプティブマトリックス回路２の出力中のＳチャンネルの出力については、 遅延回路３、７ｋＨｚのローパスフィルタ４およびドルビーモディファイドＢタ イプノイズ低減回路５からなる回路に供給して、エンコード時とは逆操作を行う 。

【０００７】 一方、アダプティブマトリックス回路２の出力中のＬ、ＣおよびＲチャンネルの 出力についてはモード制御回路６に供給して、Ｃチャンネルのスピーカがないと きにＣチャンネルの出力をＬおよびＲのチャンネルに分配するモードへの切り換 えを行う。

【０００８】 ドルビーモディファイドＢタイプノイズ低減回路５の出力およびモード制御回 路６からの出力はマスタレベル制御回路７に供給して、レベル制御して、Ｌ、Ｒ 、Ｃ、Ｓチャンネルの出力を送出する。

【０００９】

【考案が解決しようとする課題】

しかるに、従来のプロロジックデコーダにおいてドルビーモディファイドＢタ イプノイズ低減回路の設計によってはドルビーモディファイドＢタイプノイズ低 減回路の入力の極性を反転することが必要な場合が生ずる。一方、従来のプロロ ジックデコーダは主にアナログ回路構成であり、ローパスフィルタの出力を反転 増幅器で増幅することによって極性反転を行っていた。

【００１０】 しかし、プロロジックデコーダをデジタル信号処理によって実現した場合、極 性反転に反転増幅器を用いることはアナログ変換、さらにデジタル変換などの変 換を必要とし、構成が煩雑となるという問題点があった。

【００１１】 本考案はプロロジックデコーダをデジタル信号処理によって実現した場合、信 号性反転をきわめて簡単な構成で実現したプロロジックデコーダを提供すること を目的とする。

【００１２】

【課題を解決するための手段】

本考案のプロロジックデコーダは、デジタル信号処理によって実現されたプロ ロジックデコーダにおいて、信号反転を、反転すべきデジタルデータを受けて２ の補数演算をする補数演算手段によって行うことを特徴とする。

【００１３】

【作用】

本考案のプロロジックデコーダによれば、反転すべきデジタルデータの反転が 補数演算手段によってなされ、信号反転が簡単な構成できて、ドルビーモディフ ァイドＢタイプノイズ低減回路の入力の極性を反転することが必要な場合が生じ ても構成が複雑にならず、ドルビーモディファイドＢタイプノイズ低減回路の出 力を基準としてチャンネルＬ、ＲおよびＣの各信号を極性反転する場合でも簡単 な構成で行うことができることになる。

【００１４】

【実施例】

以下、本考案を実施例により説明する。 図１は本考案の一実施例の構成を示すブロック図である。 本実施例のプロロジックデコーダは、バランス制御回路１、アダプティブマト リックス回路２、遅延回路３、ローパスフィルタ４、ドルビーモデイファイドＢ タイプノイズ低減回路５、モード制御回路６およびマスタレベル制御回路７を備 えており、これらの構成は従来の場合と同様であり、重複を避けるためその説明 は省略する。

【００１５】 左右チャンネルのソース入力信号をプリエンファシスしたうえＡ／Ｄ変換され たデジタルデータと、左右チャンネルのソース入力デジタルデータとはプロロジ ックデコーダへの入力としてセレクタ回路１１に送給され、セレクタ１１に供給 される外部からの選択信号に基づいてその一方を選択して、出力する。

【００１６】 セレクタ回路１１からの出力はデジタルオーディオインタフェースレシーバ１ ２に送給する。デジタルオーディオインタフェースレシーバ１２は例えば日本電 子機械工業会規格ＣＰー３４０に規定されているデジタルオーディオインタフェ ースレシーバであって、入力データを所定フォーマットのデータに変換して送出 すると共に、入力データがプリエンファシスされたデータかプリエンファシスさ れていないデータかを判別し、判別出力を切替制御信号として送出する。

【００１７】 デジタルオーディオインタフェースレシーバ１２で所定フォーマットに変換さ れた入力データはディエンファシスフィルタ１３に送給する。ディエンファスフ ィルタ１３の出力とデジタルオーディオインタフェースレシーバ１２によって所 定フォーマットのデータに変換された入力データはそれぞれ各別に切替スイッチ 回路１４の入力端子に印加してある。

【００１８】 切替スイッチ回路１４はデジタルオーディオインタフェースレシーバ１２の判 別出力が切替制御信号として供給されて、デジタルオーディオインタフェースレ シーバ１２の入力がプリエンファシスされていると判別したときはディエンファ シスフィルタ１３の出力を選択し、プリエンファシスされていないと判別したと きはデジタルオーディオインタフェースレシーバ１２の入力を選択する。

【００１９】 一方、ローパスフィルタ４の出力は、２の補数演算をする補数演算回路からな る信号反転回路１５に送給し、信号反転回路１５の出力とローパスフィルタ４の 出力とは切替スイッチ回路１６の入力端にそれぞれ各別に印加してある。

【００２０】 切替スイッチ回路１６にはドルビーモディファイドＢタイプノイズ低減回路５ の入力の極性を反転することが必要な場合には信号反転回路１５の入力を選択さ せ、かつ入力の極性を反転することが必要でないときはローパスフィルタ４の出 力を選択させる切替信号が供給されていて、切替スイッチ回路１６は切替信号に 基づいて入力の一方を選択してドルビーモディファイドＢタイプノイズ低減回路 ５へ送給する。

【００２１】 ここで、ドルビーモデイファイドＢタイプノイズ低減回路５を除いて、バラン ス制御回路１、アダプティブマトリックス回路２、遅延回路３、ローパスフィル タ４、モード制御回路６およびマスタレベル制御回路７はデジタル信号処理によ って実現され、アナログ回路構成の場合と同一の機能を実現してある。

【００２２】 さらに、セレクタ回路１１、デジタルオーディオインタフェースレシーバ１２ 、ディエンファシスフィルタ１３、切替スイッチ回路１４、信号反転回路１５お よび切替スイッチ回路１６もデジタル信号処理によって実現してある。

【００２３】 上記のように構成した本実施例において、セレクタ１１へ供給した選択信号に 伴ってセレクタ１１へ送給されている入力デジタルデータの一方が選択される。 セレクタ１１によって選択された入力デジタルデータはデジタルオーディオイン タフェースレシーバ１２に供給されて、所定のフォーマットに変換されると共に 、プリエンファシスの有無が判別される。

【００２４】 セレクタ１１によって左右チャンネルのソース入力信号をプリエンファシスし たうえＡ／Ｄ変換されたデジタルデータが選択されたときは、Ａ／Ｄ変換の前に プリエンファシスされているために、デジタルオーディオインタフェースレシー バ１２によってプリエンファシスされていると判別される。

【００２５】 したがって、切替スイッチ回路１４によってディエンファシスフィルタ１３は バイパスされて、所定フォーマットに変換されたＡ／Ｄ変換した左右ソースのデ ジタルデータがバランス制御回路１に入力される。

【００２６】 セレクタ１１によって左右チャンネルのソース入力デジタルデータが選択され たときは、デジタルオーディオインタフェースレシーバ１２によってプリエンフ ァシスされていると判別され、プリエンファシスされていると判別されたときは ディエンファシスフィルタ１３はバイパスされて、上記と同様にバランス制御回 路１に入力される。

【００２７】 プリエンファシスされていないと判別されたときは、ディエンファシスフィル タ１３によってディエンファシスされた出力がバランス制御回路１に入力される 。したがって、バランス制御回路１に入力されるデジタルデータは既にディエン ファシスされたデジタルデータに統一され、このデータがプロロジックサラウン ドデコードされる。

【００２８】 一方、ローパスフィルタ４からの出力は信号反転回路１５によって信号反転さ れる。この信号反転について説明する。信号反転回路１５はローパスフィルタ４ の出力デジタルデータを入力として２の補数演算をする補数演算回路で構成され ている。

【００２９】 したがって、ローパスフィルタ４からの出力デジタルデータの各ビットは反転 され、〃１〃が加えられる。その結果、ローパスフィルタ４の出力デジタルデー タの各ビットは反転されて出力される。

【００３０】 そこで、ドルビーモディファイドＢタイプノイズ低減回路５がその入力極性を 反転することが必要な場合は、切替信号によって制御された切替スイッチ回路１ ６を介して信号処理回路１５によって反転されたローパスフィルタ４の出力が、 ドルビーモディファイドＢタイプノイズ低減回路５に供給されることになる。

【００３１】 ドルビーモディファイドＢタイプノイズ低減回路５がその入力極性を反転する ことが必要ない場合は、切替信号によって制御された切替スイッチ回路１６を介 してローパスフィルタ４の出力が、ドルビーモディファイドＢタイプノイズ低減 回路５に供給されることになる。

【００３２】

【考案の効果】

以上説明した如く本考案によれば、デジタル信号処理によって実現されたプロ ロジックデコーダにおいて、信号反転を、反転すべきデジタルデータを受けて２ の補数演算をする補数演算手段によって行うようにしたために、きわめて簡単な 構成で反転出力を得ることができる効果がある。さらに、ソフト処理によって信 号反転することもできる効果がある。

【図面の簡単な説明】

【図１】本考案の一実施例の構成を示すブロック図であ
る。

【図２】従来例の構成を示すブロック図である。

【符号の説明】

１ バランス制御回路 ２ アダプティブマトリックス回路 ３ 遅延回路 ４ ローパスフィルタ ５ ドルビーモディファイドＢタイプノイズ低減回路 ６ モード制御回路 ７ マスタレベル制御回路 ８ ノイズ発生器 ９および１０ 加算器 １１ セレクタ １２ デジタルオーディオインタフェースレシーバ １３ ディエンファシスフィルタ １４および１６ 切替スイッチ回路 １５ 信号反転回路

───────────────────────────────────────────────────── フロントページの続き (72)考案者 上野 秀男 東京都渋谷区渋谷２丁目17番５号 株式会 社ケンウツド内 (72)考案者 林 範行 東京都渋谷区渋谷２丁目17番５号 株式会 社ケンウツド内

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 デジタル信号処理によって実現されたプ
   ロロジックデコーダにおいて、信号反転を、反転すべき
   デジタルデータを受けて２の補数演算をする補数演算手
   段によって行うことを特徴とするプロロジックデコー
   ダ。