JPH05346456A - Circuit and method for monitoring address signal - Google Patents
Circuit and method for monitoring address signalInfo
- Publication number
- JPH05346456A JPH05346456A JP3113698A JP11369891A JPH05346456A JP H05346456 A JPH05346456 A JP H05346456A JP 3113698 A JP3113698 A JP 3113698A JP 11369891 A JP11369891 A JP 11369891A JP H05346456 A JPH05346456 A JP H05346456A
- Authority
- JP
- Japan
- Prior art keywords
- board
- burn
- signal
- input
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、ICのバーンインテ
ストに使用するダイナミック・バーンイン装置のアドレ
ス信号のモニタリングに関するものであり、ドライバー
ボードから供給したアドレス信号がバーンインボードに
正確に入力されているや否かを簡単な方法及び回路によ
り確認できるようにしたものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to monitoring of an address signal of a dynamic burn-in device used for burn-in test of an IC, and an address signal supplied from a driver board is accurately input to the burn-in board. Whether or not it can be confirmed by a simple method and circuit.
【0002】[0002]
【従来の技術】バーンイン装置はICをバーンイン処理
するために使用する装置である。バーンインテストは生
産されたICの品質管理の完全を期するために広く行な
われているものである。2. Description of the Related Art Burn-in equipment is an equipment used for burn-in processing of ICs. The burn-in test is widely performed to ensure the quality control of manufactured ICs.
【0003】工場で生産したICをダイナミック・バー
ンイン装置により常温乃至200℃に加熱し、この状態
でアドレス信号を各ICに与えて実際の稼動状態と同じ
環境を設定して、長時間にわたりこのような状態を保持
する。これがバーンイン処理であり、そしてこの後各I
Cをバーンイン試験機により各種テストパターンの入出
力を比較して良否を判定又は判定無しのスクリーニング
をするのである。An IC produced in a factory is heated to room temperature to 200 ° C. by a dynamic burn-in device, and in this state, an address signal is given to each IC to set the same environment as the actual operating state, and this is done for a long time. Maintain a good state. This is the burn-in process, and after this I
C is compared with the input / output of various test patterns by a burn-in tester to judge whether it is good or bad, and perform screening without judgment.
【0004】ところで、アドレス信号が各バーンインボ
ードに正確に入力されているや否やを確認するために、
図2に示すようにバーンインボードに入力されたアドレ
ス信号をドライバーボードに再入力して、その帰還した
信号が正確なものであるや否やをコンパレータで比較し
ている。By the way, in order to confirm whether or not the address signal is accurately input to each burn-in board,
As shown in FIG. 2, the address signal input to the burn-in board is re-input to the driver board, and the comparator compares the returned signal as soon as it is accurate.
【0005】すなわち、一つの信号ごとにその信号をド
ライバーボードに再入力しては比較しているのである
が、一枚のドライバーボードからは28本位のアドレス
信号がバーンインボードに入力されているので、ソケッ
トのピンの数もバーンインボードへの入力用だけでな
く、確認用にもそれだけ必要となる。That is, the signals are re-input for each signal to the driver board for comparison, but since 28 driver's address signals are input to the burn-in board from one driver board. , The number of pins on the socket is required not only for input to the burn-in board but also for confirmation.
【0006】[0006]
【発明が解決しようとする課題】必要なピンの数が増え
るのでソケットが大きなものが必要となるとともに、コ
ンパレータも一つの信号に対し一個必要であるので信号
が28本あればコンパレータも28個必要となる。Since the number of required pins is increased, a large socket is required, and one comparator is required for one signal. Therefore, if there are 28 signals, 28 comparators are also required. Becomes
【0007】もしも、ピンの数を減らすことができれ
ば、ソケットを小型化するか、又はピンを他に利用する
ことができ便利である。また、比較する信号の数を減ら
すことができれば、コンパレータの数を減らすことがで
き、ドライバーボードの簡素化が図れる。If the number of pins can be reduced, the socket can be downsized or the pins can be used for other purposes, which is convenient. If the number of signals to be compared can be reduced, the number of comparators can be reduced, and the driver board can be simplified.
【0008】[0008]
【課題を解決するための手段】そこで、この発明にかか
るアドレス信号モニタリング回路はバーンインボードに
入力されたアドレス信号を、それぞれ抵抗を介して合成
し、この合成出力をコンパレータに入力し、コンパレー
タに入力した基準信号と比較するようにしたものであ
る。Therefore, the address signal monitoring circuit according to the present invention synthesizes the address signals input to the burn-in board via resistors, inputs the synthesized output to the comparator, and inputs the synthesized output to the comparator. The reference signal is compared with the reference signal.
【0009】また、アドレス信号モニタリング方法はバ
ーンインボードに、波長が順次2倍となるようにした複
数のアドレス信号を入力し、バーンインボードに入力後
この複数のアドレス信号を合成し、これを基準信号と比
較するようにしたものである。In the address signal monitoring method, a plurality of address signals whose wavelengths are sequentially doubled are input to the burn-in board, the plurality of address signals are input to the burn-in board, and then the plurality of address signals are combined. It is intended to be compared with.
【0010】[0010]
【作用】次に、アドレス信号モニタリング方法について
説明する。ドライバーボードからバーンインボードにA
0 ,A1 ,A2 ,A3 ,A4 の5種類のアドレス信号が
入力されているとする。アドレス信号は第3図に示すよ
うにA1 はA0 の2倍の波長とし、順次A2 はA1 の2
倍、順次A3 はA2 の2倍、順次A4 はA3 の2倍の波
長となるようにする。Next, the address signal monitoring method will be described. A from driver board to burn-in board
It is assumed that five kinds of address signals 0 , A 1 , A 2 , A 3 , and A 4 are input. As shown in FIG. 3, the address signal has a wavelength of A 1 that is twice that of A 0 , and A 2 is 2 times the wavelength of A 1 .
Times, sequentially A 3 is twice the A 2, sequential A 4 is set to be twice the wavelength of A 3.
【0011】すなわちAm+1 はAm の順次2倍の波長と
なるようにする。これはアドレス信号がもっと多くても
同じことである。That is, A m + 1 has a wavelength that is twice as large as A m . This is the same even if there are more address signals.
【0012】そして、このように入力したアドレス信号
A0 ,A1 ,A2 ,A3 ,A4 を合成すると、An のよ
うな波形となる。これが、基準波形となるAと同一波形
となっているかどうかをコンパレータにより比較すれば
よいのである。When the address signals A 0 , A 1 , A 2 , A 3 , and A 4 thus input are combined, a waveform like A n is obtained. It suffices to compare with a comparator whether this has the same waveform as the reference waveform A.
【0013】合成した波形はAn のような波形となって
いるが、この合成波形An を分解すると、図4に示した
Ax のようになっている。The synthesized waveform has a waveform like A n. When the synthesized waveform A n is decomposed, it becomes like A x shown in FIG.
【0014】すなわち、Ax の信号をA0 の信号と同じ
長さの単位に分解してみると、A0,A1 ,A2 ,A
3 ,A4 のいずれかの信号のみにより、Ax のある部分
が高くなっていることがわかる。That is, when the signal of A x is decomposed into units of the same length as the signal of A 0 , A 0 , A 1 , A 2 , A
It can be seen that only a signal of 3 or A 4 increases the portion where A x exists.
【0015】例えば、Ax の信号が最初に高くなる部分
は、A0 によるものであり、その次の部分はA1 による
ものである。そして、一つおいて次の部分はA2 による
ものであることがわかる。このように、いずれか一つの
アドレス信号により合成信号An が高くなっている部分
があるのである。For example, the portion where the signal of A x first becomes high is due to A 0 , and the next portion is due to A 1 . And it can be seen that the next part is due to A 2 in one. Thus, there is a portion where the composite signal A n is high due to any one of the address signals.
【0016】もしも、アドレス信号のいずれかがショー
トしていたりして正確にバーンインボードに入力されて
いない場合には、合成信号の波形が基準信号Aと異なっ
たものとなる。If any of the address signals is short-circuited and is not accurately input to the burn-in board, the waveform of the combined signal is different from that of the reference signal A.
【0017】例えば、図5に示すようにアドレス信号A
3 がショートしている場合には、合成信号が基準信号A
とは異なるAy のようになり、A3 の信号により本来高
くなるべき合成信号がその部分だけが低くなってしま
う。これにより、アドレス信号がバーンインボードに正
確に入力されていないことがわかる。For example, as shown in FIG. 5, the address signal A
If 3 is shorted, the combined signal is the reference signal A
Different from A y, the composite signal that should originally be high becomes low only in that part due to the signal of A 3 . From this, it can be seen that the address signal is not accurately input to the burn-in board.
【0018】[0018]
【実施例】次に、この発明にかかるアドレス信号モニタ
リング回路の一実施例を図1に基づいて説明すると、1
はドライバーボードであり、2はバーンインボードであ
る。ドライバーボード1からバーンインボード2にアド
レス信号A0 ,A1 ,A2,A3 ,A4 を入力する。図
示した例では説明の便宜上アドレス信号を5種類とした
が、アドレス信号はこの数に限定されるものではない。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of an address signal monitoring circuit according to the present invention will be described with reference to FIG.
Is a driver board, and 2 is a burn-in board. Address signals A 0 , A 1 , A 2 , A 3 , and A 4 are input from the driver board 1 to the burn-in board 2. In the illustrated example, five kinds of address signals are used for convenience of explanation, but the number of address signals is not limited to this number.
【0019】このバーンインボードに入力したアドレス
信号を抵抗Rを介して合成する。そしてこの合成信号A
n をコンパレータ3に入力する。一方基準信号発信器4
より基準信号Aをコンパレータ3に入力する。そして、
コンパレータ3での比較結果を順次出力するようにす
る。The address signal input to the burn-in board is combined via the resistor R. And this composite signal A
Input n to the comparator 3. Meanwhile, the reference signal transmitter 4
Then, the reference signal A is input to the comparator 3. And
The comparison results of the comparator 3 are sequentially output.
【0020】上記したように、バーンインボード2への
アドレス信号A0 ,A1 ,A2 ,A3 ,A4 を順次波長
が2倍となるようにして入力すれば、この合成信号An
を基準信号Aとコンパレータ3で比較することにより、
アドレス信号がバーンインボード2に正確に入力されて
いるや否やを随時確認できることになる。As described above, if the address signals A 0 , A 1 , A 2 , A 3 and A 4 are input to the burn-in board 2 so that the wavelengths are sequentially doubled, the composite signal A n
By comparing the reference signal A with the comparator 3,
As soon as the address signal is correctly input to the burn-in board 2, it can be confirmed at any time.
【0021】[0021]
【発明の効果】以上述べたように、この発明にかかるア
ドレス信号モニタリング回路及びアドレス信号モニタリ
ング方法によれば、バーンインボードに、波長が順次2
倍となるようにした複数のアドレス信号を入力し、バー
ンインボードに入力後この複数のアドレス信号を合成
し、これを基準信号と比較するようにしたので、バーン
インボードからドライバーボードへはこの合成した信号
のみを帰還させて基準信号と比較すればよいので、ドラ
イバーボードとバーンインボードを接続するソケットの
ピンの数を減らすことができ、しかもアドレス信号の確
認のためのコンパレータを1個にすることができる。As described above, according to the address signal monitoring circuit and the address signal monitoring method of the present invention, the wavelengths are sequentially set to 2 on the burn-in board.
The multiple address signals that are doubled are input, and after input to the burn-in board, the multiple address signals are combined and compared with the reference signal, so this composite is performed from the burn-in board to the driver board. Since only the signal needs to be fed back and compared with the reference signal, the number of socket pins connecting the driver board and the burn-in board can be reduced, and moreover, only one comparator for checking the address signal can be used. it can.
【図1】本発明のモニタリング回路である。FIG. 1 is a monitoring circuit of the present invention.
【図2】従来のモニタリング回路である。FIG. 2 is a conventional monitoring circuit.
【図3】アドレス信号のモニタリング方法を示す説明図
である。FIG. 3 is an explanatory diagram showing a method of monitoring an address signal.
【図4】アドレス信号のモニタリング方法を示す説明図
である。FIG. 4 is an explanatory diagram showing a method of monitoring an address signal.
【図5】アドレス信号のモニタリング方法を示す説明図
である。FIG. 5 is an explanatory diagram showing a method of monitoring an address signal.
1 ドライバーボード 2 バーンインボード 3 コンパレータ 4 基準信号発信器 A0 アドレス信号 A1 アドレス信号 A2 アドレス信号 A3 アドレス信号 A4 アドレス信号 An 合成信号 Ax 合成信号 Ay 合成信号 A 基準信号1 Driver board 2 Burn-in board 3 Comparator 4 Reference signal transmitter A 0 Address signal A 1 Address signal A 2 Address signal A 3 Address signal A 4 Address signal An Synthetic signal A x Synthetic signal A y Synthetic signal A Reference signal
Claims (2)
なるようにした複数のアドレス信号を入力し、バーンイ
ンボードに入力後この複数のアドレス信号を合成し、こ
れを基準信号と比較するようにしたことを特徴とするア
ドレス信号モニタリング方法。1. A burn-in board is provided with a plurality of address signals whose wavelengths are sequentially doubled. After being input to the burn-in board, the plurality of address signals are combined and compared with a reference signal. An address signal monitoring method characterized by the above.
信号を、それぞれ抵抗を介して合成し、この合成出力を
コンパレータに入力し、コンパレータに入力した基準信
号と比較するようにしたことを特徴とするアドレス信号
モニタリング回路。2. An address characterized in that the address signals input to the burn-in board are combined through resistors, and the combined output is input to a comparator and compared with a reference signal input to the comparator. Signal monitoring circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3113698A JPH05346456A (en) | 1991-04-19 | 1991-04-19 | Circuit and method for monitoring address signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3113698A JPH05346456A (en) | 1991-04-19 | 1991-04-19 | Circuit and method for monitoring address signal |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05346456A true JPH05346456A (en) | 1993-12-27 |
Family
ID=14618917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3113698A Pending JPH05346456A (en) | 1991-04-19 | 1991-04-19 | Circuit and method for monitoring address signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05346456A (en) |
-
1991
- 1991-04-19 JP JP3113698A patent/JPH05346456A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
US5164665A (en) | IC tester | |
JPH0519028A (en) | Device and method for testing logic circuit | |
JPH05346456A (en) | Circuit and method for monitoring address signal | |
JPH0145034B2 (en) | ||
JPS63502061A (en) | Automatic inspection method for control equipment | |
DE4320528A1 (en) | Integrated circuit on-chip automatic test function circuit - has decoder for receiving data from control register describing test pattern generator to be used and which functional block is to be tested, and data bus for transferring test data to block. | |
JPH102937A (en) | Ic tester | |
SU1471156A1 (en) | Device for testing parameters of electronic units | |
JPH1026655A (en) | Testing apparatus for lsi | |
JPH03210480A (en) | Output pulse inspection circuit of ic | |
SU694822A1 (en) | Arrangement for the parametric control of intergrated circuits | |
JPH03197881A (en) | Output display method for defective data by in-circuit tester | |
JPH02201179A (en) | Integrated circuit testing equipment | |
JPS596553A (en) | Logic circuit | |
JPH08315597A (en) | Ic test equipment | |
JPH0776781B2 (en) | Circuit board inspection device | |
JPS59115637A (en) | Automatic checking method of fm tuner | |
JPH04320106A (en) | Clock generating circuit and clock resolution improving method | |
JPH102935A (en) | Ic tester | |
JPS5950944B2 (en) | Digital integrated circuit function tester | |
JPS6283676A (en) | Ic testing system | |
JPH052051A (en) | Ic test device | |
JPH0618611A (en) | Burn-in testing apparatus and data comparing circuit for burn-in testing apparatus | |
JPH05150019A (en) | Ic testing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070926 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071212 |