JPH0534413A - Ｌｓｉの動作試験回路 - Google Patents
Ｌｓｉの動作試験回路Info
- Publication number
- JPH0534413A JPH0534413A JP3189938A JP18993891A JPH0534413A JP H0534413 A JPH0534413 A JP H0534413A JP 3189938 A JP3189938 A JP 3189938A JP 18993891 A JP18993891 A JP 18993891A JP H0534413 A JPH0534413 A JP H0534413A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- test
- functional block
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は簡略な構成としたＬＳＩの動作試験
回路に関し、ＬＳＩ内に機能ブロック毎の動作試験を行
うための信号源と切換スイッチとを具備し、配線領域を
できるだけ少なくしたＬＳＩの動作試験回路を提供する
ことを目的とする。 【構成】 ＬＳＩを構成する複数の機能ブロックはそれ
ぞれ入・出力信号端子と直流電源端子とを具備し、各機
能ブロック内に機能ブロック毎の動作試験を行うための
信号源と、外部入力端子と内部信号源の端子との接続を
切換えるスイッチとを備え、前記スイッチを外部端子か
らの制御信号により切換えて、動作試験を行う機能ブロ
ックを他の機能ブロックと切離して前記内部信号源によ
り当該機能ブロックの試験を行うことで構成する。
回路に関し、ＬＳＩ内に機能ブロック毎の動作試験を行
うための信号源と切換スイッチとを具備し、配線領域を
できるだけ少なくしたＬＳＩの動作試験回路を提供する
ことを目的とする。 【構成】 ＬＳＩを構成する複数の機能ブロックはそれ
ぞれ入・出力信号端子と直流電源端子とを具備し、各機
能ブロック内に機能ブロック毎の動作試験を行うための
信号源と、外部入力端子と内部信号源の端子との接続を
切換えるスイッチとを備え、前記スイッチを外部端子か
らの制御信号により切換えて、動作試験を行う機能ブロ
ックを他の機能ブロックと切離して前記内部信号源によ
り当該機能ブロックの試験を行うことで構成する。
Description
【０００１】
【産業上の利用分野】本発明は簡略な構成としたＬＳＩ
の動作試験回路に関する。ＬＳＩを製造し出荷すると
き、内部の各回路が正常動作することを確認する必要が
あって、ＬＳＩ内部にそのための試験回路を具備してい
る。ユーザが実際にＬＳＩを使用するとき、その試験回
路は不要であるから、試験回路が存在するためＬＳＩチ
ップの内部領域を出来るだけ無駄に使用させないように
考慮する必要がある。
の動作試験回路に関する。ＬＳＩを製造し出荷すると
き、内部の各回路が正常動作することを確認する必要が
あって、ＬＳＩ内部にそのための試験回路を具備してい
る。ユーザが実際にＬＳＩを使用するとき、その試験回
路は不要であるから、試験回路が存在するためＬＳＩチ
ップの内部領域を出来るだけ無駄に使用させないように
考慮する必要がある。
【０００２】
【従来の技術】複数の機能ブロックで構成されているＬ
ＳＩについて、ブロック毎に動作試験を行うとき、試験
用信号を印加する必要がある。また試験用信号をＬＳＩ
の外部から入力させる必要がある。そのため被試験ブロ
ックに対し試験用信号を印加する配線と、試験結果を出
力端子へ伝送する配線とが必要であった。
ＳＩについて、ブロック毎に動作試験を行うとき、試験
用信号を印加する必要がある。また試験用信号をＬＳＩ
の外部から入力させる必要がある。そのため被試験ブロ
ックに対し試験用信号を印加する配線と、試験結果を出
力端子へ伝送する配線とが必要であった。
【０００３】図５は従来技術として３個の機能ブロック
を有するＬＳＩの各ブロックの動作試験を行うことを説
明する図である。図５において、２０はＬＳＩを全体的
に示すもの、１は機能ブロックの通常動作信号の入力端
子と試験信号印加端子とを兼ねるもの、２は機能ブロッ
クの通常動作信号の出力端子と試験信号に対する出力端
子とを兼ねるもの、３，４，５はそれぞれ各機能ブロッ
クＡ，Ｂ，Ｃ、６，７，８，９はそれぞれ信号切換用ス
イッチで添字ａ，ｂ，ｃはそれぞれスイッチの端子を示
す。１０，１１は試験信号入出力端子、１２，１３，１
４，１５は前記スイッチの制御信号印加端子を示す。１
６は試験信号と通常入力信号を機能ブロックへ伝送する
配線、１７は試験の出力信号と通常動作出力信号を機能
ブロックから外部へ出力するための配線、１８，１９は
試験入力信号と、試験出力信号とを入出力させる配線を
示す。
を有するＬＳＩの各ブロックの動作試験を行うことを説
明する図である。図５において、２０はＬＳＩを全体的
に示すもの、１は機能ブロックの通常動作信号の入力端
子と試験信号印加端子とを兼ねるもの、２は機能ブロッ
クの通常動作信号の出力端子と試験信号に対する出力端
子とを兼ねるもの、３，４，５はそれぞれ各機能ブロッ
クＡ，Ｂ，Ｃ、６，７，８，９はそれぞれ信号切換用ス
イッチで添字ａ，ｂ，ｃはそれぞれスイッチの端子を示
す。１０，１１は試験信号入出力端子、１２，１３，１
４，１５は前記スイッチの制御信号印加端子を示す。１
６は試験信号と通常入力信号を機能ブロックへ伝送する
配線、１７は試験の出力信号と通常動作出力信号を機能
ブロックから外部へ出力するための配線、１８，１９は
試験入力信号と、試験出力信号とを入出力させる配線を
示す。
【０００４】機能ブロック３のみの動作試験を行うと
き、端子１３からの制御信号によってスイッチ６を開い
たままとする。端子１４からの制御信号により端子１０
から試験結果信号を取り出す。このとき機能ブロック
４，５は共に試験信号の印加がされず試験から切り離さ
れている。
き、端子１３からの制御信号によってスイッチ６を開い
たままとする。端子１４からの制御信号により端子１０
から試験結果信号を取り出す。このとき機能ブロック
４，５は共に試験信号の印加がされず試験から切り離さ
れている。
【０００５】次に機能ブロック４のみについて動作試験
を行うとき、スイッチ６とスイッチ７を開くように制御
して、スイッチ８に対し８ｂと８ｃを閉じるように端子
１４から制御し、またスイッチ９に対し９ａと９ｃを閉
じるように端子１５から制御する。そして端子１０から
試験信号を印加し、機能ブロック４のみを動作させ、出
力信号を端子１１から取り出す。
を行うとき、スイッチ６とスイッチ７を開くように制御
して、スイッチ８に対し８ｂと８ｃを閉じるように端子
１４から制御し、またスイッチ９に対し９ａと９ｃを閉
じるように端子１５から制御する。そして端子１０から
試験信号を印加し、機能ブロック４のみを動作させ、出
力信号を端子１１から取り出す。
【０００６】機能ブロック３と４とについて動作試験を
行うとき、スイッチ６は閉じるように端子１３から制御
する。スイッチ８は８ａ−８ｃまたは８ｂ−８ｃのどち
らかに閉じている状態に端子１４から制御する。また、
スイッチ９は９ａ−９ｃを閉じるように端子１５から制
御する。端子１から印加した試験信号は機能ブロック
３，４、スイッチ９を経て出力信号が端子１１から取り
出される。この場合端子１０には信号を全く印加しな
い。
行うとき、スイッチ６は閉じるように端子１３から制御
する。スイッチ８は８ａ−８ｃまたは８ｂ−８ｃのどち
らかに閉じている状態に端子１４から制御する。また、
スイッチ９は９ａ−９ｃを閉じるように端子１５から制
御する。端子１から印加した試験信号は機能ブロック
３，４、スイッチ９を経て出力信号が端子１１から取り
出される。この場合端子１０には信号を全く印加しな
い。
【０００７】機能ブロック５について動作試験を行うと
き、スイッチ６，７は開くようにそれぞれ端子１３，１
２から制御し、スイッチ８は８ａ−８ｃ，８ｂ−８ｃの
どちらかに閉じるように端子１４から制御する。そして
スイッチ９は９ｂと９ｃを閉じるように端子１５から制
御し、端子１１から試験信号を機能ブロック５に印加す
る。そのとき端子２から出力信号が取り出される。
き、スイッチ６，７は開くようにそれぞれ端子１３，１
２から制御し、スイッチ８は８ａ−８ｃ，８ｂ−８ｃの
どちらかに閉じるように端子１４から制御する。そして
スイッチ９は９ｂと９ｃを閉じるように端子１５から制
御し、端子１１から試験信号を機能ブロック５に印加す
る。そのとき端子２から出力信号が取り出される。
【０００８】機能ブロック４，５についての動作試験は
前述と同様に行うことができる。全機能ブロック３，
４，５についての動作試験のときは、下記のように各ス
イッチを制御する。即ち、端子１４，１５からの制御信
号によりスイッチ８は８ａ−８ｃのどちらかに閉じ、ス
イッチ９は９ａ−９ｃか９ｂ−９ｃのどちらかに閉じ
る。端子１０，１１からの試験信号の入出力が行われ
ず、且つ端子１２，１３からの制御信号によりスイッチ
６，７を閉じる。そのため端子１から試験信号を印加す
ると、機能ブロック３，４，５を介して端子２から出力
信号が取り出される。
前述と同様に行うことができる。全機能ブロック３，
４，５についての動作試験のときは、下記のように各ス
イッチを制御する。即ち、端子１４，１５からの制御信
号によりスイッチ８は８ａ−８ｃのどちらかに閉じ、ス
イッチ９は９ａ−９ｃか９ｂ−９ｃのどちらかに閉じ
る。端子１０，１１からの試験信号の入出力が行われ
ず、且つ端子１２，１３からの制御信号によりスイッチ
６，７を閉じる。そのため端子１から試験信号を印加す
ると、機能ブロック３，４，５を介して端子２から出力
信号が取り出される。
【０００９】各機能ブロックについて、試験入力信号に
対する出力が予め判っているからそれとの一致性を見
て、機能ブロックの動作が試験できる。試験結果が良好
であれば、端子１からの信号として、通常動作用入力信
号を印加し、端子２において良好な動作出力信号が得ら
れる。
対する出力が予め判っているからそれとの一致性を見
て、機能ブロックの動作が試験できる。試験結果が良好
であれば、端子１からの信号として、通常動作用入力信
号を印加し、端子２において良好な動作出力信号が得ら
れる。
【００１０】
【発明が解決しようとする課題】図５に示すような従来
技術では、通常動作のため使用せず、動作試験のために
だけ使用する回路と配線が存在している。その部分は大
規模集積回路のチップ内で所定のスイッチ８，９と切換
制御信号用端子１０，１１，１４，１５との配線であ
る。したがって被試験ブロックＡ，Ｂ，Ｃの数が増える
程、ＬＳＩの外部への接続端子数が増加し、且つ配線の
ための配線領域が多量になった。
技術では、通常動作のため使用せず、動作試験のために
だけ使用する回路と配線が存在している。その部分は大
規模集積回路のチップ内で所定のスイッチ８，９と切換
制御信号用端子１０，１１，１４，１５との配線であ
る。したがって被試験ブロックＡ，Ｂ，Ｃの数が増える
程、ＬＳＩの外部への接続端子数が増加し、且つ配線の
ための配線領域が多量になった。
【００１１】本発明の目的は前述の欠点を改善し、ＬＳ
Ｉ内に機能ブロックごとの動作試験を行うための信号源
と切換スイッチとを具備し、配線領域をできるだけ少な
くしたＬＳＩの動作試験回路を提供することにある。
Ｉ内に機能ブロックごとの動作試験を行うための信号源
と切換スイッチとを具備し、配線領域をできるだけ少な
くしたＬＳＩの動作試験回路を提供することにある。
【００１２】
【課題を解決するための手段】図１は本発明の原理構成
を示す図である。図１において、３，４，５〜は各試験
される機能ブロック、３ａ，４ａ，５ａ〜は各機能ブロ
ック３，４，５〜の入力端子、３ｂ，４ｂ，５ｂ〜はそ
れぞれの出力端子、３ｃ，４ｃ，５ｃ〜はそれぞれの動
作電源端子、３ｓ，４ｓ，５ｓ〜は内部信号源、３ｗ，
４ｗ，５ｗ〜は切換えスイッチ、１２は制御信号用外部
端子を示す。
を示す図である。図１において、３，４，５〜は各試験
される機能ブロック、３ａ，４ａ，５ａ〜は各機能ブロ
ック３，４，５〜の入力端子、３ｂ，４ｂ，５ｂ〜はそ
れぞれの出力端子、３ｃ，４ｃ，５ｃ〜はそれぞれの動
作電源端子、３ｓ，４ｓ，５ｓ〜は内部信号源、３ｗ，
４ｗ，５ｗ〜は切換えスイッチ、１２は制御信号用外部
端子を示す。
【００１３】本発明は前記目的を達成するため、ＬＳＩ
を構成する複数の機能ブロックはそれぞれ入・出力信号
端子と直流電源端子とを具備し、各機能ブロック内に機
能ブロック毎の動作試験を行うための信号源と、外部入
力端子と内部信号源の端子との接続を切換えるスイッチ
とを備え、前記スイッチを外部端子からの制御信号によ
り切換えて、動作試験を行う機能ブロックを他の機能ブ
ロックと切り離して前記内部信号源により当該機能ブロ
ックの試験を行うことで構成する。
を構成する複数の機能ブロックはそれぞれ入・出力信号
端子と直流電源端子とを具備し、各機能ブロック内に機
能ブロック毎の動作試験を行うための信号源と、外部入
力端子と内部信号源の端子との接続を切換えるスイッチ
とを備え、前記スイッチを外部端子からの制御信号によ
り切換えて、動作試験を行う機能ブロックを他の機能ブ
ロックと切り離して前記内部信号源により当該機能ブロ
ックの試験を行うことで構成する。
【００１４】
【作用】図１に示す各機能ブロック内部に、内部信号源
３ｓ，４ｓ，５ｓを具備しているから、切換スイッチ３
ｗ，４ｗ，５ｗを内部信号源３ｓ，４ｓ，５ｓ側へ切換
えたとき、各機能ブロックには内部信号源からの信号が
印加される。またそのスイッチを外部入力信号端子側へ
切換えると外部入力信号により機能ブロックが動作でき
る。なお切換スイッチは外部から制御信号として印加さ
れた信号によって制御される。例えば切換スイッチ３ｗ
を内部信号源３ｓ側へ切換えたとき、機能ブロック３に
は内部信号源３ｓからの信号が印加される。終段ではな
い機能ブロック、ここでは３，４については、各出力信
号端子を具備し、各機能ブロックを個別試験するときに
その出力を取り出すことが望ましい。本発明によるとき
内部信号源を具備することによる効果が大きい。
３ｓ，４ｓ，５ｓを具備しているから、切換スイッチ３
ｗ，４ｗ，５ｗを内部信号源３ｓ，４ｓ，５ｓ側へ切換
えたとき、各機能ブロックには内部信号源からの信号が
印加される。またそのスイッチを外部入力信号端子側へ
切換えると外部入力信号により機能ブロックが動作でき
る。なお切換スイッチは外部から制御信号として印加さ
れた信号によって制御される。例えば切換スイッチ３ｗ
を内部信号源３ｓ側へ切換えたとき、機能ブロック３に
は内部信号源３ｓからの信号が印加される。終段ではな
い機能ブロック、ここでは３，４については、各出力信
号端子を具備し、各機能ブロックを個別試験するときに
その出力を取り出すことが望ましい。本発明によるとき
内部信号源を具備することによる効果が大きい。
【００１５】
【実施例】図２は図１における切換スイッチ３ｗなどを
機能ブロックの外側へ置き、且つ内部信号源３ｓなどと
して機能ブロック用直流正電位源ＶDDの電圧を使用する
場合を示す実施例の図である。図２において、３，４，
５は各機能ブロック、３ｗ，４ｗ，５ｗは切換スイッ
チ、３ｃ，４ｃ，５ｃは動作用直流正電位源ＶDD、６，
７は機能ブロック段間スイッチ、１０，１１は機能ブロ
ック試験出力端子、１２は切換スイッチ・段間スイッチ
の共通制御信号端子を示す。共通制御信号端子１２は各
スイッチのオンオフを共通に制御することで良い。
機能ブロックの外側へ置き、且つ内部信号源３ｓなどと
して機能ブロック用直流正電位源ＶDDの電圧を使用する
場合を示す実施例の図である。図２において、３，４，
５は各機能ブロック、３ｗ，４ｗ，５ｗは切換スイッ
チ、３ｃ，４ｃ，５ｃは動作用直流正電位源ＶDD、６，
７は機能ブロック段間スイッチ、１０，１１は機能ブロ
ック試験出力端子、１２は切換スイッチ・段間スイッチ
の共通制御信号端子を示す。共通制御信号端子１２は各
スイッチのオンオフを共通に制御することで良い。
【００１６】例えば、段間スイッチ６，７をオフとし、
切換スイッチ３ｗ，４ｗ，５ｗを図の上側へ閉じるよう
に制御するとき、各機能ブロック３，４，５はそれぞれ
独立的に動作し、直流電位ＶDDが試験用信号として印加
されている。機能ブロック３の試験出力信号は端子１０
に、機能ブロック４の試験出力信号は端子１１に、機能
ブロック５の試験出力信号は端子２に出力している。
切換スイッチ３ｗ，４ｗ，５ｗを図の上側へ閉じるよう
に制御するとき、各機能ブロック３，４，５はそれぞれ
独立的に動作し、直流電位ＶDDが試験用信号として印加
されている。機能ブロック３の試験出力信号は端子１０
に、機能ブロック４の試験出力信号は端子１１に、機能
ブロック５の試験出力信号は端子２に出力している。
【００１７】一方、段間スイッチ６，７をオンとし、切
換スイッチ３ｗ，４ｗ，５ｗを図の下側へ閉じるように
制御すると、各機能ブロック３，４，５は全て縦続接続
される。そのため前述の操作により機能ブロック３，
４，５の各別の動作が良好であったときに、入力信号端
子１に通常動作用信号を印加すれば、全機能ブロックを
経由した信号が端子２に得られる。
換スイッチ３ｗ，４ｗ，５ｗを図の下側へ閉じるように
制御すると、各機能ブロック３，４，５は全て縦続接続
される。そのため前述の操作により機能ブロック３，
４，５の各別の動作が良好であったときに、入力信号端
子１に通常動作用信号を印加すれば、全機能ブロックを
経由した信号が端子２に得られる。
【００１８】次に図３は、本発明の構成を応用し機能ブ
ロックとしてスイッチドキャパシタフィルタ回路を使用
する場合を示す。図３において、２１，２２は連動スイ
ッチで図示する位置と反対側への位置とに同期して開閉
する。次に２３，２４はコンデンサを示し、コンデンサ
２４はコンデンサ２３と比較して小容量のものとする。
２５，２６はスイッチで、共に閉じたときフィルタ回路
の容量をより大きくする。２７はスイッチドキャパシタ
フィルタ回路におけるその他の回路、例えば演算増幅器
を全体的に示し、２８は前段機能ブロックからの入力端
子、２９は後段機能ブロックへフィルタとしての出力端
子を示す。図４は図３の動作タイムチャートを示す。
今、図３において、入力側スイッチ４ｗを図４に示す時
刻Ｔ１において、端子５Ｖの側へ切換え、スイッチ２
１，２２は図示の位置として置く。次にスイッチ２１，
２２の開閉が時刻Ｔ２において反転し、各スイッチの右
方端子への出力がそれぞれ５Ｖから０Ｖへ、０Ｖから−
５Ｖへ同時に変化すると、端子２９の出力が図４に示す
ように−５Ｖで一定であれば、図３に示す回路は正常動
作と判断できる。
ロックとしてスイッチドキャパシタフィルタ回路を使用
する場合を示す。図３において、２１，２２は連動スイ
ッチで図示する位置と反対側への位置とに同期して開閉
する。次に２３，２４はコンデンサを示し、コンデンサ
２４はコンデンサ２３と比較して小容量のものとする。
２５，２６はスイッチで、共に閉じたときフィルタ回路
の容量をより大きくする。２７はスイッチドキャパシタ
フィルタ回路におけるその他の回路、例えば演算増幅器
を全体的に示し、２８は前段機能ブロックからの入力端
子、２９は後段機能ブロックへフィルタとしての出力端
子を示す。図４は図３の動作タイムチャートを示す。
今、図３において、入力側スイッチ４ｗを図４に示す時
刻Ｔ１において、端子５Ｖの側へ切換え、スイッチ２
１，２２は図示の位置として置く。次にスイッチ２１，
２２の開閉が時刻Ｔ２において反転し、各スイッチの右
方端子への出力がそれぞれ５Ｖから０Ｖへ、０Ｖから−
５Ｖへ同時に変化すると、端子２９の出力が図４に示す
ように−５Ｖで一定であれば、図３に示す回路は正常動
作と判断できる。
【００１９】図１に示す切換スイッチ３ｗなどを各機能
ブロック３などの内部にまとめて構成する場合と、図２
に示すように機能ブロックの外側に配置する場合とがあ
る。後者の場合、内部信号源として機能ブロック動作用
の直流電源を使用するとき、スイッチ端子との接続を若
干延長する。
ブロック３などの内部にまとめて構成する場合と、図２
に示すように機能ブロックの外側に配置する場合とがあ
る。後者の場合、内部信号源として機能ブロック動作用
の直流電源を使用するとき、スイッチ端子との接続を若
干延長する。
【００２０】図１に示す内部信号源として図２に示すよ
うに直流源を使用することができる。このときはＬＳＩ
の構成が簡単になる。内部信号源として発振器を使用す
るときは、単一のものを使用して各機能ブロックに選択
配分し、各機能ブロック別に動作試験を行う。なお、各
機能ブロックは単一ブロックの試験を行った後に、２，
３個を縦続接続し、或いは全機能ブロックを縦続接続し
て試験を行うように切換スイッチとその接続を構成する
ことが出来る。
うに直流源を使用することができる。このときはＬＳＩ
の構成が簡単になる。内部信号源として発振器を使用す
るときは、単一のものを使用して各機能ブロックに選択
配分し、各機能ブロック別に動作試験を行う。なお、各
機能ブロックは単一ブロックの試験を行った後に、２，
３個を縦続接続し、或いは全機能ブロックを縦続接続し
て試験を行うように切換スイッチとその接続を構成する
ことが出来る。
【００２１】
【発明の効果】このようにして本発明によると、機能ブ
ロックの試験用内部信号源を具備することで、外付け信
号源を使用することが無く、外部信号源との接続や取替
えの処理が不要である。また従来技術では入出力共通の
信号端子と、それらの端子切換スイッチについてそれぞ
れの制御信号を印加する必要があったが、本発明では切
換スイッチとそれらの切換制御信号端子は共通にできる
から、従来と比較し制御信号端子の数が少なくて済む。
したがってそれらの構成を取るときのチップ内の領域が
減少できて、効率的である。また試験される機能ブロッ
ク数が増大しても、必要な制御信号端子数は比例して増
加せずに構成することができる。
ロックの試験用内部信号源を具備することで、外付け信
号源を使用することが無く、外部信号源との接続や取替
えの処理が不要である。また従来技術では入出力共通の
信号端子と、それらの端子切換スイッチについてそれぞ
れの制御信号を印加する必要があったが、本発明では切
換スイッチとそれらの切換制御信号端子は共通にできる
から、従来と比較し制御信号端子の数が少なくて済む。
したがってそれらの構成を取るときのチップ内の領域が
減少できて、効率的である。また試験される機能ブロッ
ク数が増大しても、必要な制御信号端子数は比例して増
加せずに構成することができる。
【図面の簡単な説明】
【図１】本発明の原理構成を示す図てある。
【図２】本発明の実施例の構成を示す図である。
【図３】本発明の構成を応用した回路の例を示す図であ
る。
る。
【図４】図３の動作タイムチャートである。
【図５】ＬＳＩの動作試験回路としての従来技術の構成
を示す図である。
を示す図である。
３，４，５〜 機能ブロック
３ａ，４ａ，５ａ〜 入力信号端子
３ｂ，４ｂ，５ｂ〜 出力信号端子
３ｓ，４ｓ，５ｓ〜 内部信号源
３ｗ，４ｗ，５ｗ〜 切換スイッチ
１２ 制御信号端子
Claims (3)
- 【請求項１】 ＬＳＩを構成する複数の機能ブロックは
それぞれ入・出力信号端子と直流電源端子とを具備し、
各機能ブロック内に機能ブロック毎の動作試験を行うた
めの信号源と、外部入力端子と内部信号源の端子との接
続を切換えるスイッチとを備え、 前記スイッチを外部
端子からの制御信号により切換えて、 動作試験を行う機能ブロックを他の機能ブロックと切り
離して前記内部信号源により当該機能ブロックの試験を
行うことを特徴とするＬＳＩの動作試験回路。 - 【請求項２】 請求項１記載のスイッチは、試験を行う
機能ブロックの内側端子または前段機能ブロックとの間
に設けたことを特徴とするＬＳＩの動作試験回路。 - 【請求項３】 請求項１記載の内部信号源として、直流
電圧源を使用することを特徴とするＬＳＩの動作試験回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189938A JPH0534413A (ja) | 1991-07-30 | 1991-07-30 | Ｌｓｉの動作試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3189938A JPH0534413A (ja) | 1991-07-30 | 1991-07-30 | Ｌｓｉの動作試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0534413A true JPH0534413A (ja) | 1993-02-09 |
Family
ID=16249724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3189938A Withdrawn JPH0534413A (ja) | 1991-07-30 | 1991-07-30 | Ｌｓｉの動作試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0534413A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9630490B2 (en) | 2012-10-29 | 2017-04-25 | Yachiyo Industry Co., Ltd. | Filler pipe mounting structure |
-
1991
- 1991-07-30 JP JP3189938A patent/JPH0534413A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9630490B2 (en) | 2012-10-29 | 2017-04-25 | Yachiyo Industry Co., Ltd. | Filler pipe mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4009553B2 (ja) | 高周波スイッチ回路 | |
| US4849662A (en) | Switched-capacitor filter having digitally-programmable capacitive element | |
| JP2002232278A (ja) | 高周波スイッチ回路 | |
| JPH10117102A (ja) | 半導体スイッチ | |
| JPH03219719A (ja) | 遅延回路及びそれを用いた半導体装置 | |
| EP0464746A2 (en) | Easily and quickly testable master-slave flipflop circuit | |
| US4968900A (en) | Programmable speed/power arrangement for integrated devices having logic matrices | |
| JPH0534413A (ja) | Ｌｓｉの動作試験回路 | |
| JPH01110275A (ja) | 試験重畳回路 | |
| KR19990088149A (ko) | 지연최적화멀티플렉서 | |
| JPH08162927A (ja) | マルチプレクサ | |
| US20020141130A1 (en) | Adaptive manifold | |
| JPH0479516A (ja) | 集積回路装置における遅延回路 | |
| US7425848B2 (en) | Integrated driver circuit structure | |
| JPH03220470A (ja) | 集積回路 | |
| JP2613913B2 (ja) | 半導体集積回路 | |
| JPH03121617A (ja) | Ｃｍｏｓ集積回路 | |
| JP2000124783A (ja) | 半導体高周波切替回路 | |
| Zebulum et al. | Automatic evolution of signal separators using reconfigurable hardware | |
| US6456123B1 (en) | Method and apparatus for transferring a differential voltage to a ground referenced voltage using a sample/hold capacitor | |
| JPH06104707A (ja) | 遅延装置 | |
| JPS6016018A (ja) | 信号選択装置 | |
| JPH05276010A (ja) | バッファ回路 | |
| JP2003051747A (ja) | 電流加算型デジタル／アナログ変換器 | |
| JP2944287B2 (ja) | 弾性表面波フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |