JPH05343992A - ディジタル−アナログ変換装置 - Google Patents
ディジタル−アナログ変換装置Info
- Publication number
- JPH05343992A JPH05343992A JP14528792A JP14528792A JPH05343992A JP H05343992 A JPH05343992 A JP H05343992A JP 14528792 A JP14528792 A JP 14528792A JP 14528792 A JP14528792 A JP 14528792A JP H05343992 A JPH05343992 A JP H05343992A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- converter
- signal
- pcm
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 ディジタル−アナログ変換器に与えるクロッ
ク信号のジッタ及びノイズを減少させてD/A変換器か
ら高品質のアナログ信号を出力させることができるこ
と。 【構成】 PCM復調器1にPCM変調されたディジタ
ル入力信号が入力されると、PCM復調器1は水晶発振
器2からのクロック信号に従ってディジタルデータを出
力するとともに、クロック信号を出力する。このクロッ
ク信号はバンドパスフィルタ3を介してD/Aコンバー
タ4へ出力され、クロック信号がバンドパスフィルタ3
を通過する際には減衰特性の急峻なバンドパスフィルタ
3によってジッタ及びノイズが除去される。このためD
/Aコンバータ4がクロック信号に従ってディジタルデ
ータをアナログ信号に変換すると高品質なアナログ信号
が得られることになる。
ク信号のジッタ及びノイズを減少させてD/A変換器か
ら高品質のアナログ信号を出力させることができるこ
と。 【構成】 PCM復調器1にPCM変調されたディジタ
ル入力信号が入力されると、PCM復調器1は水晶発振
器2からのクロック信号に従ってディジタルデータを出
力するとともに、クロック信号を出力する。このクロッ
ク信号はバンドパスフィルタ3を介してD/Aコンバー
タ4へ出力され、クロック信号がバンドパスフィルタ3
を通過する際には減衰特性の急峻なバンドパスフィルタ
3によってジッタ及びノイズが除去される。このためD
/Aコンバータ4がクロック信号に従ってディジタルデ
ータをアナログ信号に変換すると高品質なアナログ信号
が得られることになる。
Description
【0001】
【産業上の利用分野】本発明はディジタル−アナログ変
換装置に係わり、特に、ディジタルオーディオ機器等に
おいてPCM変調されたディジタル信号をアナログ信号
に変換するに好適なディジタル−アナログ変換装置に関
する。
換装置に係わり、特に、ディジタルオーディオ機器等に
おいてPCM変調されたディジタル信号をアナログ信号
に変換するに好適なディジタル−アナログ変換装置に関
する。
【0002】
【従来の技術】従来、PCM変調されたディジタル信号
をクロック信号に従ってアナログ信号に変換するディジ
タル−アナログ変換装置として、図2に示されるものが
知られている。この装置はPCM復調器10、水晶発振
器12、並列共振回路14、D/Aコンバータ16を備
えて構成されている。PCM復調器10は水晶発振器1
2から発生するクロック信号に従って、波形18で示さ
れるようなディジタル入力信号から各種のヘッダ情報を
検出し、ディジタルデータのみを抽出するようになって
いる。そしてPCM復調器10から出力されるディジタ
ルデータはD/Aコンバータ16へ出力され、PCM復
調器10で生成されたクロック信号は並列共振回路14
を介してD/Aコンバータ16へ出力されるようになっ
ている。
をクロック信号に従ってアナログ信号に変換するディジ
タル−アナログ変換装置として、図2に示されるものが
知られている。この装置はPCM復調器10、水晶発振
器12、並列共振回路14、D/Aコンバータ16を備
えて構成されている。PCM復調器10は水晶発振器1
2から発生するクロック信号に従って、波形18で示さ
れるようなディジタル入力信号から各種のヘッダ情報を
検出し、ディジタルデータのみを抽出するようになって
いる。そしてPCM復調器10から出力されるディジタ
ルデータはD/Aコンバータ16へ出力され、PCM復
調器10で生成されたクロック信号は並列共振回路14
を介してD/Aコンバータ16へ出力されるようになっ
ている。
【0003】PCM復調器10から出力されるディジタ
ルデータは波形22で示されるような信号としてD/A
コンバータ16へ入力されるが、PCM復調器10から
出力されるクロック信号は波形20で示されるように、
ジッタ及びノイズを含むため、並列共振回路14によっ
てジッタ及びノイズを除去し、波形24で示されるよう
なクロック信号をD/Aコンバータ16へ出力する。そ
してD/Aコンバータ16は並列共振回路14からのク
ロック信号に従ってPCM復調器10からのディジタル
データからのアナログ信号に変換するようになってい
る。これにより、PCM変調されたディジタル信号をク
ロック信号に従って高品質のアナログ信号に変換するこ
とができる。
ルデータは波形22で示されるような信号としてD/A
コンバータ16へ入力されるが、PCM復調器10から
出力されるクロック信号は波形20で示されるように、
ジッタ及びノイズを含むため、並列共振回路14によっ
てジッタ及びノイズを除去し、波形24で示されるよう
なクロック信号をD/Aコンバータ16へ出力する。そ
してD/Aコンバータ16は並列共振回路14からのク
ロック信号に従ってPCM復調器10からのディジタル
データからのアナログ信号に変換するようになってい
る。これにより、PCM変調されたディジタル信号をク
ロック信号に従って高品質のアナログ信号に変換するこ
とができる。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の装置では、クロック信号に重畳されたジッタ及びノ
イズを並列共振回路14によって除去するようにされて
いるが、並列共振回路14では減衰特性が急峻でないた
め、クロック信号に重畳されたジッタ及びノイズを十分
に除去することができず、D/Aコンバータ16から出
力されるアナログ信号には、波形26で示されるよう
に、ノイズ成分が含まれている。このためD/Aコンバ
ータ16の能力を十分に発揮することができず、高品質
なアナログ信号を出力することができない。
来の装置では、クロック信号に重畳されたジッタ及びノ
イズを並列共振回路14によって除去するようにされて
いるが、並列共振回路14では減衰特性が急峻でないた
め、クロック信号に重畳されたジッタ及びノイズを十分
に除去することができず、D/Aコンバータ16から出
力されるアナログ信号には、波形26で示されるよう
に、ノイズ成分が含まれている。このためD/Aコンバ
ータ16の能力を十分に発揮することができず、高品質
なアナログ信号を出力することができない。
【0005】本発明はこのような従来の問題を解決する
ものであり、PCM変調されたディジタル信号を高品質
なアナログ信号に変換することができるディジタル−ア
ナログ変換装置を提供することを目的とするものであ
る。
ものであり、PCM変調されたディジタル信号を高品質
なアナログ信号に変換することができるディジタル−ア
ナログ変換装置を提供することを目的とするものであ
る。
【0006】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、クロック信号を発生するクロック信号発
生器と、PCM変調されたディジタル入力信号からクロ
ック信号に従ってディジタルデータを抽出するPCM復
調器と、PCM復調器からクロック信号を受けこのクロ
ック信号に重畳したジッタ及びノイズを除去しクロック
信号のみを通すバンドパスフィルタと、PCM復調器出
力のディジタルデータをバンドパスフィルタ出力のクロ
ック信号に従ってアナログ信号に変換するディジタル−
アナログ変換器とを備えているディジタル−アナログ変
換装置を構成したものである。
に、本発明は、クロック信号を発生するクロック信号発
生器と、PCM変調されたディジタル入力信号からクロ
ック信号に従ってディジタルデータを抽出するPCM復
調器と、PCM復調器からクロック信号を受けこのクロ
ック信号に重畳したジッタ及びノイズを除去しクロック
信号のみを通すバンドパスフィルタと、PCM復調器出
力のディジタルデータをバンドパスフィルタ出力のクロ
ック信号に従ってアナログ信号に変換するディジタル−
アナログ変換器とを備えているディジタル−アナログ変
換装置を構成したものである。
【0007】
【作用】従って、本発明によれば、並列共振回路の代わ
りに減衰特性の急峻なバンドパスフィルタを設けたた
め、PCM復調器によって形成されたクロック信号にジ
ッタ及びノイズが重畳してもジッタ及びノイズを十分に
除去することができ、ディジタル−アナログ変換器から
高品質のアナログ信号を出力することができる。
りに減衰特性の急峻なバンドパスフィルタを設けたた
め、PCM復調器によって形成されたクロック信号にジ
ッタ及びノイズが重畳してもジッタ及びノイズを十分に
除去することができ、ディジタル−アナログ変換器から
高品質のアナログ信号を出力することができる。
【0008】
【実施例】図1は本発明の一実施例の構成を示すもので
ある。図1において、ディジタル−アナログ変換装置は
PCM復調器1、水晶発振器2、バンドパスフィルタ
3、D/Aコンバータ4を備えて構成されている。水晶
発振器2はクロック信号を発生するクロック信号発生器
として構成されており、PCM復調器1はクロック信号
に従ってディジタル入力信号から各種のディジタル情報
を検出し、ディジタルデータのみを抽出するようになて
いる。すなわち、PCM復調器1は、波形5で示される
ように、PCM変調されたディジタル入力信号からクロ
ック信号に従ってディジタルデータを抽出するととも
に、クロック信号を出力するように構成されている。P
CM復調器1から出力されるディジタルデータは、波形
7で示されるようなデータとしてD/Aコンバータ4へ
出力され、クロック信号は波形6で示されるような信号
としてバンドパスフィルタ3へ出力されるようになって
いる。バンドパスフィルタ3は減衰特性が急峻なもので
構成されており、PCM復調器1から波形6で示される
ようなクロック信号を得て、クロック信号に重畳したジ
ッタ及びノイズを除去しクロック信号のみを通すように
なっている。バンドパスフィルタ3を通過したクロック
信号は波形8で示されるように、ジッタ及びノイズ成分
が除去された信号としてD/Aコンバータ4へ入力され
る。そしてD/Aコンバータ4はクロック信号に従って
PCM復調器1からのディジタルデータをアナログ信号
に変換するようになっている。
ある。図1において、ディジタル−アナログ変換装置は
PCM復調器1、水晶発振器2、バンドパスフィルタ
3、D/Aコンバータ4を備えて構成されている。水晶
発振器2はクロック信号を発生するクロック信号発生器
として構成されており、PCM復調器1はクロック信号
に従ってディジタル入力信号から各種のディジタル情報
を検出し、ディジタルデータのみを抽出するようになて
いる。すなわち、PCM復調器1は、波形5で示される
ように、PCM変調されたディジタル入力信号からクロ
ック信号に従ってディジタルデータを抽出するととも
に、クロック信号を出力するように構成されている。P
CM復調器1から出力されるディジタルデータは、波形
7で示されるようなデータとしてD/Aコンバータ4へ
出力され、クロック信号は波形6で示されるような信号
としてバンドパスフィルタ3へ出力されるようになって
いる。バンドパスフィルタ3は減衰特性が急峻なもので
構成されており、PCM復調器1から波形6で示される
ようなクロック信号を得て、クロック信号に重畳したジ
ッタ及びノイズを除去しクロック信号のみを通すように
なっている。バンドパスフィルタ3を通過したクロック
信号は波形8で示されるように、ジッタ及びノイズ成分
が除去された信号としてD/Aコンバータ4へ入力され
る。そしてD/Aコンバータ4はクロック信号に従って
PCM復調器1からのディジタルデータをアナログ信号
に変換するようになっている。
【0009】上記構成において、PCM復調器1にPC
M変調されたディジタル入力信号が入力されると、PC
M復調器1はクロック信号に従って各種のヘッダ情報を
検出し、ディジタルデータのみを抽出し、このディジタ
ルデータをD/Aコンバータ4へ出力するとともに、バ
ンドパスフィルタ3へクロック信号を出力することにな
る。そしてバンドパスフィルタ3を通過したクロック信
号はジッタ及びノイズ成分が除去され、波形8で示され
るような信号としてD/Aコンバータ4へ入力される。
そしてD/Aコンバータ4はジッタ及びノイズ成分が除
去されたクロック信号に従ってディジタルデータをアナ
ログ信号に変換する。このときD/A変換コンバータ4
からは波形9で示されるように、ジッタ及びノイズ成分
が除去されたアナログ信号が出力されるされることにな
る。従って、D/Aコンバータ4からはD/Aコンバー
タ4の能力を十分に生かした高品質のアナログ信号を出
力することができる。
M変調されたディジタル入力信号が入力されると、PC
M復調器1はクロック信号に従って各種のヘッダ情報を
検出し、ディジタルデータのみを抽出し、このディジタ
ルデータをD/Aコンバータ4へ出力するとともに、バ
ンドパスフィルタ3へクロック信号を出力することにな
る。そしてバンドパスフィルタ3を通過したクロック信
号はジッタ及びノイズ成分が除去され、波形8で示され
るような信号としてD/Aコンバータ4へ入力される。
そしてD/Aコンバータ4はジッタ及びノイズ成分が除
去されたクロック信号に従ってディジタルデータをアナ
ログ信号に変換する。このときD/A変換コンバータ4
からは波形9で示されるように、ジッタ及びノイズ成分
が除去されたアナログ信号が出力されるされることにな
る。従って、D/Aコンバータ4からはD/Aコンバー
タ4の能力を十分に生かした高品質のアナログ信号を出
力することができる。
【0010】
【発明の効果】本発明は上記実施例から明らかなよう
に、PCM復調器から出力されるクロック信号をバンド
パスフィルタを通過させてからディジタル−アナログ変
換器へ入力させるようにしたため、クロック信号に重畳
したジッタ及びノイズが減衰特性の急峻なバンドパスフ
ィルタによって除去されるため、ディジタル−アナログ
変換器から高品質のアナログ信号を出力することができ
る。
に、PCM復調器から出力されるクロック信号をバンド
パスフィルタを通過させてからディジタル−アナログ変
換器へ入力させるようにしたため、クロック信号に重畳
したジッタ及びノイズが減衰特性の急峻なバンドパスフ
ィルタによって除去されるため、ディジタル−アナログ
変換器から高品質のアナログ信号を出力することができ
る。
【図1】本発明の一実施例を示すディジタル−アナログ
変換装置のブロック構成図
変換装置のブロック構成図
【図2】従来のディジタル−アナログ変換装置のブロッ
ク構成図
ク構成図
1 PCM復調器 2 水晶発振器 3 バンドパスフィルタ 4 D/Aコンバータ
Claims (1)
- 【請求項1】 クロック信号を発生するクロック信号発
生器と、PCM変調されたディジタル入力信号からクロ
ック信号に従ってディジタルデータを抽出するPCM復
調器と、PCM復調器からクロック信号を受けこのクロ
ック信号に重畳したジッタ及びノイズを除去しクロック
信号のみを通すバンドパスフィルタと、PCM復調器出
力のディジタルデータをバンドパスフィルタ出力のクロ
ック信号に従ってアナログ信号に変換するディジタル−
アナログ変換器とを備えているディジタル−アナログ変
換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14528792A JPH05343992A (ja) | 1992-06-05 | 1992-06-05 | ディジタル−アナログ変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14528792A JPH05343992A (ja) | 1992-06-05 | 1992-06-05 | ディジタル−アナログ変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05343992A true JPH05343992A (ja) | 1993-12-24 |
Family
ID=15381655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14528792A Pending JPH05343992A (ja) | 1992-06-05 | 1992-06-05 | ディジタル−アナログ変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05343992A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11340954A (ja) * | 1998-05-28 | 1999-12-10 | Nec Corp | 光クロック抽出回路 |
-
1992
- 1992-06-05 JP JP14528792A patent/JPH05343992A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11340954A (ja) * | 1998-05-28 | 1999-12-10 | Nec Corp | 光クロック抽出回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6337725A (ja) | 信号分離回路 | |
JPH11234045A (ja) | カウンタを備えた周波数遷移キーイング復調器 | |
KR950002461A (ko) | 심볼 타이밍 복구장치 | |
JPH07162383A (ja) | Fmステレオ放送装置 | |
JPS63138570A (ja) | 信号記録装置 | |
JPH05343992A (ja) | ディジタル−アナログ変換装置 | |
JPS6439122A (en) | Digital data demodulating circuit | |
JPH1188206A (ja) | ノイズ除去回路及びノイズ除去方法 | |
JPS6036671B2 (ja) | デイジタル2値−3値変換回路 | |
JPS57104392A (en) | Video signal recording and reproducing device | |
JP2998433B2 (ja) | 色信号処理回路 | |
JPH05218992A (ja) | デジタルfmステレオ変調方法 | |
JP3286822B2 (ja) | N逓倍回路 | |
JPH06209296A (ja) | 音声デジタルサンプリングレート変換システム | |
JPS6046845B2 (ja) | デイジタル包絡線検波器 | |
JP3089138B2 (ja) | 量子化回路 | |
JPH05335837A (ja) | 正弦波信号発生装置 | |
JPS6046582B2 (ja) | 副信号重畳伝送方式 | |
KR950016076A (ko) | 디지탈 무선 통신 시스템에서 동기 신호를 이용한 프레임 타이밍 신호 추출방법 및 시스템 | |
JPH04335733A (ja) | Fsk信号受信回路 | |
JPH09186599A (ja) | 信号伝送装置及び方法 | |
JPH02141172U (ja) | ||
KR960006325A (ko) | 기저대역에서의 타이밍정보 생성장치 | |
JPS61150527A (ja) | アナログ信号1ビツト符号化器 | |
JPH02266706A (ja) | Fm変調器 |