JPH05335837A - 正弦波信号発生装置 - Google Patents
正弦波信号発生装置Info
- Publication number
- JPH05335837A JPH05335837A JP14406492A JP14406492A JPH05335837A JP H05335837 A JPH05335837 A JP H05335837A JP 14406492 A JP14406492 A JP 14406492A JP 14406492 A JP14406492 A JP 14406492A JP H05335837 A JPH05335837 A JP H05335837A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- sine wave
- reference clock
- wave signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 基準クロックを一定の周波数に保ち、基準ク
ロックの１／２以上の周波数を有する正弦波信号を得る
ようにして高速動作する記憶手段やＤ／Ａ変換器を必要
としない正弦波信号発生装置を提供する。 【構成】 メモリ３には、所望の周波数の正弦波信号と
基準クロックとの差の周波数を有する正弦波信号を基準
クロックのタイミングで順次サンプリングして量子化し
たディジタルデータを記憶させておく。基準クロックで
動作するアドレスカウンタ２により正弦波ディジタルデ
ータをメモリ３から読み出し、Ｄ／Ａ変換器４によりア
ナログ信号に変換する。Ｄ／Ａ変換して得られるアナロ
グ信号は階段状信号であり、その中には所望の周波数の
正弦波信号を含んでいるので、この周波数を狭帯域のＢ
ＰＦ５を用いて抽出することにより、出力端６に所望の
周波数が等しい正弦波信号を出力させることができる。
ロックの１／２以上の周波数を有する正弦波信号を得る
ようにして高速動作する記憶手段やＤ／Ａ変換器を必要
としない正弦波信号発生装置を提供する。 【構成】 メモリ３には、所望の周波数の正弦波信号と
基準クロックとの差の周波数を有する正弦波信号を基準
クロックのタイミングで順次サンプリングして量子化し
たディジタルデータを記憶させておく。基準クロックで
動作するアドレスカウンタ２により正弦波ディジタルデ
ータをメモリ３から読み出し、Ｄ／Ａ変換器４によりア
ナログ信号に変換する。Ｄ／Ａ変換して得られるアナロ
グ信号は階段状信号であり、その中には所望の周波数の
正弦波信号を含んでいるので、この周波数を狭帯域のＢ
ＰＦ５を用いて抽出することにより、出力端６に所望の
周波数が等しい正弦波信号を出力させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、クロック信号等として
利用するため、正弦波ディジタルデータを基準クロック
でＤ／Ａ変換して正弦波信号を得るようにした正弦波信
号発生装置に関する。
利用するため、正弦波ディジタルデータを基準クロック
でＤ／Ａ変換して正弦波信号を得るようにした正弦波信
号発生装置に関する。
【０００２】
【従来の技術】一般に、周波数ｆGを有する正弦波信号
を発生させる場合、発生する正弦波信号の周波数ｆGの
２倍以上の周波数を有する基準クロックｆSを用い、上
記正弦波信号を基準クロックｆSのタイミングでサンプ
リングし、これを量子化したディジタルデータを記憶手
段に保有させ、記憶手段から出力するディジタルデータ
をＤ／Ａ変換することにより、周波数ｆGの正弦波信号
を得ることができる。
を発生させる場合、発生する正弦波信号の周波数ｆGの
２倍以上の周波数を有する基準クロックｆSを用い、上
記正弦波信号を基準クロックｆSのタイミングでサンプ
リングし、これを量子化したディジタルデータを記憶手
段に保有させ、記憶手段から出力するディジタルデータ
をＤ／Ａ変換することにより、周波数ｆGの正弦波信号
を得ることができる。
【０００３】上記従来の正弦波信号発生装置を図４の概
略ブロック図を参照しながら説明する。
略ブロック図を参照しながら説明する。
【０００４】図４において、２１は基準クロックｆSの
発生部、２２はアドレスカウンタ、２３はディジタルデ
ータを記憶させておくメモリ、２４はメモリ２３から出
力するディジタルデータをアナログ信号に変換するＤ／
Ａ変換器、２５はローパスフィルタ（ＬＰＦ）、２６は
正弦波信号の出力端である。
発生部、２２はアドレスカウンタ、２３はディジタルデ
ータを記憶させておくメモリ、２４はメモリ２３から出
力するディジタルデータをアナログ信号に変換するＤ／
Ａ変換器、２５はローパスフィルタ（ＬＰＦ）、２６は
正弦波信号の出力端である。
【０００５】以上の構成について、以下、その動作にと
ともに更に詳細に説明する。基準クロック発生部２１に
は水晶発振器などを用い、あらかじめ安定に周波数ｆS
の基準クロック信号（以下、基準クロックｆSという）
を発振させておく。メモリ２３には、周波数ｆGを有す
る正弦波信号を基準クロックｆSのタイミングでサンプ
リングし、これを量子化したディジタルデータを記憶さ
せておく。基準クロックｆSで動作するアドレスカウン
タ２２により、メモリ２３から正弦波ディジタルデータ
を読み出す。この正弦波ディジタルデータをＤ／Ａ変換
器２４によりアナログ信号に変換し、ＬＰＦ２５により
不要な高調波成分を除去することにより、出力端２６か
ら周波数ｆGを有する正弦波信号を得ることができる。
ともに更に詳細に説明する。基準クロック発生部２１に
は水晶発振器などを用い、あらかじめ安定に周波数ｆS
の基準クロック信号（以下、基準クロックｆSという）
を発振させておく。メモリ２３には、周波数ｆGを有す
る正弦波信号を基準クロックｆSのタイミングでサンプ
リングし、これを量子化したディジタルデータを記憶さ
せておく。基準クロックｆSで動作するアドレスカウン
タ２２により、メモリ２３から正弦波ディジタルデータ
を読み出す。この正弦波ディジタルデータをＤ／Ａ変換
器２４によりアナログ信号に変換し、ＬＰＦ２５により
不要な高調波成分を除去することにより、出力端２６か
ら周波数ｆGを有する正弦波信号を得ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来例の構成では、発生する正弦波信号の周波数ｆGの２
倍以上の周波数ｆSを有する基準クロックを必要とす
る。したがって、出力する正弦波信号の周波数ｆGが高
くなると、高速で動作するメモリ２３やＤ／Ａ変換器２
４が必要となり、消費電力も増加するという問題があ
る。
来例の構成では、発生する正弦波信号の周波数ｆGの２
倍以上の周波数ｆSを有する基準クロックを必要とす
る。したがって、出力する正弦波信号の周波数ｆGが高
くなると、高速で動作するメモリ２３やＤ／Ａ変換器２
４が必要となり、消費電力も増加するという問題があ
る。
【０００７】本発明は、このような従来の問題を解決す
るものであり、基準クロックを一定の周波数に保ち、基
準クロックの１／２以上の周波数を有する正弦波信号を
得ることができ、したがって、高速で動作する記憶手段
やＤ／Ａ変換器を不要とすることができるとともに、回
路構成を簡素化することができるようにした正弦波信号
発生装置を提供することを目的とするものである。
るものであり、基準クロックを一定の周波数に保ち、基
準クロックの１／２以上の周波数を有する正弦波信号を
得ることができ、したがって、高速で動作する記憶手段
やＤ／Ａ変換器を不要とすることができるとともに、回
路構成を簡素化することができるようにした正弦波信号
発生装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、一定の周波数を有する基準クロックを安
定に発生させる基準クロック発生手段と、所望の周波数
の正弦波信号と上記基準クロックとの差の周波数を有す
る正弦波信号を上記基準クロックのタイミングでサンプ
リングし、これを量子化したディジタルデータを記憶
し、上記基準クロックのタイミングで記憶しているディ
ジタルデータが読み出されるディジタルデータの記憶手
段と、この記憶手段の出力するディジタルデータをアナ
ログ信号に変換するＤ／Ａ変換手段と、Ｄ／Ａ変換して
得られるアナログ信号に含まれている上記正弦波信号に
等しい周波数成分のみを検出する周波数選択手段とを備
えたものである。
成するために、一定の周波数を有する基準クロックを安
定に発生させる基準クロック発生手段と、所望の周波数
の正弦波信号と上記基準クロックとの差の周波数を有す
る正弦波信号を上記基準クロックのタイミングでサンプ
リングし、これを量子化したディジタルデータを記憶
し、上記基準クロックのタイミングで記憶しているディ
ジタルデータが読み出されるディジタルデータの記憶手
段と、この記憶手段の出力するディジタルデータをアナ
ログ信号に変換するＤ／Ａ変換手段と、Ｄ／Ａ変換して
得られるアナログ信号に含まれている上記正弦波信号に
等しい周波数成分のみを検出する周波数選択手段とを備
えたものである。
【０００９】
【作用】本発明は、上記のような構成により、所望の周
波数ｆGの正弦波信号と基準クロックｆSとの差の周波数
△ｆ（△ｆ＝｜ｆS−ｆG｜）を有する正弦波信号を基準
クロックｆSのタイミングでサンプリングし、量子化し
たディジタルデータを記憶手段に記憶させ、記憶手段か
ら出力するディジタルデータを基準クロックｆ Sのタイ
ミングでＤ／Ａ変換する。この変換により得られるアナ
ログ信号は、基準クロックｆSに対してｆS±△ｆなる周
波数成分を含んでいる。したがって、周波数ｆS−△ｆ
＝ｆGの成分のみを周波数選択手段で抽出することによ
り、基準クロックｆSの１／２以上の周波数を有する正
弦波信号を得ることができる。そして、基準クロックｆ
Sは発生する正弦波信号の周波数ｆGの２倍以上の周波数
を有するクロック信号ではないので、高速動作する記憶
手段やＤ／Ａ変化器を必要としない。
波数ｆGの正弦波信号と基準クロックｆSとの差の周波数
△ｆ（△ｆ＝｜ｆS−ｆG｜）を有する正弦波信号を基準
クロックｆSのタイミングでサンプリングし、量子化し
たディジタルデータを記憶手段に記憶させ、記憶手段か
ら出力するディジタルデータを基準クロックｆ Sのタイ
ミングでＤ／Ａ変換する。この変換により得られるアナ
ログ信号は、基準クロックｆSに対してｆS±△ｆなる周
波数成分を含んでいる。したがって、周波数ｆS−△ｆ
＝ｆGの成分のみを周波数選択手段で抽出することによ
り、基準クロックｆSの１／２以上の周波数を有する正
弦波信号を得ることができる。そして、基準クロックｆ
Sは発生する正弦波信号の周波数ｆGの２倍以上の周波数
を有するクロック信号ではないので、高速動作する記憶
手段やＤ／Ａ変化器を必要としない。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１１】図１は本発明の一実施例における正弦波信
号発生装置を示す概略ブロック図である。
号発生装置を示す概略ブロック図である。
【００１２】図１において、１は基準クロックの発生部
であり、水晶発振器などを用いて一定の周波数ｆSを有
する基準クロック信号（以下、基準クロックｆSとい
う）をあらかじめ安定に発振させる。２はアドレスカウ
ンタ、３はディジタルデータを記憶させておくメモリ、
４はメモリ３から出力するディジタルデータをアナログ
信号に変換するＤ／Ａ変換器、５はバンドパスフィルタ
（ＢＰＦ）、６は正弦波信号の出力端である。
であり、水晶発振器などを用いて一定の周波数ｆSを有
する基準クロック信号（以下、基準クロックｆSとい
う）をあらかじめ安定に発振させる。２はアドレスカウ
ンタ、３はディジタルデータを記憶させておくメモリ、
４はメモリ３から出力するディジタルデータをアナログ
信号に変換するＤ／Ａ変換器、５はバンドパスフィルタ
（ＢＰＦ）、６は正弦波信号の出力端である。
【００１３】以上の構成について、以下、その動作とと
もに更に詳細に説明する。メモリ３には、所望の周波数
ｆGの正弦波信号と基準クロックｆSとの差の周波数△ｆ
（△ｆ＝｜ｆS−ｆG｜）を有する正弦波信号７（図２参
照）を基準クロックｆSのタイミングで順次サンプリン
グし、これを量子化したディジタルデータを記憶させて
おく。基準クロックｆSで動作するアドレスカウンタ２
によりメモリ３から正弦波ディジタルデータを読み出
す。この正弦波ディジタルデータをＤ／Ａ変換器４によ
りアナログ信号に変換する。
もに更に詳細に説明する。メモリ３には、所望の周波数
ｆGの正弦波信号と基準クロックｆSとの差の周波数△ｆ
（△ｆ＝｜ｆS−ｆG｜）を有する正弦波信号７（図２参
照）を基準クロックｆSのタイミングで順次サンプリン
グし、これを量子化したディジタルデータを記憶させて
おく。基準クロックｆSで動作するアドレスカウンタ２
によりメモリ３から正弦波ディジタルデータを読み出
す。この正弦波ディジタルデータをＤ／Ａ変換器４によ
りアナログ信号に変換する。
【００１４】このようにして得られたアナログ信号は、
図２に示すような階段状信号８であり、複数の周波数成
分を有している。この階段状信号８が有する周波数スペ
クトルを図３を用いて説明する。周波数｜ｆS−ｆG｜
（＝△ｆ）の正弦波信号７（図２参照）を基準クロック
ｆSのクロックタイミングでサンプリングした場合、｜
ｆS−ｆG｜（＝△ｆ）の周波数成分とｆS±△ｆなる周
波数成分が発生する。同時に、基準クロックｆSの整数
倍の周波数ＮｆSに対しても±△ｆの成分が発生する。
この様子を図３に示す。
図２に示すような階段状信号８であり、複数の周波数成
分を有している。この階段状信号８が有する周波数スペ
クトルを図３を用いて説明する。周波数｜ｆS−ｆG｜
（＝△ｆ）の正弦波信号７（図２参照）を基準クロック
ｆSのクロックタイミングでサンプリングした場合、｜
ｆS−ｆG｜（＝△ｆ）の周波数成分とｆS±△ｆなる周
波数成分が発生する。同時に、基準クロックｆSの整数
倍の周波数ＮｆSに対しても±△ｆの成分が発生する。
この様子を図３に示す。
【００１５】図３において、１０は所望する周波数ｆG
の正弦波信号と基準クロックｆSとの差の周波数成分ｆS
−ｆG（＝△ｆ）、１１は基準クロックｆSの周波数成
分、１２は基準クロックｆSに対して発生するｆS−△ｆ
なる周波数成分、１３は基準クロックｆSに対して発生
するｆS＋△ｆなる周波数成分を表している。したがっ
て、Ｄ／Ａ変換して得られる階段状のアナログ信号は図
３に黒丸印で示した周波数成分を有するようになり、そ
の中には次式のような周波数１２をも含むことになる。
の正弦波信号と基準クロックｆSとの差の周波数成分ｆS
−ｆG（＝△ｆ）、１１は基準クロックｆSの周波数成
分、１２は基準クロックｆSに対して発生するｆS−△ｆ
なる周波数成分、１３は基準クロックｆSに対して発生
するｆS＋△ｆなる周波数成分を表している。したがっ
て、Ｄ／Ａ変換して得られる階段状のアナログ信号は図
３に黒丸印で示した周波数成分を有するようになり、そ
の中には次式のような周波数１２をも含むことになる。
【００１６】ｆS−△ｆ＝ｆS−（ｆS−ｆG）＝ｆG この周波数成分は所望する正弦波信号の周波数ｆGであ
り、したがって、ｆS−△ｆなる周波数を狭帯域のＢＰ
Ｆ５を用いて抽出することにより、出力端６に周波数が
ｆGに等しい正弦波信号を出力させることができる。
り、したがって、ｆS−△ｆなる周波数を狭帯域のＢＰ
Ｆ５を用いて抽出することにより、出力端６に周波数が
ｆGに等しい正弦波信号を出力させることができる。
【００１７】また、Ｄ／Ａ変換して得られるアナログ信
号は、基準クロックｆSの整数倍の周波数ＮｆSに対して
も±△ｆなる周波数成分を有するので、複数個のＢＰＦ
を用いることにより、同時に異なった周波数を有する正
弦波信号を発生させることができる。
号は、基準クロックｆSの整数倍の周波数ＮｆSに対して
も±△ｆなる周波数成分を有するので、複数個のＢＰＦ
を用いることにより、同時に異なった周波数を有する正
弦波信号を発生させることができる。
【００１８】このようにして得られた正弦波信号は、コ
ンパレータ等を用いて矩形波に変換することにより、位
相変動のない安定したクロック信号として利用すること
ができる。
ンパレータ等を用いて矩形波に変換することにより、位
相変動のない安定したクロック信号として利用すること
ができる。
【００１９】
【発明の効果】以上説明したように本発明によれば、所
望の周波数ｆGの正弦波信号と基準クロックｆSとの差の
周波数△ｆ（△ｆ＝｜ｆS−ｆG｜）を有する正弦波信号
を基準クロックｆSのタイミングでサンプリングし、量
子化したディジタルデータを記憶手段に記憶させ、記憶
手段から出力するディジタルデータを基準クロックｆ S
のタイミングでＤ／Ａ変換する。この変換により得られ
るアナログ信号は、基準クロックｆSに対してｆS±△ｆ
なる周波数成分を含んでいる。したがって、周波数ｆS
−△ｆ＝ｆGの成分のみを周波数選択手段で抽出するこ
とにより、基準クロックｆSの１／２以上の周波数を有
する正弦波信号を得ることができる。このように発生す
る正弦波信号の周波数ｆGの２倍以上の周波数を有する
基準クロックｆSを用いない回路方式であるので、高速
動作する記憶手段やＤ／Ａ変化器を必要とせず、安定、
かつ容易に基準クロックｆSの１／２以上の周波数を有
する正弦波信号を得ることができる。したがって、回路
構成を簡素化することができる。
望の周波数ｆGの正弦波信号と基準クロックｆSとの差の
周波数△ｆ（△ｆ＝｜ｆS−ｆG｜）を有する正弦波信号
を基準クロックｆSのタイミングでサンプリングし、量
子化したディジタルデータを記憶手段に記憶させ、記憶
手段から出力するディジタルデータを基準クロックｆ S
のタイミングでＤ／Ａ変換する。この変換により得られ
るアナログ信号は、基準クロックｆSに対してｆS±△ｆ
なる周波数成分を含んでいる。したがって、周波数ｆS
−△ｆ＝ｆGの成分のみを周波数選択手段で抽出するこ
とにより、基準クロックｆSの１／２以上の周波数を有
する正弦波信号を得ることができる。このように発生す
る正弦波信号の周波数ｆGの２倍以上の周波数を有する
基準クロックｆSを用いない回路方式であるので、高速
動作する記憶手段やＤ／Ａ変化器を必要とせず、安定、
かつ容易に基準クロックｆSの１／２以上の周波数を有
する正弦波信号を得ることができる。したがって、回路
構成を簡素化することができる。
【図１】本発明の一実施例における正弦波信号発生装置
を示す概略ブロック図
を示す概略ブロック図
【図２】同正弦波信号発生装置によって得られるＤ／Ａ
変換後の階段状アナログ信号を示す図
変換後の階段状アナログ信号を示す図
【図３】同正弦波信号発生装置によって得られるＤ／Ａ
変換後の階段状アナログ信号の周波数スペクトルを示す
図
変換後の階段状アナログ信号の周波数スペクトルを示す
図
【図４】従来の正弦波信号発生装置を示す概略ブロック
図
図
１ 基準クロック発生部 ２ アドレスカウンタ ３ メモリ ４ Ｄ／Ａ変換器 ５ バンドパスフィルタ（ＢＰＦ） ６ 正弦波信号の出力端
Claims (1)
- 【請求項１】 一定の周波数を有する基準クロックを安
定に発生させる基準クロック発生手段と、所望の周波数
の正弦波信号と上記基準クロックとの差の周波数を有す
る正弦波信号を上記基準クロックのタイミングでサンプ
リングし、これを量子化したディジタルデータを記憶
し、上記基準クロックのタイミングで記憶しているディ
ジタルデータが読み出されるディジタルデータの記憶手
段と、この記憶手段の出力するディジタルデータをアナ
ログ信号に変換するＤ／Ａ変換手段と、Ｄ／Ａ変換して
得られるアナログ信号に含まれている上記正弦波信号に
等しい周波数成分のみを検出する周波数選択手段とを備
えた正弦波信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14406492A JPH05335837A (ja) | 1992-06-04 | 1992-06-04 | 正弦波信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14406492A JPH05335837A (ja) | 1992-06-04 | 1992-06-04 | 正弦波信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335837A true JPH05335837A (ja) | 1993-12-17 |
Family
ID=15353467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14406492A Pending JPH05335837A (ja) | 1992-06-04 | 1992-06-04 | 正弦波信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335837A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001004789A1 (fr) * | 1999-07-09 | 2001-01-18 | Sakai, Yasue | Dispositif de generation de donnees sur forme d'onde a fonction d'echantillonnage |
| KR100737627B1 (ko) * | 2002-01-28 | 2007-07-10 | 엘지노텔 주식회사 | 펄스 쉐이핑 구현 방법 및 장치 |
-
1992
- 1992-06-04 JP JP14406492A patent/JPH05335837A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001004789A1 (fr) * | 1999-07-09 | 2001-01-18 | Sakai, Yasue | Dispositif de generation de donnees sur forme d'onde a fonction d'echantillonnage |
| US6483451B1 (en) | 1999-07-09 | 2002-11-19 | Yasue Sakai | Sampling function waveform data generating device |
| KR100737627B1 (ko) * | 2002-01-28 | 2007-07-10 | 엘지노텔 주식회사 | 펄스 쉐이핑 구현 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459680A (en) | Method and apparatus for spur-reduced digital sinusoid synthesis | |
| US4942799A (en) | Method of generating a tone signal | |
| JPH05335837A (ja) | 正弦波信号発生装置 | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| EP0417328A1 (en) | Clock generator | |
| JPH04115722A (ja) | Ｄａ変換装置 | |
| JPH0851363A (ja) | Ａ／ｄ変換装置 | |
| JPH0730422A (ja) | サンプリングクロック生成回路 | |
| EP0186400A2 (en) | Apparatus for converting an analogue input signal of narrow bandwidth to digital form | |
| JP4055901B2 (ja) | 位相同期ループ回路 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| FR2509933A1 (fr) | Generateur a frequence variable de type numerique | |
| JPH05343992A (ja) | ディジタル−アナログ変換装置 | |
| JPH0436318U (ja) | ||
| JPH06165218A (ja) | 映像信号発生装置 | |
| JPH08204558A (ja) | Ｄａ変換装置 | |
| JP2679179B2 (ja) | 温度補償型発振装置 | |
| JPH0752863B2 (ja) | 音声デジタルサンプリングレート変換システム | |
| KR100238233B1 (ko) | 고체 촬상 소자를 이용한 영상 신호처리 시스템의 색부반송파 발생장치 | |
| JPH05173583A (ja) | カラオケ装置 | |
| JP2525979Y2 (ja) | 簡易形デジタルフィルタ | |
| JPH0378198A (ja) | 記憶装置 | |
| US5003504A (en) | FM modulator for an input impulse signal | |
| JPH0258427A (ja) | Ａ／ｄ・ｄ／ａ変換装置 | |
| O'Leary et al. | Oversampling data conversion applied to data modulation |