JPH05343578A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH05343578A
JPH05343578A JP4149780A JP14978092A JPH05343578A JP H05343578 A JPH05343578 A JP H05343578A JP 4149780 A JP4149780 A JP 4149780A JP 14978092 A JP14978092 A JP 14978092A JP H05343578 A JPH05343578 A JP H05343578A
Authority
JP
Japan
Prior art keywords
chip
leads
semiconductor element
lead
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4149780A
Other languages
Japanese (ja)
Inventor
Hideaki Yomo
秀明 四方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4149780A priority Critical patent/JPH05343578A/en
Publication of JPH05343578A publication Critical patent/JPH05343578A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE:To absorb a mechanical stress, a thermal stress to a conductor element and to prevent damage on a semiconductor element by soldering leads to both surfaces of the semiconductor element through conductors in a semiconductor device having the semiconductor element provided between a pair of opposed leads. CONSTITUTION:A diode has a chip 13 provided between a pair of opposed leads 1 and 2. The leads 1, 2 are soldered to both surfaces of the chip 13 through silver bumps 14 and 15. Thus, a mechanical stress, a thermal stress to be applied to the chip 13 are absorbed to be alleviated by the bumps 14, 15 through the leads 1, 2, the stresses to be applied to the chip 13 are reduced to improve reliability of the diode. Thicknesses of the bumps 14, 15 are set to about 10-50mum thereby to reduce the thickness of the chip 13 to about 100mum, and an extremely thin chip 13 can be mounted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は半導体装置及びその製造
方法に関するものであり、特に、樹脂モールドタイプの
ダイオード等の２端子半導体装置及びその製造方法に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a two-terminal semiconductor device such as a resin mold type diode and a manufacturing method thereof.

【０００２】[0002]

【従来の技術】ダイオードのような２つの電極を有する
半導体装置として、半導体素子(以下「チップ」ともい
う)を２つのリードで挟むようにして半田付けした後、
樹脂モールド等の処理を施すことによって製造されるも
のがある。上記リードに半田付けされるチップが薄いほ
ど、得られる半導体装置(この場合ダイオード)の直列抵
抗値が低くなる。つまり、ＶF(順方向電圧)特性が向上
し、それに伴ってチップの発熱量が少なくなるのであ
る。2. Description of the Related Art As a semiconductor device having two electrodes such as a diode, a semiconductor element (hereinafter also referred to as "chip") is sandwiched between two leads and soldered,
Some are manufactured by performing processing such as resin molding. The thinner the chip soldered to the lead, the lower the series resistance value of the obtained semiconductor device (diode in this case). That is, the V F (forward voltage) characteristic is improved, and the heat generation amount of the chip is reduced accordingly.

【０００３】しかし、チップを薄くすると、チップとリ
ードとの半田付けに用いられる半田や半田付用フラック
ス、ときには汚れ等によって、リード間がショートしや
すくなるといった問題がある。また、わずかなリードの
傾きによってもリード間がショートしやすくなるといっ
た問題もある。However, when the chips are made thin, there is a problem that the leads are apt to be short-circuited due to the solder used for soldering the chips and the leads, the soldering flux, and sometimes dirt. Further, there is a problem that even a slight inclination of the leads easily causes a short between the leads.

【０００４】そこで、リード間にチップを挟む如くリー
ドに接続するタイプの従来より一般的に知られている半
導体装置は、図３に示すように導電体を成す銀メッキ４
でリード１とリード２との間隔を大きくとり、リード
１，２間のショートの発生を抑える構造となっている。Therefore, a conventionally known semiconductor device of the type in which a chip is sandwiched between the leads and connected to the leads is a silver plating 4 forming a conductor as shown in FIG.
Therefore, the distance between the lead 1 and the lead 2 is increased to prevent the occurrence of short circuit between the leads 1 and 2.

【０００５】同図に示すダイオードは、次のようにして
製造される。先ず、チップ３の一方の面(電極面)に銀メ
ッキ４を施す。尚、製造に際しては、複数個のリード部
分を一体に有するリードフレームを用いて組み立てられ
る。従って、まずリードフレームの一部を成すリード
１，２の所定部分に、クリーム半田を塗布する。リード
２のクリーム半田を塗布した面上に、チップ３をダイボ
ンディングする。次に、他方のリード１のクリーム半田
が塗布された面と銀メッキ４とが接するように、リード
１及び２の間でチップ３を挟む。加熱により、半田をリ
フローする。図３中、６及び７は半田付け部分を示して
いる。最後に、樹脂でモールドプレスした後、リード
１，２をフレーム枠(図示せず)から切り離す。同図中、
８はモールド樹脂を示している。The diode shown in the figure is manufactured as follows. First, silver plating 4 is applied to one surface (electrode surface) of the chip 3. In addition, at the time of manufacturing, it is assembled using a lead frame integrally having a plurality of lead portions. Therefore, first, cream solder is applied to predetermined portions of the leads 1 and 2 forming part of the lead frame. The chip 3 is die-bonded onto the surface of the lead 2 to which the cream solder is applied. Next, the chip 3 is sandwiched between the leads 1 and 2 so that the surface of the other lead 1 on which the cream solder is applied is in contact with the silver plating 4. The solder is reflowed by heating. In FIG. 3, 6 and 7 indicate soldered portions. Finally, after mold pressing with resin, the leads 1 and 2 are separated from a frame (not shown). In the figure,
Reference numeral 8 represents a mold resin.

【０００６】図３に示すように、リード１とチップ３と
の半田付けを銀メッキ４を介して行うことによって、チ
ップ３が薄くてもリード１とリード２との間隔がとられ
ているため、その分前記ショートが発生しにくいのであ
る。As shown in FIG. 3, the lead 1 and the chip 3 are soldered through the silver plating 4 so that the lead 1 and the lead 2 can be spaced apart even if the chip 3 is thin. Therefore, the short circuit is less likely to occur.

【０００７】[0007]

【発明が解決しようとする課題】図３に示す従来例の構
造では、銀メッキ４がチップ３の片面にしか設けられて
いない。そして、半田付け部分６の半田がリード２上に
流れ落ちにくいようにするため、チップ３の上電極面の
面積よりも小さく銀メッキ４が形成されている。そのた
め、リードに対する半田付けの面積がリード１とリード
２とでは異なる結果、リード１，２に熱的ストレスや機
械的ストレスが加わったとき、リード１からチップ３が
受けるストレスと、リード２からチップ３が受けるスト
レスとでは、大きさが異なることになる。それによっ
て、チップの破壊やリードからの外れが生じ易いといっ
た問題がある。特に、リード２からの機械的ストレス
は、チップ３に直接加わるため、チップ３はリード２か
ら大きなダメージを受けやすいといった問題がある。ま
た、チップ３として更に薄いものが開発されているが、
このように極めて薄いチップに対して同図の構造では、
十分にショートの発生が防止されているとはいえない。In the structure of the conventional example shown in FIG. 3, the silver plating 4 is provided only on one side of the chip 3. Then, in order to prevent the solder of the soldering portion 6 from flowing down onto the leads 2, the silver plating 4 is formed smaller than the area of the upper electrode surface of the chip 3. Therefore, as a result of different soldering areas for the leads between the lead 1 and the lead 2, when the leads 1 and 2 are subjected to thermal stress or mechanical stress, the stress applied to the chip 3 from the lead 1 and the stress applied to the chip 2 from the lead 2 It will be different from the stress that 3 receives. As a result, there is a problem that the chip is likely to be broken or the lead is easily removed from the lead. In particular, the mechanical stress from the lead 2 is directly applied to the chip 3, so that the chip 3 is easily damaged by the lead 2. Also, a thinner chip 3 has been developed,
In this structure for such an extremely thin chip,
It cannot be said that the occurrence of short circuit is sufficiently prevented.

【０００８】ダイオード等の半導体装置に加わるストレ
スに関し、上記機械的ストレスとしては、例えばダイオ
ードを基板等に搭載する際に、リードに加えられたスト
レスによって、リードとチップとの間に生じるストレス
等がある。また、上記熱的ストレスとしては、例えばダ
イオードの動作時に発生する熱によって、半導体素子と
リードフレームとの熱膨張率の差によって生じるストレ
スがある。Regarding the stress applied to a semiconductor device such as a diode, the mechanical stress is, for example, a stress generated between a lead and a chip due to a stress applied to a lead when the diode is mounted on a substrate or the like. is there. The thermal stress is, for example, a stress caused by a difference in coefficient of thermal expansion between the semiconductor element and the lead frame due to heat generated when the diode operates.

【０００９】また、図３に示す半導体装置の製造時にお
いても、上記リードに対する半田付けの面積の違いに起
因して、リード１，２に熱的ストレスや機械的ストレス
が加わったとき、チップの破壊等の問題が生じてしま
う。Further, even when the semiconductor device shown in FIG. 3 is manufactured, when thermal stress or mechanical stress is applied to the leads 1 and 2 due to the difference in the area of soldering to the leads, the chip Problems such as destruction will occur.

【００１０】ダイオード等の半導体装置の製造時に加わ
るストレスに関し、上記機械的ストレスとしては、例え
ば樹脂モールドのための金型でリードフレームをクラン
プしたときやその後の搬送において、リードとチップと
の間に生じるストレスが挙げられる。また、上記熱的ス
トレスとしては、例えばハンダ付けに際して加熱を行っ
たとき(半田リフロー工程)、半導体素子とリードフレー
ムとの熱膨張率の差によって生じるストレス等がある。Regarding the stress applied during the manufacture of a semiconductor device such as a diode, the mechanical stress is, for example, between the lead and the chip when the lead frame is clamped by a mold for resin molding or during the subsequent transportation. The stress that arises is mentioned. The thermal stress includes, for example, a stress caused by a difference in coefficient of thermal expansion between the semiconductor element and the lead frame when heating is performed during soldering (solder reflow process).

【００１１】また、図３に示す半導体装置の製造におい
ては、リード２上の半田量が多いと、ダイボンディング
に際し、前記半田等がチップ３側面に沿って盛り上が
り、リード１と接触し、ショート状態になり易いといっ
た問題がある。In the manufacture of the semiconductor device shown in FIG. 3, if the amount of solder on the lead 2 is large, the solder or the like rises along the side surface of the chip 3 and comes into contact with the lead 1 at the time of die bonding, resulting in a short circuit state. There is a problem that it is easy to become.

【００１２】本発明はこれらの点に鑑みてなされたもの
であって、薄い半導体素子を備え、かつ、機械的ストレ
スや熱的ストレスに強い半導体装置を提供することを目
的とする。また、薄い半導体素子を備え、かつ、ショー
トしにくい半導体装置を、製造時において機械的ストレ
スや熱的ストレスによりチップにダメージを与えること
なく製造しうる半導体装置の製造方法を提供することも
目的とする。The present invention has been made in view of these points, and an object of the present invention is to provide a semiconductor device including a thin semiconductor element and resistant to mechanical stress and thermal stress. It is also an object of the present invention to provide a method for manufacturing a semiconductor device, which includes a thin semiconductor element and is capable of manufacturing a semiconductor device that is hard to short-circuit without damaging the chip due to mechanical stress or thermal stress during manufacturing. To do.

【００１３】[0013]

【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置は、半導体素子を対向する一対のリ
ード間に設けて成る半導体装置において、前記半導体素
子の両面に導電体を介して前記リードを半田付けしたこ
とを特徴としている。In order to achieve the above object, a semiconductor device of the present invention is a semiconductor device having a semiconductor element provided between a pair of opposing leads, wherein conductors are provided on both sides of the semiconductor element. It is characterized in that the lead is soldered.

【００１４】上記目的を達成するため本発明の半導体装
置の製造方法は、対向する一対のリード間に半導体素子
を半田付けする半導体装置の製造方法において、前記リ
ードに半田付けする前に前記半導体素子の上に導電体を
形成するとともに前記リードに半田を設け、該導電体を
介して前記半導体素子を前記半田によりリードに半田付
けすることを特徴としている。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which a semiconductor element is soldered between a pair of opposing leads, wherein the semiconductor element is soldered to the leads. A conductor is formed on the lead and solder is provided on the lead, and the semiconductor element is soldered to the lead by the solder via the conductor.

【００１５】[0015]

【作用】このような半導体装置の構成によると、一対の
リード間において半導体素子が両面で導電体を介して半
田付けされているので、機械ストレスや熱ストレスがリ
ードに加わっても、ストレスが導電体によって吸収・緩
和され、半導体素子は大きなダメージを受けることがな
い。また、半導体素子の両面に導電体を設けているの
で、これらの導電体の接触面積を略等しくすることによ
り半田付け面積に起因する偏ったストレスが半導体素子
に加わるのを阻止することもできる。According to such a structure of the semiconductor device, since the semiconductor element is soldered between the pair of leads on both sides via the conductor, even if mechanical stress or thermal stress is applied to the lead, the stress is not conducted. It is absorbed and relaxed by the body, and the semiconductor element is not seriously damaged. Further, since the conductors are provided on both sides of the semiconductor element, it is possible to prevent biased stress due to the soldering area from being applied to the semiconductor element by making the contact areas of these conductors substantially equal.

【００１６】上記のような半導体装置の製造方法による
と、半導体素子が対向する一対のリード間に導電体を介
して半田付けされるため、製造中に機械ストレスや熱ス
トレスがリードに加わっても、ストレスが導電体によっ
て吸収・緩和され、半導体素子は大きなダメージを受け
ることがない。また、極めて薄い半導体素子を用いた場
合でも、リード間のショートを防止するべく導電体によ
ってリード間隔を広げるのに、半導体素子の両面に導電
体を設けるようにしたので、例えば導電体を銀メッキ
(従来例では、銀メッキを極端に厚くすることはできな
い)で形成する場合でも、無理なく間隔を広げることが
でき、更に上述したように半導体素子に加わるストレス
のアンバランスを回避する形態で間隔を広げることがで
きる。According to the method of manufacturing a semiconductor device as described above, since a semiconductor element is soldered between a pair of opposing leads via a conductor, even if mechanical stress or thermal stress is applied to the leads during manufacture. The stress is absorbed and relieved by the conductor, and the semiconductor element is not greatly damaged. In addition, even when an extremely thin semiconductor element is used, the conductors are provided on both sides of the semiconductor element in order to widen the lead interval by the conductor to prevent a short circuit between the leads.
(In the conventional example, the silver plating cannot be made extremely thick) Even if it is formed, the interval can be reasonably widened, and as described above, the interval is formed in a form that avoids the imbalance of stress applied to the semiconductor element. Can be extended.

【００１７】[0017]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。尚、図３に示す従来例の各部と同一の部分には同
一の符号を付して詳しい説明を省略する。Embodiments of the present invention will be described below with reference to the drawings. The same parts as those of the conventional example shown in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.

【００１８】図１は本発明の一実施例であるダイオード
の要部構造を示す断面図であり、図２はその製造工程図
である。図１に示すように、本実施例は、チップ１３を
対向する一対のリード１，２間に設けて成るダイオード
において、チップ１３の両面にバンプ１４，１５を介し
てリード１，２を半田付けした構成と成っている。つま
り、本実施例は、銀メッキ４(図３)の代わりにチップ１
３の両面に銀製のバンプ１４，１５が設けられているほ
かは、前記従来例(図３)と同様の構成となっている。
尚、バンプ１４，１５は導体であればよく、銀に限ら
ず、銅，半田等の材料から成るものでもよい。FIG. 1 is a sectional view showing the structure of a main part of a diode which is an embodiment of the present invention, and FIG. 2 is a manufacturing process drawing thereof. As shown in FIG. 1, in this embodiment, in a diode in which a chip 13 is provided between a pair of opposing leads 1 and 2, the leads 1 and 2 are soldered to both sides of the chip 13 via bumps 14 and 15. It is made up of That is, in this embodiment, the chip 1 is used instead of the silver plating 4 (FIG. 3).
3 has the same configuration as the conventional example (FIG. 3) except that silver bumps 14 and 15 are provided on both surfaces.
The bumps 14 and 15 need only be conductors, and are not limited to silver, and may be made of a material such as copper or solder.

【００１９】バンプ１４，１５は、第１に、チップ１３
にかかるストレスを効果的に吸収・緩和する役割を果た
している。つまり、図１に示すようにチップ１３両面に
バンプ１４，１５を介してリード１，２を半田付けする
ことによって、リード１，２からチップ１３にかかる機
械的ストレスや熱的ストレスを吸収・緩和させることが
できるのである。従って、チップ１３に加わるストレス
が低減することで、ダイオードの信頼性が向上する。し
かも、チップ１３に対して接触面積が等しくなるように
バンプ１４，１５を介してリード１，２が半田付けされ
ているため、上記ストレスが加わっても部分的にストレ
スが集中せず、結果として、機械的ストレスや熱的スト
レスに強い構成となっている。The bumps 14 and 15 are formed on the chip 13 in the first place.
It plays the role of effectively absorbing and relieving the stress on people. That is, as shown in FIG. 1, by soldering the leads 1 and 2 to both surfaces of the chip 13 via the bumps 14 and 15, the mechanical stress and the thermal stress applied to the chip 13 from the leads 1 and 2 are absorbed and alleviated. It can be done. Therefore, the stress applied to the chip 13 is reduced, and the reliability of the diode is improved. Moreover, since the leads 1 and 2 are soldered via the bumps 14 and 15 so that the contact areas are equal to the chip 13, even if the above stress is applied, the stress is not partially concentrated, and as a result, , Has a strong structure against mechanical stress and thermal stress.

【００２０】バンプ１４，１５は、第２に、極めて薄い
チップ１３の実装を可能にしている。前記ショートの発
生を防止するため、２００μｍ程度の厚さのチップ１３
が従来より用いられているが、本実施例ではバンプ１
４，１５の高さ(厚さ)をいずれも１０〜５０μｍ程度と
することによって、チップ１３の厚さを１００μｍ程度
にまで薄くすることが可能である。これは、バンプ１
４，１５両方の厚さの分だけリード１，２の間隔を大き
くすることができるからである。薄いチップ１３を用い
ることができるため、先に述べたように、直列抵抗を小
さくし(ＶF特性の向上)、発熱量を小さくすることがで
きるのである。Secondly, the bumps 14 and 15 enable mounting of an extremely thin chip 13. In order to prevent the occurrence of the short circuit, the chip 13 having a thickness of about 200 μm
Has been used conventionally, but in this embodiment, bump 1
By making the height (thickness) of each of 4 and 15 about 10 to 50 μm, the thickness of the chip 13 can be reduced to about 100 μm. This is bump 1
This is because the distance between the leads 1 and 2 can be increased by the thicknesses of both 4 and 15. Since the thin chip 13 can be used, it is possible to reduce the series resistance (improvement of the V F characteristic) and the heat generation amount as described above.

【００２１】本実施例のダイオードは、対向する一対の
リード１，２間にチップ１３を半田付けするダイオード
の製造方法において、リード１，２に半田付けする前に
チップ１３の上にバンプ１４，１５を形成するとともに
リード１，２に半田を設け、バンプ１４，１５を介して
チップ１３を前記半田によりリード１，２に半田付けす
ることによって製造される。以下、本実施例の製造方法
を図２に基づいて更に詳しく説明する。In the diode of this embodiment, in the method of manufacturing a diode in which the chip 13 is soldered between the pair of leads 1 and 2 facing each other, the bumps 14, 14 are formed on the chip 13 before being soldered to the leads 1, 2. 15 is formed, solder is provided on the leads 1 and 2, and the chip 13 is soldered to the leads 1 and 2 with the solder via the bumps 14 and 15. Hereinafter, the manufacturing method of this embodiment will be described in more detail with reference to FIG.

【００２２】先ず、同図(Ａ)に示すチップ１３の両面
に、同図(Ｂ)に示すように同じ大きさ・形状のバンプ１
４，１５を形成する。バンプ１４，１５の形成は、金属
蒸着，電気メッキ等の従来より知られている方法により
行うことができる。First, the bumps 1 of the same size and shape are formed on both sides of the chip 13 shown in FIG.
4 and 15 are formed. The bumps 14 and 15 can be formed by a conventionally known method such as metal deposition or electroplating.

【００２３】バンプ１４，１５の形成(同図(Ｂ))によ
り、チップ１３としては、上記のように１００μｍ程度
の薄いものを用いることが可能となる。このように薄い
チップ１３を用いたとき、バンプ１４，１５がなけれ
ば、最終的に得られるダイオード(図１，図２(ｅ))にお
いてリード１，２間の距離が近くなってしまうため、先
に述べたようにリード１，２の傾斜やリード１，２間の
汚れ等により、ショートしやすくなってしまうのであ
る。By forming the bumps 14 and 15 (FIG. 2B), it is possible to use the thin chip 13 having a thickness of about 100 μm as described above. When such a thin chip 13 is used, without the bumps 14 and 15, the distance between the leads 1 and 2 in the finally obtained diode (FIGS. 1 and 2 (e)) becomes short, As described above, the inclination of the leads 1 and 2 and the dirt between the leads 1 and 2 tend to cause a short circuit.

【００２４】また、バンプ１４，１５は、チップ１３の
各面について、その全面に設けてもよいが、各面よりも
小さく形成するのが好ましい。同図(ｂ)の工程におい
て、リード１上にダイボンディングを行った際に、バン
プ１４，１５からはみ出た半田，半田付け用フラック
ス，汚れ等が、チップ１３に付着したり、リード２にま
で付着してショート状態になるを防止するためである。
例えば、クリーム半田の量が多い場合、チップ１３がク
リーム半田内に沈み込むとともに、クリーム半田が一方
のバンプ１４又は１５の縁から盛り上がっても、チップ
１３が壁となって他方のリード１又は２にまで到達する
ことが阻止されるのである。その結果、ダイオード製造
における歩留まりが、従来９０％であるとすれば、９９
％にまで向上させることが可能となる。Although the bumps 14 and 15 may be provided on the entire surface of each surface of the chip 13, it is preferable that the bumps 14 and 15 are formed smaller than each surface. In the step of FIG. 2B, when die bonding is performed on the lead 1, solder, soldering flux, dirt, etc. protruding from the bumps 14 and 15 adhere to the chip 13 or reach the lead 2. This is to prevent adhesion and short-circuiting.
For example, when the amount of cream solder is large, the chip 13 sinks into the cream solder and even when the cream solder rises from the edge of one bump 14 or 15, the chip 13 becomes a wall and the other lead 1 or 2 is formed. Is prevented from reaching. As a result, if the yield in diode manufacturing is 90% in the past, it is 99%.
It is possible to improve it to%.

【００２５】一方、同図(ａ)に示すように、リードフレ
ームの一部を成すリード１，２の片面の所定部分に、ク
リーム半田を塗布する。１６ａ，１７ａは、クリーム半
田の塗布面を示している。On the other hand, as shown in FIG. 3A, cream solder is applied to predetermined portions on one side of the leads 1 and 2 forming a part of the lead frame. Reference numerals 16a and 17a denote cream solder application surfaces.

【００２６】同図(Ｂ)の工程でバンプ１４，１５が形成
されたチップ１３を、同図(ｂ)に示すように、リード２
のクリーム半田を塗布した面１７ａ上にダイボンディン
グする。The chip 13 on which the bumps 14 and 15 are formed in the step of FIG. 2B is connected to the lead 2 as shown in FIG.
Die bonding is performed on the surface 17a coated with the cream solder.

【００２７】次に、同図(ｃ)に示すように、他方のリー
ド１のクリーム半田が塗布された面１６ａとバンプ１４
とが接するように、リード１及び２の間でバンプ１４，
１５を介してチップ１３を挟む。これにより、チップ１
３は、後記半田リフロー，搬送，樹脂モールド等の工程
において、リード１，２から機械的ストレスや熱的スト
レスを受けることになるが、かかるストレスは、バンプ
１４，１５によって効果的に吸収・緩和されるため、チ
ップ１３は大きなダメージを受けない。しかも、バンプ
１４，１５に対するチップ１３及びリード１，２の接触
面積が各リード１，２について等しくなるようにしてい
るため、チップ３に偏ったストレスが加わらず、また、
ストレスが部分的に集中することもない。Next, as shown in FIG. 2C, the surface 16a of the other lead 1 on which the cream solder is applied and the bump 14 are formed.
Bumps 14, between the leads 1 and 2 so that
The chip 13 is sandwiched via 15. This makes chip 1
3 receives mechanical stress or thermal stress from the leads 1 and 2 in the processes of solder reflow, conveyance, resin molding, etc., which will be described later, but the stress is effectively absorbed and relaxed by the bumps 14 and 15. Therefore, the chip 13 is not damaged significantly. Moreover, since the contact areas of the chip 13 and the leads 1 and 2 with respect to the bumps 14 and 15 are made equal for each of the leads 1 and 2, uneven stress is not applied to the chip 3, and
There is no partial concentration of stress.

【００２８】ついで、同図(ｄ)に示すように、炉２１内
で加熱することにより、半田をリフローする。同図(ｄ)
及び図１中、１６及び１７は、半田付け部分を示してい
る。Then, as shown in FIG. 3D, the solder is reflowed by heating in the furnace 21. Same figure (d)
Also, in FIG. 1, reference numerals 16 and 17 denote soldering portions.

【００２９】最後に、同図(ｅ)に示すように、樹脂でモ
ールドプレスした後、リード１，２をフレーム枠(図示
せず)から切り離す。同図(ｅ)中、８はモールド樹脂を
示している。Finally, as shown in FIG. 6 (e), after mold pressing with resin, the leads 1 and 2 are separated from the frame (not shown). In FIG. 6 (e), 8 indicates a mold resin.

【００３０】[0030]

【発明の効果】以上説明した通り、本発明の半導体装置
は、半導体素子を対向する一対のリード間に設けて成る
半導体装置において、前記半導体素子の両面に導電体を
介して前記リードを半田付けした構成となっているの
で、リードにストレスが加わっても導電体によって吸収
・緩和されるため、機械的ストレスや熱的ストレスに強
い半導体装置を実現することができる。As described above, the semiconductor device of the present invention is a semiconductor device in which a semiconductor element is provided between a pair of opposing leads, and the leads are soldered on both sides of the semiconductor element via conductors. With this structure, even if stress is applied to the leads, it is absorbed and relaxed by the conductor, so that it is possible to realize a semiconductor device that is resistant to mechanical stress and thermal stress.

【００３１】また、半導体素子両面の導電体がリードの
間隔を大きく保つので、薄いチップを備えた半導体装置
を実現することができる。それにより、例えば直列抵抗
値の低いダイオードが得られる。つまり、ＶF特性が向
上することによって、チップの発熱量を小さく抑えるこ
とことが可能となるのである。Further, since the conductors on both sides of the semiconductor element maintain a large lead interval, a semiconductor device having a thin chip can be realized. Thereby, for example, a diode having a low series resistance value can be obtained. That is, it is possible to suppress the heat generation amount of the chip to be small by improving the V F characteristic.

【００３２】更に、半導体素子の両面に導電体が設けら
れているため、これらの導電体の接触面積を略等しくし
た場合には、半田付け面積に起因する偏ったストレスが
半導体素子に加わるのを阻止することにより、半導体素
子の破壊，リードの外れ等が生じにくい半導体装置を実
現することが可能である。Further, since the conductors are provided on both sides of the semiconductor element, when the contact areas of these conductors are made substantially equal, biased stress due to the soldering area is not applied to the semiconductor element. By blocking, it is possible to realize a semiconductor device in which breakage of a semiconductor element, detachment of leads, etc. are unlikely to occur.

【００３３】本発明の半導体装置の製造方法は、対向す
る一対のリード間に半導体素子を半田付けする半導体装
置の製造方法において、前記リードに半田付けする前に
前記半導体素子の上に導電体を形成するとともに前記リ
ードに半田を設け、該導電体を介して前記半導体素子を
前記半田によりリードに半田付けする構成となっている
ので、製造中に機械ストレスや熱ストレスがフレームに
加わっても、ストレスが導電体によって吸収・緩和され
るため、半導体素子にダメージを与えることなく製造す
ることができる。A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which a semiconductor element is soldered between a pair of opposing leads, wherein a conductor is provided on the semiconductor element before soldering to the leads. Since the lead is provided with solder together with the formation, and the semiconductor element is soldered to the lead by the solder through the conductor, even if mechanical stress or thermal stress is applied to the frame during manufacturing, Since the stress is absorbed and relieved by the conductor, the semiconductor element can be manufactured without damaging it.

【００３４】しかも、極めて薄い半導体素子を用いた場
合でも、リード間のショートを防止するために、半導体
素子の両面に導電体を設けることで導電体によって無理
なくリード間隔を広げることができるので、薄い半導体
素子を備え、かつ、ショートしにくい半導体装置を製造
することが可能である。更に、上述したように半導体素
子に加わるストレスのアンバランスを回避する形態で間
隔を広げることができるため、半導体素子の破壊，リー
ドの外れ等の発生を防止することができる。Moreover, even when an extremely thin semiconductor element is used, by providing a conductor on both surfaces of the semiconductor element in order to prevent a short circuit between the leads, the lead interval can be reasonably widened by the conductor. It is possible to manufacture a semiconductor device that includes a thin semiconductor element and that is unlikely to cause a short circuit. Furthermore, as described above, since the gap can be widened in a form that avoids the imbalance of stress applied to the semiconductor element, it is possible to prevent breakage of the semiconductor element, detachment of leads, and the like.

【００３５】上記したような効果に伴って、設備の設計
が容易になり、ワイヤレス構造の製品を安定製造するこ
とができるという効果もある。In addition to the above-mentioned effects, there is also an effect that facility design can be facilitated and a product having a wireless structure can be stably manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の実施例の要部構造を示す断面図。FIG. 1 is a sectional view showing a main part structure of an embodiment of the present invention.

【図２】本発明の実施例の製造方法を断面的に示す工程
図。FIG. 2 is a process drawing showing a cross-section of a manufacturing method according to an embodiment of the present invention.

【図３】従来例の要部構造を示す断面図。FIG. 3 is a cross-sectional view showing a main part structure of a conventional example.

【符号の説明】[Explanation of symbols]

１，２ …リード １３ …チップ １４，１５ …バンプ 1, 2 ... Lead 13 ... Chip 14, 15 ... Bump

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】半導体素子を対向する一対のリード間に設
けて成る半導体装置において、前記半導体素子の両面に
導電体を介して前記リードを半田付けしたことを特徴と
する半導体装置。1. A semiconductor device in which a semiconductor element is provided between a pair of opposing leads, wherein the leads are soldered to both surfaces of the semiconductor element via conductors. 【請求項２】対向する一対のリード間に半導体素子を半
田付けする半導体装置の製造方法において、前記リード
に半田付けする前に前記半導体素子の上に導電体を形成
するとともに前記リードに半田を設け、該導電体を介し
て前記半導体素子を前記半田によりリードに半田付けす
ることを特徴とする半導体装置の製造方法。2. A method of manufacturing a semiconductor device in which a semiconductor element is soldered between a pair of opposing leads, wherein a conductor is formed on the semiconductor element and solder is applied to the lead before soldering to the lead. A method for manufacturing a semiconductor device, comprising: providing the semiconductor element to the lead with the solder via the conductor.
JP4149780A 1992-06-10 1992-06-10 Semiconductor device and manufacture thereof Pending JPH05343578A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4149780A JPH05343578A (en) 1992-06-10 1992-06-10 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4149780A JPH05343578A (en) 1992-06-10 1992-06-10 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH05343578A true JPH05343578A (en) 1993-12-24

Family

ID=15482563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4149780A Pending JPH05343578A (en) 1992-06-10 1992-06-10 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH05343578A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223634A (en) * 1999-01-28 2000-08-11 Hitachi Ltd Semiconductor device
US7332757B2 (en) 1999-01-28 2008-02-19 Renesas Technology Corp. MOSFET package
EP4213203A1 (en) * 2022-01-12 2023-07-19 Nexperia B.V. Semiconductor device package and method for manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223634A (en) * 1999-01-28 2000-08-11 Hitachi Ltd Semiconductor device
US7332757B2 (en) 1999-01-28 2008-02-19 Renesas Technology Corp. MOSFET package
US7342267B2 (en) 1999-01-28 2008-03-11 Renesas Technology Corp. MOSFET package
US7394146B2 (en) 1999-01-28 2008-07-01 Renesas Tehcnology Corp. MOSFET package
US7400002B2 (en) 1999-01-28 2008-07-15 Renesas Technology Corp. MOSFET package
US7985991B2 (en) 1999-01-28 2011-07-26 Renesas Electronics Corporation MOSFET package
US8183607B2 (en) 1999-01-28 2012-05-22 Renesas Electronics Corporation Semiconductor device
US8455986B2 (en) 1999-01-28 2013-06-04 Renesas Electronics Corporation Mosfet package
US8816411B2 (en) 1999-01-28 2014-08-26 Renesas Electronics Corporation Mosfet package
EP4213203A1 (en) * 2022-01-12 2023-07-19 Nexperia B.V. Semiconductor device package and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US5902959A (en) Lead frame with waffled front and rear surfaces
KR940001149B1 (en) Chip bonding method of semiconductor device
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
JPH09219421A (en) Manufacture of semiconductor electronic component and wafer
JP4245754B2 (en) Semiconductor device
US10707154B2 (en) Semiconductor device and method for manufacturing the same
JPS59139636A (en) Bonding method
JPH01303730A (en) Mounting structure of semiconductor element and manufacture thereof
JPH05343578A (en) Semiconductor device and manufacture thereof
JP3457926B2 (en) Semiconductor device and manufacturing method thereof
JP3279470B2 (en) Semiconductor device and manufacturing method thereof
JP2000150705A (en) Semiconductor device and manufacture thereof
JP2703908B2 (en) Compound semiconductor device
JP7550932B2 (en) Semiconductor Device
US20220013486A1 (en) Semiconductor composite structure, method for making the same, and semiconductor device having the same
JPH0547836A (en) Mounting structure of semiconductor device
JP3262086B2 (en) Semiconductor device and manufacturing method thereof
JP2986661B2 (en) Method for manufacturing semiconductor device
JP2000150756A (en) Resin-sealed semiconductor deive and lead frame
JPH04356935A (en) Bump-electrode formation and mounting structure of semiconductor device
JP3934011B2 (en) Semiconductor device and manufacturing method thereof
JPH05335309A (en) Semiconductor device
JPS6193654A (en) Resin sealed type semiconductor device
JPH1131696A (en) Semiconductor element, semiconductor device and its manufacture
JPS63308330A (en) Manufacture of semiconductor integrated circuit device