JPH0533826B2 - - Google Patents

Info

Publication number
JPH0533826B2
JPH0533826B2 JP63005459A JP545988A JPH0533826B2 JP H0533826 B2 JPH0533826 B2 JP H0533826B2 JP 63005459 A JP63005459 A JP 63005459A JP 545988 A JP545988 A JP 545988A JP H0533826 B2 JPH0533826 B2 JP H0533826B2
Authority
JP
Japan
Prior art keywords
curvature
radius
ceramic substrate
arc
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63005459A
Other languages
English (en)
Other versions
JPS63245945A (ja
Inventor
Katsumi Nakamura
Tadahisa Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP545988A priority Critical patent/JPS63245945A/ja
Publication of JPS63245945A publication Critical patent/JPS63245945A/ja
Publication of JPH0533826B2 publication Critical patent/JPH0533826B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】
(産業上の利用分野) 本発明は半導体素子を収納するための半導体パ
ツケージに使用するセラミツク基板の改良に関す
るもので、より詳細には該基板或いは半導体パツ
ケージの移送に際して、基板同士の衝突による端
部のカケを防止したセラミツク基板に関する。 (従来の技術及びその問題点) 従来、半導体パツケージに用いられるセラミツ
ク基板は、セラミツク基板同士が衝突した際にカ
ケ等が発生するのを防止するために種々の対策が
講じられている。 例えば実開昭58−49444号公報には、第5図に
示すように、セラミツク基板の短辺側端面の中央
位置にA寸法2〜8mmの平面部を設け、その平面
部の両側線より両側端に向かつてそれぞれB寸法
より小さいC寸法0.1〜0.5mmのテーパ面と、この
テーパ面と長辺側端面との稜線位置にD寸法0.3
1.5mmの円弧Rを設けたものが開示されている。 しかし乍ら、この従来のセラミツク基板では、
クリアランスの大きい容器に複数個詰めて搬送し
たり、或いは、クリアランスの大きい搬送路内を
移動させる場合、セラミツク基板が揺動して、円
弧R部分が他のセラミツク基板に衝突し、この円
弧R部分にカケを生じる場合を縷々生じる。また
短辺側端面の略中央部に設けられた平面部には、
通常半導体素子を収納した際にリード端子の取出
位置を明確にするためのノツチ(切欠)Nが設け
られており、このノツチ部N周辺には成形上微少
な波うちができることから、セラミツク基板同志
が衝突した場合には、このノツチ部N周辺に衝突
の応力が集中してカケを生じてしまうという問題
を誘発する。 また、特開昭59−119748号公報には、第6図に
示すように、半導体パツケージに用いられるセラ
ミツク基板の短辺側面に略同一波高を有する複数
個の波形状部Yを形成することが開示されてい
る。 しかし乍ら、このセラミツク基板は、波状凸部
Yと凹状部Zが中心線Xに対して略同一の振巾
(波高)で形成されていることに関連して次の欠
点を生ずる。即ち、半導体パツケージや、半導体
装置の生産ラインでは、セラミツク基板やこれを
用いたパツケージの方向判別や位置規制を基板短
辺部の中央部で行つており、前述した振巾を大き
くすることは方向判別や位置規制の許容限界を越
えることから、波形状部Yの波高を小さくせざる
を得ない。このため、前述した揺動を生じ易いセ
ラミツク基板の搬送に際して、コーナーR部の衝
突が生じて、カケを発生する場合がやはり生じる
のである。 (発明の目的) 従つて、本発明の目的は、セラミツク基板の搬
送に際して、セラミツク基板相互が揺動した状態
で衝突した場合にも、コーナー部やノツチ部での
衝突が解消され、その結果としてコーナー部やノ
ツチ部におけるカケが防止される形状を有するセ
ラミツク基板を提供するにある。 (発明の構成) 本発明によれば、半導体パツケージに用いる略
長方形のセラミツク基板であつて、該基板の短辺
側の少なくとも一方の短部は外方に突出する曲率
半径Rsの分割された2辺の円弧状凸部と、該円
弧状凸部の略中央部内方に凹むように設けられた
曲率半径RBの円弧状凹部と、前記2辺の円弧状
凸部の各端部と基板の長辺部とを接続する曲率半
径Rcのコーナー部と、前記2辺の円弧状凸部の
中央側端部の各々と円弧状凹部の各端部とを接続
する曲率半径Rtの曲率接続部とから成り、前記
曲率接続部に位置する一対の最突出部はセラミツ
ク基板の巾の約2分の1の巾を有するように位置
し、各部の曲率半径は次の寸法 Rs=20〜110mm RB=60〜350mm Rc=0.1mm以上 Rt=7〜20mm を有することを特徴とするセラミツク基板が提供
される。 (実施例) 以下、本発明を添付図面に基づき詳細に説明す
る。 第1図は、本発明に係る半導体パツケージ用セ
ラミツク基板の一実施例を示す平面図であり、1
はアルミナ等からなるセラミツク粉末をプレス成
形して焼結一体化することによつて得たセラミツ
ク基板である。 前記セラミツク基板1の短辺側端面には、外方
に突出する円弧状の凸部2が設けられている。こ
の円弧状の凸部2の略中央部には内方に窪む円弧
状の凹部3が設けられており、この凹部3の略中
央部にはノツチ判別部としてノツチ4を設けるこ
とができる。 現在、市場に流れている半導体パツケージ用セ
ラミツク基板の基板寸法は略定格化されており、
基板を平面視して長辺側が、20〜55mm、短辺側が
6〜15mmである。 本発明のセラミツク基板の短辺側の詳細な形状
及び寸法を示す第2図において、少なくとも一方
の短辺側端部は、外方に突出する曲率半径Rs
分割された2辺の円弧状凸部2a,2b、円弧状
凸部2a,2bの略中央部内方に凹むように設け
られた曲率半径RBの円弧状凹部3、2辺の円弧
状凸部2a,2bの各端部と基板の長辺部5a,
5bとを接続する曲率半径Rcのコーナー部Ra,
Rb、及び2辺の円弧状凸部2a,2bの中央側
端部の各々と円弧部凹部3の各端部とを接続する
曲率半径Rtの曲率接続部6a,6bとからなつ
ている。 本発明においては、曲率接続部6a,6bに外
方への最突出部7a,7bを位置させるが、この
最突出部7a,7bはセラミツク基板同志が実質
上最も高い頻度で衝突する部位であり、この部位
での衝突がノツチ4やコーナ部Ra,Rbに最も少
ない影響を与えるように、ノツチ4とコーナー部
Ra,Rbから最も離れた位置に位置するように、
最突出部7aと7bとの幅がセラミツク基板1の
巾Wに対して約W/2となるように設けられてい
る。当然のことながら、Ra,Rbと最突出部7
a,7bとの巾は約w/4である。 本発明においては、各部分の曲率半径Rs,RB
Rc、及びRtを次のように定める。 前記円弧状の凸部2と、側面5a,5bとの交
差部するコーナー部Ra,Rbは、曲面上に形成さ
れる。このコーナー部Ra,Rbの曲率半径Rcは、
衝突時の応力集中の度合を低くしてコーナーRa,
Rb部でのカケを防止するために0.1mm以上、好適
には、0.2〜1.5mm程度設けることが望ましい。 また、前記円弧状の凸部2と凹部3との接続部
6a,6bも曲面状に形成されている。この接続
部6a,6bは、既に述べた通り、実質上最もセ
ラミツク基板同志が衝突する部位であり、種々実
験した結果、曲率半径Rtを7〜20mm程度設ける
ことが望ましいことが判つている。 前記円弧状の凸部2a,2bの曲率半径Rsは、
20mm≦Rs≦110mmとされる。すなわち、搬送工程
におけるセラミツク基板の傾き角度θは、第3図
に示すように、 L:長辺寸法 W:短辺寸法 Wc:搬送路巾寸法 Rc:パツケージコーナーRの曲率半径 θ:傾き角 としたとき、式 で求められる。現在市場で使用されている搬送容
器に半導体パツケージを収納した場合、搬送用容
器内での傾き角θは、0<θ<6.0°である。した
がつて、円弧状の凸部2a,2bは、第2図に示
したように、 θs:凸部2a,2bと曲率接続部6a,6bとが
接する位置と曲率半径Rsの中心とを結ぶ
線が、曲率半径Rsの中心を通る長手方向
の線となす角度、 θc:凸部2a,2bとコーナー部Ra,Rbとが接
続する位置と曲率半径Rsの中心とを結ぶ
線が曲率半径Rsの中心を通る長手方向の
線となす角度、 としたとき、傾き角θが式 θ≦θs ……(2) か、または θs<θ<θc ……(3) を満足するようにRs値を選定すれば、ノツチ部
4やコーナー部Ra,Rbでセラミツク基板同志の
衝突が回避され、円弧状凸部2a,2bで互いに
衝突するようになり、耐チツピング性を高められ
る。 ここで、θsは式 θs=sin-1{W/(Rs−Rt)×4} ……(4) 及びθcは式 θc=sin-1W/2−Rc/(Rs−Rc) …(5) で与えられる。 結局、これらの(1)乃至(5)から、 を満足するようにRs値を定めればよく、その計
算結果としてRs=20〜110mmが求められる。 前記円弧状の凹部3は、ノツチ部4に直接応力
が印加されることを回避するとともに、既存の生
産ラインに設置された自動方向判別機や自動位置
制御機をも利用でき、且つ金型の加工性等を考慮
して凹部3の深さXがW寸法の0.1〜0.4%の範囲
内となるように設定される。従つて凹部3の曲率
半径RBは、 RB=w2+16x2/32x−Rt ……(7) より60mm≦RB≦350mmとなる。また、このように
Rsは20〜110mm、RBは60〜350mmが好ましい範囲
となるが、これらの曲率半径は主にセラミツク基
板の巾(短辺寸法)Wとの相対的な関係で決定さ
れるものである。そして、前記したようにセラミ
ツク基板の巾Wが6〜15mmであることから、上記
曲率半径Rs,RBは、便宜的にセラミツク基板の
巾Wとの比が下記の範囲内となるように設定すれ
ばよい。 Rs/W=20/6〜110/15≒3.3〜7.3 RB/W=60/6〜350/15≒10〜23.3 尚、本発明は上述の実施例に限定されるもので
はなく、例えばノツチのある側とない側のどちら
か一方にのみ凸部と凹部を設けたり、凹凸部の厚
方向に微小な丸味を持たせる等本発明の要旨を逸
脱しない範囲であれば種の変更は可能である。 (実験例) アルミナ質セラミツクから成る端面に曲率半径
Rsの円弧状凸部と曲率半径RBの円弧状凹部を形
成したセラミツク基板を準備し、半導体装置の信
頼性低下につながるカケの発生を調べた。 実験条件としては、アルミナ質セラミツクから
成るセラミツク基板を4個づつ長さ60cm、幅基板
幅+2.5mm、厚み基板厚み+0.5mmの中空プラスチ
ツク体中に収納し、次に該プラスチツク体を23往
復/分の速度180度回転させセラミツク基板同志
を衝突させる。そしてその後、各セラミツク基板
の外観を調べ半導体装置としての信頼性の低下や
外観上の欠点と判断される限度を仮に0.6mm×0.6
mm×0.4mmと定め、この限度以上のカケの発生を
調べた。その結果を第4図a,b,cに示す。第
4図中、黒色部は本発明品、白色部は従来品であ
り、それぞれの寸法は下表の通りである。
【表】 (発明の効果) 上記実験結果からも判るように、本発明によれ
ばセラミツク基板の端面に曲率半径20〜110mmの
円弧状凸部を設け、この略中央部内方に窪む曲率
半径60〜350mmの円弧状の凹部を設けたことから、
従来品に比してセラミツク基板同志の衝突による
カケ等の発生率は大幅に低減し、特にノツチ部や
コーナー部にカケ等が発生することは殆どなく、
半導体装置の信頼性の向上の著しく貢献できる。
【図面の簡単な説明】
第1図は本発明による半導体パツケージ用セラ
ミツク基板の一例を示す斜視図であり、第2図は
本発明によるセラミツク基板の各寸法関係を説明
するための拡大上面図であり、第3図は搬送容器
内でのセラミツク基板の傾き度を説明するための
説明図であり、第4図a、第4図b及び第4図c
は、それぞれ実施例におけるテストサイクルとカ
ケ発生率との関係を示すグラフであり、第5図及
び第6図はそれぞれ従来の半導体パツケージ用セ
ラミツク基板の形状の代表例を示す部分上面図で
ある。

Claims (1)

  1. 【特許請求の範囲】 1 半導体パツケージに用いる略長方形のセラミ
    ツク基板であつて、該基板の短辺側の少なくとも
    一方の端部は、外方に突出する曲率半径Rsの分
    割された2辺の円弧状凸部と、該円弧状凸部の略
    中央部内方に凹むように設けられた曲率半径RB
    の円弧状凹部と、前記2辺の円弧状凸部の各端部
    と基板の長辺部とを接続する曲率半径Rcのコー
    ナー部と、前記2辺の円弧状凸部の中央側端部の
    各々と円弧状凹部の各端部とを接続する曲率半径
    Rtの曲率接続部とから成り、前記曲率半径RB
    円弧状凹部の略中央部をノツチ判別部とし、前記
    曲率接続部に位置する一対の最突出部はセラミツ
    ク基板の巾Wの約2分の1の巾を有するように位
    置し、各部の曲率半径は次の寸法 Rs=20〜110mm RB=60〜350mm Rc=0.1mm以上 Rt=7〜20mm とし、かつセラミツク基板の巾Wに対する比を Rs/W=20/6〜110/15 RB/W=60/6〜350/15 とすることによつて、搬送時に互いの基板が上
    記曲率半径Rsの円弧状凸部で衝突するようにな
    したことを特徴とする半導体パツケージ用セラミ
    ツク基板。 2 曲率半径Rcが0.2乃至1.5mmの範囲内にある特
    許請求の範囲第1項に記載の半導体パツケージ用
    セラミツク基板。
JP545988A 1988-01-13 1988-01-13 半導体パッケージ用セラミック基板 Granted JPS63245945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP545988A JPS63245945A (ja) 1988-01-13 1988-01-13 半導体パッケージ用セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP545988A JPS63245945A (ja) 1988-01-13 1988-01-13 半導体パッケージ用セラミック基板

Publications (2)

Publication Number Publication Date
JPS63245945A JPS63245945A (ja) 1988-10-13
JPH0533826B2 true JPH0533826B2 (ja) 1993-05-20

Family

ID=11611808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP545988A Granted JPS63245945A (ja) 1988-01-13 1988-01-13 半導体パッケージ用セラミック基板

Country Status (1)

Country Link
JP (1) JPS63245945A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123786A (ja) * 2005-10-31 2007-05-17 Kyocera Kinseki Corp シート基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750062A (en) * 1980-09-09 1982-03-24 Toshiba Corp Magnetic disk controller
JPS59119748A (ja) * 1982-12-25 1984-07-11 Kyocera Corp 半導体パツケ−ジ用セラミツク基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750062A (en) * 1980-09-09 1982-03-24 Toshiba Corp Magnetic disk controller
JPS59119748A (ja) * 1982-12-25 1984-07-11 Kyocera Corp 半導体パツケ−ジ用セラミツク基板

Also Published As

Publication number Publication date
JPS63245945A (ja) 1988-10-13

Similar Documents

Publication Publication Date Title
JP2009056594A (ja) 溝切り作業用切削インサート
JPH0533826B2 (ja)
JP2003509224A (ja) 溝切り加工用切削インサート
US4853271A (en) Ceramic substrate for semiconductor package
JPS60150902A (ja) 切削插入体
JPS6210763B2 (ja)
JPS62197Y2 (ja)
KR960000147Y1 (ko) 세라믹패키지
US20190176239A1 (en) Cutting tool for back turning
US5190417A (en) Throwaway insert
JPH0128961Y2 (ja)
KR960001470Y1 (ko) 세라믹패키지
JP2519395Y2 (ja) 半導体パッケージ用セラミック基板
JPS6143767Y2 (ja)
JP2549502Y2 (ja) スローアウェイチップ
JPH0715682Y2 (ja) スローアウェイチップ
JPH0451485Y2 (ja)
JP2517104Y2 (ja) 半導体パッケージ用セラミック基板
JP3003300B2 (ja) 半導体パッケージの搬送方法及び回転防止機能付半導体パッケージ
CN112960239B (zh) 一种防移滑饭盒
KR960000145Y1 (ko) 세라믹 팩키지
JPH0437683Y2 (ja)
JP2522346Y2 (ja) 緩衝材
JP3855843B2 (ja) 搬送用パレット
JPH0413739Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees