JPH0533684U - 電源装置 - Google Patents

Abstract

(57)【要約】 【目的】 正負の出力電圧に立ち上がりに時間差を設
け、また、低損失・高効率の電源装置を得る。 【構成】 電源装置の入力端子１に入力フィルタ２とス
イッチング素子３を介してトランス４を接続する。この
トランス４の二次側に負系統整流回路１０を介し負電圧
出力端子１１を接続し、さらにこのトランス４の二次側
に電圧抑制用トランス５の一端にスイッチ部７を接続
し、このスイッチ部７と負系統整流回路１０の間に遅延
回路６を接続する。また電圧抑制用トランス５の他端
に、正系統整流回路８を介して正電圧出力端子９を接続
する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、電子回路、機器等に電力を供給するための電源装置に関するもの である。

【０００２】

【従来の技術】

図２は従来の電源装置を示す図であり、図において、１は入力端子、２は入力 フィルタ、３はスイッチング素子、４はトランス、８は正系統整流回路、９は正 電圧出力端子、１０は負系統整流回路、１１は負電圧出力端子、１２はスイッチ 回路、１３は遅延回路である。

【０００３】 例えば電源装置の負荷として、増幅素子にＦＥＴを使用した高出力増幅装置を 考える。このＦＥＴを動作させるための電源装置として、二系統の出力が必要で ある。すなわち、ＦＥＴのドレインに供給する正電圧と、ゲートに供給する負電 圧である。一般に、高出力増幅装置は起動時においてＦＥＴが熱破壊してしまう のを防ぐために、まずＦＥＴのバイアスとしてゲートに負電圧が先に印加され、 その後にドレインに正電圧が印加される必要がある。したがって、このような高 出力増幅装置に電力を供給するために用いる電源装置としては、上記のような性 能を満足するものである必要がある。

【０００４】 図２において、入力端子１より入力した電圧は、スイッチング素子３により適 当なオン時間をもつ矩形波状の電圧に変換される。この矩形波状の電圧は、トラ ンス４の一次側の巻線間に印加される。これにともないトランス４の二次側の各 端子間に正負の電圧が励起される。この励起された矩形波状の電圧は負系統整流 回路１０によって整流される。このとき負電圧は整流の直後に負電圧出力端子１ １より出力される。負系統整流回路１０より負電圧を受けた遅延回路１３は、一 定時間経過した後にスイッチ回路１２を導通状態にする。電源装置の起動時には スイッチ回路１２はオフ状態（開放状態）であるので、正系統整流回路８によっ て整流された正電圧は、スイッチ回路１２がオン状態（導通状態）となった時点 で正電圧出力端子９よりの出力が開始される。この結果、電源装置の負電圧出力 端子１１に負電圧が発生してからある一定時間が経過した後に、正電圧出力端子 ９に正電圧が発生する。

【０００５】

【考案が解決しようとする課題】

従来の電源装置は以上のように構成されているので、トランジスタ等を使用し たスイッチ回路を出力ラインに直列に挿入する必要がある。このため、スイッチ 回路部で負荷電流に比例した電力の損失が発生してしまうなどの問題点があった 。特に、大出力容量の電源装置で出力電流量が大きい場合、スイッチ回路部にお ける電力損失が無視できなくなり、電源装置全体の効率悪化に大きく影響する。

【０００６】 この考案は、上記のような問題点を解消するためになされたもので、正・負の 出力電圧の立ち上がりに時間差を得ることができるとともに、損失の少ない電源 装置を得ることを目的とする。

【０００７】

【課題を解決するための手段】

この考案に係る電源装置は、トランスの二次側に電圧抑制用のトランスを接続 したものである。

【０００８】

【作用】

この考案における電源装置は、電圧抑制用のトランスを用いることにより、正 ・負の出力電圧の立ち上がりに時間差を設ける。

【０００９】

【実施例】

以下、この考案の一実施例を図について説明する。図１において１〜４、８〜 １１は上記従来装置と全く同一のものである。５は電圧抑制用トランス、６は遅 延回路、７はスイッチ部である。

【００１０】 図１において、入力端子１より入力した電圧は、スイッチ素子３により適当な オンデューティをもつ矩形波に変換される。この矩形波状の電圧はトランス４の 一次側を励起する。これにともないトランス４の二次側の三つの出力端に電圧が 矩形波状にそれぞれ励起される。このうち負系統のラインに接続されている二次 側端子間に励起された電圧は、負系統整流回路１０によって整流され、出力端子 １１より負電圧が出力されることになる。また、スイッチ部７は最初オン状態（ 短絡状態）となっており、トランス４の二次側に励起された電圧は、スイッチ部 ７を介して電圧抑制用トランスの一端に印加される。また、正系統のラインに接 続されたトランス４の側端子間に励起された電圧も、電圧抑制用トランス５の一 端に印加される。

【００１１】 このとき、電圧抑制用トランス５の両方の端子に印加される電圧は同相の矩形 波状のものであり、互いに打消される。したがって、スイッチ部７がオン状態（ 短絡状態）の期間は、正系統のラインに接続されたトランス４の二次側端子間に 励起された電圧は、電圧抑制用トランス５によって抑圧されるので、正電圧出力 端子９に電圧は出力されない。次にスイッチ部７が遅延回路６によって、負電圧 を受け、一定の時間が経過した後にオフ状態（開放状態）となると、電圧抑制用 トランス５の一端には電圧が印加されなくなるので、トランス４の二次側端子に 発生した矩形波は、正系統整流回路８に印加され、整流された後、正電圧出力端 子９により出力される。この結果、電源装置の負電圧出力端子１１に負電圧が発 生してからある一定時間が経過した後に、正電圧出力端子９に正電圧が発生する 。

【００１２】

【考案の効果】

以上のように、この考案によれば二次側の正系統に電圧抑制用トランスを使用 したので、電源装置の二つの出力系の立ち上がりに時間差を設けることが可能で あり、また、低損失な電源装置を得られる効果がある。

【図面の簡単な説明】

【図１】この考案の実施例を示す図である。

【図２】従来の電源装置を示す図である。

【符号の説明】

１ 入力端子 ２ 入力フィルタ ３ スイッチング素子 ４ トランス ５ 電圧抑制用トランス ６ 遅延回路 ７ スイッチ部 ８ 正系統整流回路 ９ 正電圧出力端子 １０ 負系統整流回路 １１ 負電圧出力端子 １２ スイッチ回路 １３ 遅延回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 一次側電圧を印加するための入力端子
   と、この入力端子に接続した入力フィルタと、この入力
   フィルタの出力端に接続し、入力電圧を矩形波状に変換
   するスイッチング素子と、このスイッチング素子と上記
   入力フィルタに接続し、電源の一次側と二次側の間にお
   ける直流成分の絶縁を確保するためのトランスと、この
   トランスの二次側に接続した電圧抑制用トランスと、こ
   の電圧抑制用トランスと上記トランスを接続するスイッ
   チ部と、上記電圧抑制用トランスの出力端に接続した正
   系統整流回路と、この正系統整流回路の出力端に接続
   し、電圧を出力するための正電圧出力端子と、上記トラ
   ンスの二次側に接続した負系統整流回路と、この負系統
   整流回路の出力端に接続し、電圧を出力するための負電
   圧出力端子と、上記負系統整流回路の出力端と上記スイ
   ッチ部の間に位置する遅延回路とで構成されたことを特
   徴とする電源装置。