JP4412923B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP4412923B2 JP4412923B2 JP2003186261A JP2003186261A JP4412923B2 JP 4412923 B2 JP4412923 B2 JP 4412923B2 JP 2003186261 A JP2003186261 A JP 2003186261A JP 2003186261 A JP2003186261 A JP 2003186261A JP 4412923 B2 JP4412923 B2 JP 4412923B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitor
- power supply
- supply circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メインスイッチに駆動信号を伝達して定電圧を出力する電源回路に関するものである。
【０００２】
【従来の技術】
従来の電源回路は、図３で示すように、一次−二次間が絶縁されたトランスＴ１の巻線に直列に接続されており、トランスＴ１により絶縁された一次側にはメインスイッチＱ１を備えてある。また、二次側にはＭＯＳＦＥＴで構成した整流スイッチＱ２と転流スイッチＱ３を備えてある。この転流スイッチＱ３のゲート・ソース端子に補助スイッチＱ４のドレイン・ソース端子をそれぞれ接続してある。
【０００３】
補助スイッチＱ４のゲート・ソース間にパルストランスＴ２の二次巻線を接続してある。パルストランスＴ２も一次・二次間が絶縁されており、このパルストランスＴ２の一次巻線をメインスイッチＱ１のゲート・ソース間に接続してある。このパルストランスＴ２の一次巻線と並列にダイオードＤ１を接続してある。メインスイッチＱ１に駆動信号を伝達する駆動回路ＤＣを、メインスイッチＱ１のゲートに接続してある。このメインスイッチＱ１のゲートと駆動回路ＤＣとを結ぶ接続部とパルストランスＴ２の一次巻線の一端の間にコンデンサＣ３を接続してある（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−２３８２５３公報（第３−５頁、第１図）
【０００５】
【発明が解決しようとする課題】
しかし、この電源回路はパルストランスＴ２を備え、このパルストランスＴ２は磁性材を使用して巻線を構成するため、電源回路そのものが大型化し、コストもかかるという課題があった。また、励磁エネルギーのリセットのためにダイオードＤ１も必要となり、直流電流の抑制のためにコンデンサＣ３も必要である。さらに、パルストランスＴ２は一次−二次間の耐圧保証のために巻線構造にも十分な配慮が必要となる。
【０００６】
本発明は、上記問題に鑑みてなされたものであり、トランスやフォトカプラなどの伝達回路を必要とせず、簡単な回路で二次側補助スイッチＱ４に駆動信号を伝達することができる新規な電源回路を提供する。
【０００７】
【課題を解決するための手段】
本発明の電源回路は、メインスイッチのターンオン時、ゲート印加電圧を同時にコンデンサＣ３，Ｃ４，Ｃ５に容量に反比例した電荷を充電することで、補助スイッチのゲート・ソース間に電圧を印加でき、補助スイッチをオンさせることが可能である。よってパルストランスを使用した時と同様に二次側補助スイッチを駆動することが出来る。
【０００８】
メインスイッチのターンオフ時にはコンデンサＣ３，Ｃ４，Ｃ５の電荷は放電され、逆極性で容量に反比例した電荷が充電されるため、パルストランスを使用した際に必要であった励磁エネルギーリセット用のダイオードを設ける必要がない。また、パルストランスを必要としないため、電源回路の小型化及び低コスト化を図ることができる。
【０００９】
又、本来の目的であるメインスイッチのターンオン時、転流スイッチがオン状態で整流スイッチがオンしてしまい貫通電流が流れる現象を回避することができ、貫通電流のロスがなくなり、電源回路そのものの効率が上がる。貫通電流が発生しないので転流スイッチのドレイン・ソース間サージ電圧の低減、更に出力ノイズの減少にもつながる。
【００１０】
【発明の実施の形態】
以下、添付図面を用いて本発明電源回路に係る実施例を説明する。図１及び図２はそれぞれ本発明に係る電源回路の実施例を示してある。
【００１１】
先ず、図１に示す電源回路は、一次−二次間が絶縁されたトランスＴ１の巻線に直列に接続されており、トランスＴ１により絶縁された一次側にはメインスイッチＱ１を備えてある。メインスイッチＱ１はＭＯＳＦＥＴで構成し、このメインスイッチＱ１のソースとトランスＴ１の一次巻線の一端との間に入力コンデンサＣ１を接続してある。なお、本実施例では、メインスイッチＱ１をＭＯＳＦＥＴで構成してあるが、メインスイッチＱ１は必ずしもＭＯＳＦＥＴで構成する必要はない。
【００１２】
二次側にはＭＯＳＦＥＴで構成した整流スイッチＱ２と転流スイッチＱ３を備えてある。この転流スイッチＱ３のゲート・ソース端子に補助スイッチＱ４のドレイン・ソース端子をそれぞれ接続してある。なお、本実施例では、補助スイッチＱ４をＭＯＳＦＥＴで構成してあり、補助スイッチＱ４をＭＯＳＦＥＴで構成することが最適ではあるが、必ずしもＭＯＳＦＥＴで構成する必要はない。
【００１３】
補助スイッチＱ４のゲート・ソース端子間に第一のコンデンサＣ４を接続してある。メインスイッチＱ１に駆動信号を伝達する駆動回路ＤＣを、メインスイッチＱ１のゲートに接続し、メインスイッチＱ１のゲートと駆動回路ＤＣとの接続部と、補助スイッチＱ４のゲートとの間に第二のコンデンサＣ３を接続してある。さらに、メインスイッチＱ１のソースと入力コンデンサＣ１との接続部と、補助スイッチＱ４のソースとの間に第三のコンデンサＣ５を接続してある。
【００１４】
以上のように構成してある電源回路は以下のように作用する。駆動回路ＤＣから矩形波パルスのハイ信号を出力すると、メインスイッチＱ１のゲートに印加されて、メインスイッチＱ１がオンする。逆に駆動回路ＤＣから矩形波パルスのロー信号を出力すると、メインスイッチＱ１はオフする。
【００１５】
メインスイッチＱ１がオンすると、二次側整流スイッチＱ２がオンし、出力チョークＬ１を介して出力に負荷電流を送出する。メインスイッチＱ１がオフすると、整流スイッチＱ２はオフし、トランスＴ１の共振リセット電圧を駆動回路として転流スイッチＱ３がオンする。転流スイッチＱ３がオンすると、出力チョークＬ１に蓄えられた励磁エネルギーの放出により連続的な負荷電流が送出される。
【００１６】
駆動回路ＤＣから矩形波パルスのハイ信号を出力すると、直列に接続した、第一、第二、及び第三のコンデンサＣ４，Ｃ３，Ｃ５に電荷が蓄積される。第一、第二、及び第三のコンデンサＣ４，Ｃ３，Ｃ５は容量に反比例した電圧が印加される。
【００１７】
第一のコンデンサＣ４に印加された電圧が補助スイッチＱ４のゲート閾値を超えると、補助スイッチＱ４がオンし、転流スイッチＱ３のゲート電圧を強制的に引き抜き、転流スイッチＱ３はオフする。
【００１８】
駆動回路ＤＣの信号を直接二次側に遅延無く伝達できることで、トランスを介して整流スイッチＱ２がターンオンする少し前に転流スイッチＱ３をオフさせることができ、整流スイッチＱ２と転流スイッチＱ３の同時オンにより流れる貫通電流を防止することができる。
【００１９】
続いて、図２に示す電源回路について説明する。この電源回路において、第一のコンデンサＣ４は補助スイッチＱ４のゲート電圧を確保するために設けてある。第一のコンデンサＣ４の容量は他のコンデンサＣ３，Ｃ５と容量分圧されるため、駆動回路ＤＣの電圧に対して十分に補助スイッチの閾値電圧を超えるように選定する必要がある。そのため、コンデンサＣ３，Ｃ５に比べるとＣ４の容量は小さ目なコンデンサを選ぶ必要がある。そう考えると第一のコンデンサＣ４は補助スイッチＱ４の内部コンデンサでその役割を十分果たすことができる。この図２図示の実施例では、補助スイッチＱ４の内部コンデンサを第一のコンデンサＣ４として使用している例を示してある。なお、その他の構成及び作用については、図１図示の実施例とほぼ同様である。
【００２０】
なお、図１及び図２の実施例では第一のコンデンサＣ４、第二のコンデンサＣ３及び第三のコンデンサＣ５を一つのみ設けてあるが、これらをそれぞれ複数個の群で構成することも可能である。また、このコンデンサ群は直列に接続しても並列に接続してもよい。
【００２１】
【発明の効果】
本発明の電源回路は、メインスイッチのゲート信号のハイ信号をコンデンサによって二次側補助スイッチのゲート・ソース間に直接伝達する。そのハイ信号で第一のコンデンサへ電荷が充電され電圧が発生するため、二次側補助スイッチをオンさせることが可能である。よってパルストランスを使用した時と同等の効果が得られる。
【００２２】
メインスイッチのゲート信号がロー信号となってもパルストランスＴ２が無いため励磁エネルギーの逆起電力が発生しない、このため励磁エネルギーをリセットするためのダイオードを設ける必要がない。また、パルストランスを必要としないため、電源回路の小型化及び低コスト化を図ることができる効果もある。
【００２３】
さらに、メインスイッチのターンオン時、転流スイッチがオン状態で整流スイッチがオンしてしまい貫通電流が流れる現象を回避することができ、貫通電流のロスがなくなり、電源回路そのものの効率が上がる。貫通電流が発生しないので転流スイッチのドレイン・ソース間サージ電圧の低減、更に出力ノイズの減少にもつながる。
【図面の簡単な説明】
【図１】 本発明に係る電源回路の一実施例を示す回路図である。
【図２】 図１図示とは別の実施例を示す回路図である。
【図３】 電源回路の従来例を示す回路図である。
【符号の説明】
Ｔ１ トランス
Ｑ１ メインスイッチ
Ｑ２ 整流スイッチ
Ｑ３ 転流スイッチ
Ｑ４ 補助スイッチ
Ｃ１ 入力コンデンサ
Ｃ２ 出力コンデンサ
Ｃ３ 第二のコンデンサ
Ｃ４ 第一のコンデンサ
Ｃ５ 第三のコンデンサ
Ｌ１ 出力チョーク
Ｔ２ パルストランス
Ｄ１ ダイオード
ＤＣ 駆動回路
【発明の属する技術分野】
本発明は、メインスイッチに駆動信号を伝達して定電圧を出力する電源回路に関するものである。
【０００２】
【従来の技術】
従来の電源回路は、図３で示すように、一次−二次間が絶縁されたトランスＴ１の巻線に直列に接続されており、トランスＴ１により絶縁された一次側にはメインスイッチＱ１を備えてある。また、二次側にはＭＯＳＦＥＴで構成した整流スイッチＱ２と転流スイッチＱ３を備えてある。この転流スイッチＱ３のゲート・ソース端子に補助スイッチＱ４のドレイン・ソース端子をそれぞれ接続してある。
【０００３】
補助スイッチＱ４のゲート・ソース間にパルストランスＴ２の二次巻線を接続してある。パルストランスＴ２も一次・二次間が絶縁されており、このパルストランスＴ２の一次巻線をメインスイッチＱ１のゲート・ソース間に接続してある。このパルストランスＴ２の一次巻線と並列にダイオードＤ１を接続してある。メインスイッチＱ１に駆動信号を伝達する駆動回路ＤＣを、メインスイッチＱ１のゲートに接続してある。このメインスイッチＱ１のゲートと駆動回路ＤＣとを結ぶ接続部とパルストランスＴ２の一次巻線の一端の間にコンデンサＣ３を接続してある（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開２００２−２３８２５３公報（第３−５頁、第１図）
【０００５】
【発明が解決しようとする課題】
しかし、この電源回路はパルストランスＴ２を備え、このパルストランスＴ２は磁性材を使用して巻線を構成するため、電源回路そのものが大型化し、コストもかかるという課題があった。また、励磁エネルギーのリセットのためにダイオードＤ１も必要となり、直流電流の抑制のためにコンデンサＣ３も必要である。さらに、パルストランスＴ２は一次−二次間の耐圧保証のために巻線構造にも十分な配慮が必要となる。
【０００６】
本発明は、上記問題に鑑みてなされたものであり、トランスやフォトカプラなどの伝達回路を必要とせず、簡単な回路で二次側補助スイッチＱ４に駆動信号を伝達することができる新規な電源回路を提供する。
【０００７】
【課題を解決するための手段】
本発明の電源回路は、メインスイッチのターンオン時、ゲート印加電圧を同時にコンデンサＣ３，Ｃ４，Ｃ５に容量に反比例した電荷を充電することで、補助スイッチのゲート・ソース間に電圧を印加でき、補助スイッチをオンさせることが可能である。よってパルストランスを使用した時と同様に二次側補助スイッチを駆動することが出来る。
【０００８】
メインスイッチのターンオフ時にはコンデンサＣ３，Ｃ４，Ｃ５の電荷は放電され、逆極性で容量に反比例した電荷が充電されるため、パルストランスを使用した際に必要であった励磁エネルギーリセット用のダイオードを設ける必要がない。また、パルストランスを必要としないため、電源回路の小型化及び低コスト化を図ることができる。
【０００９】
又、本来の目的であるメインスイッチのターンオン時、転流スイッチがオン状態で整流スイッチがオンしてしまい貫通電流が流れる現象を回避することができ、貫通電流のロスがなくなり、電源回路そのものの効率が上がる。貫通電流が発生しないので転流スイッチのドレイン・ソース間サージ電圧の低減、更に出力ノイズの減少にもつながる。
【００１０】
【発明の実施の形態】
以下、添付図面を用いて本発明電源回路に係る実施例を説明する。図１及び図２はそれぞれ本発明に係る電源回路の実施例を示してある。
【００１１】
先ず、図１に示す電源回路は、一次−二次間が絶縁されたトランスＴ１の巻線に直列に接続されており、トランスＴ１により絶縁された一次側にはメインスイッチＱ１を備えてある。メインスイッチＱ１はＭＯＳＦＥＴで構成し、このメインスイッチＱ１のソースとトランスＴ１の一次巻線の一端との間に入力コンデンサＣ１を接続してある。なお、本実施例では、メインスイッチＱ１をＭＯＳＦＥＴで構成してあるが、メインスイッチＱ１は必ずしもＭＯＳＦＥＴで構成する必要はない。
【００１２】
二次側にはＭＯＳＦＥＴで構成した整流スイッチＱ２と転流スイッチＱ３を備えてある。この転流スイッチＱ３のゲート・ソース端子に補助スイッチＱ４のドレイン・ソース端子をそれぞれ接続してある。なお、本実施例では、補助スイッチＱ４をＭＯＳＦＥＴで構成してあり、補助スイッチＱ４をＭＯＳＦＥＴで構成することが最適ではあるが、必ずしもＭＯＳＦＥＴで構成する必要はない。
【００１３】
補助スイッチＱ４のゲート・ソース端子間に第一のコンデンサＣ４を接続してある。メインスイッチＱ１に駆動信号を伝達する駆動回路ＤＣを、メインスイッチＱ１のゲートに接続し、メインスイッチＱ１のゲートと駆動回路ＤＣとの接続部と、補助スイッチＱ４のゲートとの間に第二のコンデンサＣ３を接続してある。さらに、メインスイッチＱ１のソースと入力コンデンサＣ１との接続部と、補助スイッチＱ４のソースとの間に第三のコンデンサＣ５を接続してある。
【００１４】
以上のように構成してある電源回路は以下のように作用する。駆動回路ＤＣから矩形波パルスのハイ信号を出力すると、メインスイッチＱ１のゲートに印加されて、メインスイッチＱ１がオンする。逆に駆動回路ＤＣから矩形波パルスのロー信号を出力すると、メインスイッチＱ１はオフする。
【００１５】
メインスイッチＱ１がオンすると、二次側整流スイッチＱ２がオンし、出力チョークＬ１を介して出力に負荷電流を送出する。メインスイッチＱ１がオフすると、整流スイッチＱ２はオフし、トランスＴ１の共振リセット電圧を駆動回路として転流スイッチＱ３がオンする。転流スイッチＱ３がオンすると、出力チョークＬ１に蓄えられた励磁エネルギーの放出により連続的な負荷電流が送出される。
【００１６】
駆動回路ＤＣから矩形波パルスのハイ信号を出力すると、直列に接続した、第一、第二、及び第三のコンデンサＣ４，Ｃ３，Ｃ５に電荷が蓄積される。第一、第二、及び第三のコンデンサＣ４，Ｃ３，Ｃ５は容量に反比例した電圧が印加される。
【００１７】
第一のコンデンサＣ４に印加された電圧が補助スイッチＱ４のゲート閾値を超えると、補助スイッチＱ４がオンし、転流スイッチＱ３のゲート電圧を強制的に引き抜き、転流スイッチＱ３はオフする。
【００１８】
駆動回路ＤＣの信号を直接二次側に遅延無く伝達できることで、トランスを介して整流スイッチＱ２がターンオンする少し前に転流スイッチＱ３をオフさせることができ、整流スイッチＱ２と転流スイッチＱ３の同時オンにより流れる貫通電流を防止することができる。
【００１９】
続いて、図２に示す電源回路について説明する。この電源回路において、第一のコンデンサＣ４は補助スイッチＱ４のゲート電圧を確保するために設けてある。第一のコンデンサＣ４の容量は他のコンデンサＣ３，Ｃ５と容量分圧されるため、駆動回路ＤＣの電圧に対して十分に補助スイッチの閾値電圧を超えるように選定する必要がある。そのため、コンデンサＣ３，Ｃ５に比べるとＣ４の容量は小さ目なコンデンサを選ぶ必要がある。そう考えると第一のコンデンサＣ４は補助スイッチＱ４の内部コンデンサでその役割を十分果たすことができる。この図２図示の実施例では、補助スイッチＱ４の内部コンデンサを第一のコンデンサＣ４として使用している例を示してある。なお、その他の構成及び作用については、図１図示の実施例とほぼ同様である。
【００２０】
なお、図１及び図２の実施例では第一のコンデンサＣ４、第二のコンデンサＣ３及び第三のコンデンサＣ５を一つのみ設けてあるが、これらをそれぞれ複数個の群で構成することも可能である。また、このコンデンサ群は直列に接続しても並列に接続してもよい。
【００２１】
【発明の効果】
本発明の電源回路は、メインスイッチのゲート信号のハイ信号をコンデンサによって二次側補助スイッチのゲート・ソース間に直接伝達する。そのハイ信号で第一のコンデンサへ電荷が充電され電圧が発生するため、二次側補助スイッチをオンさせることが可能である。よってパルストランスを使用した時と同等の効果が得られる。
【００２２】
メインスイッチのゲート信号がロー信号となってもパルストランスＴ２が無いため励磁エネルギーの逆起電力が発生しない、このため励磁エネルギーをリセットするためのダイオードを設ける必要がない。また、パルストランスを必要としないため、電源回路の小型化及び低コスト化を図ることができる効果もある。
【００２３】
さらに、メインスイッチのターンオン時、転流スイッチがオン状態で整流スイッチがオンしてしまい貫通電流が流れる現象を回避することができ、貫通電流のロスがなくなり、電源回路そのものの効率が上がる。貫通電流が発生しないので転流スイッチのドレイン・ソース間サージ電圧の低減、更に出力ノイズの減少にもつながる。
【図面の簡単な説明】
【図１】 本発明に係る電源回路の一実施例を示す回路図である。
【図２】 図１図示とは別の実施例を示す回路図である。
【図３】 電源回路の従来例を示す回路図である。
【符号の説明】
Ｔ１ トランス
Ｑ１ メインスイッチ
Ｑ２ 整流スイッチ
Ｑ３ 転流スイッチ
Ｑ４ 補助スイッチ
Ｃ１ 入力コンデンサ
Ｃ２ 出力コンデンサ
Ｃ３ 第二のコンデンサ
Ｃ４ 第一のコンデンサ
Ｃ５ 第三のコンデンサ
Ｌ１ 出力チョーク
Ｔ２ パルストランス
Ｄ１ ダイオード
ＤＣ 駆動回路
Claims (6)
- 一次−二次間が絶縁されたトランスの巻線に直列に接続されるメインスイッチを備える電源回路であって、転流スイッチのゲート端子とソース端子間に補助スイッチのドレイン又はコレクタ端子とソース又はエミッタ端子をそれぞれ接続し、この補助スイッチのゲート又はベース端子とソース又はエミッタ端子間に第一のコンデンサを接続し、メインスイッチのゲート又はベース端子とこのメインスイッチに駆動信号を伝達する駆動回路との接続部と、前記補助スイッチのゲート又はベース端子との間に第二のコンデンサを接続し、且つ前記メインスイッチのソース又はエミッタ端子から入力コンデンサとの接続部と前記補助スイッチのソース又はエミッタ端子との間に第三のコンデンサを接続してあることを特徴とする電源回路。
- 前記補助スイッチは、ＭＯＳＦＥＴで構成してあることを特徴とする請求項１記載の電源回路。
- 前記第一のコンデンサは、前記補助スイッチの内部コンデンサであることを特徴とする請求項１又は２記載の電源回路。
- 前記第一のコンデンサを、複数個の群で構成してあることを特徴とする請求項１乃至３のいずれかに記載の電源回路。
- 前記第二のコンデンサを、複数個の群で構成してあることを特徴とする請求項１乃至４のいずれかに記載の電源回路。
- 前記第三のコンデンサを、複数個の群で構成してあることを特徴とする請求項１乃至５のいずれかに記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003186261A JP4412923B2 (ja) | 2003-06-30 | 2003-06-30 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003186261A JP4412923B2 (ja) | 2003-06-30 | 2003-06-30 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005020970A JP2005020970A (ja) | 2005-01-20 |
| JP4412923B2 true JP4412923B2 (ja) | 2010-02-10 |
Family
ID=34185436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003186261A Expired - Fee Related JP4412923B2 (ja) | 2003-06-30 | 2003-06-30 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4412923B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701733B2 (en) | 2007-06-14 | 2010-04-20 | System General Corp. | Method and apparatus to provide synchronous rectifying circuit for offline power converters |
| US7787264B2 (en) | 2007-07-25 | 2010-08-31 | System General Corp. | Apparatus to provide synchronous rectifying circuit for flyback power converters |
| US7701736B2 (en) | 2007-08-08 | 2010-04-20 | System General Corp. | Synchronous rectifying circuit for resonant power converters |
| US7885084B2 (en) | 2007-10-03 | 2011-02-08 | System General Corp. | Control circuit for synchronous rectifying and soft switching of power converters |
| US7660136B2 (en) * | 2007-10-09 | 2010-02-09 | System General Corporation | Method and apparatus for synchronous rectifying of soft switching power converters |
-
2003
- 2003-06-30 JP JP2003186261A patent/JP4412923B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005020970A (ja) | 2005-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6947297B2 (en) | Active resonant snubber for DC-DC converter | |
| JP2758137B2 (ja) | パワーコンバータ | |
| US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US6304463B1 (en) | Single-ended forward converter circuit with quasi-optimal resetting for synchronous rectification | |
| US10181798B2 (en) | Step-up DC-DC power converter | |
| JP3339452B2 (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| US7324355B2 (en) | Dc-DC converter | |
| US6452818B1 (en) | Self driven active clamp | |
| US6952354B1 (en) | Single stage PFC power converter | |
| US7551459B1 (en) | Zero voltage switching coupled inductor boost power converters | |
| US7864549B1 (en) | Zero voltage switching coupled inductor boost power converters | |
| US6469915B2 (en) | Resonant reset dual switch forward DC-to-DC converter | |
| JP5012404B2 (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| US6487094B1 (en) | High efficiency DC-DC power converter | |
| US7218535B2 (en) | DC conversion apparatus | |
| US6477064B1 (en) | High efficiency DC-DC power converter with turn-off snubber | |
| JP4412923B2 (ja) | 電源回路 | |
| JPH07322613A (ja) | 電圧共振コンバータ | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP2513381B2 (ja) | 電源回路 | |
| US20070211500A1 (en) | DC-DC converter with direct driven synchronous rectifier | |
| KR102413600B1 (ko) | 자기구동 동기 스위치를 이용한 비절연 고전압 출력 dc-dc 컨버터 | |
| JP3515675B2 (ja) | 同期整流回路 | |
| JP6942040B2 (ja) | 絶縁型スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4412923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |