JPH05335490A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05335490A JPH05335490A JP13894892A JP13894892A JPH05335490A JP H05335490 A JPH05335490 A JP H05335490A JP 13894892 A JP13894892 A JP 13894892A JP 13894892 A JP13894892 A JP 13894892A JP H05335490 A JPH05335490 A JP H05335490A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- temperature
- lsi
- detection
- detection data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 消費電力が多い半導体集積回路（ＬＳＩ）に
おいて、集積できる最大限の機能を内蔵可能とする。 【構成】 ＬＳＩ２０ａに、各回路ブロック１に隣接し
て温度検出部２を設け、外部からの制御信号を検出モー
ド切換信号入力端子５に入力すること、もしくは、ＬＳ
Ｉに内蔵された検出データ比較回路により、検出データ
を検出部切換回路３により切り換え検出データ出力端子
４に出力するようにする。 【効果】 ＬＳＩが実際使用されている状態での半導体
基板温度を検出することが可能であり、それをもとに適
応化を図り、最大限の機能をＬＳＩに内蔵させることが
できる。
おいて、集積できる最大限の機能を内蔵可能とする。 【構成】 ＬＳＩ２０ａに、各回路ブロック１に隣接し
て温度検出部２を設け、外部からの制御信号を検出モー
ド切換信号入力端子５に入力すること、もしくは、ＬＳ
Ｉに内蔵された検出データ比較回路により、検出データ
を検出部切換回路３により切り換え検出データ出力端子
４に出力するようにする。 【効果】 ＬＳＩが実際使用されている状態での半導体
基板温度を検出することが可能であり、それをもとに適
応化を図り、最大限の機能をＬＳＩに内蔵させることが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に利用
され、特に、半導体集積回路にて消費される電力が多い
半導体集積回路に関する。
され、特に、半導体集積回路にて消費される電力が多い
半導体集積回路に関する。
【０００２】
【従来の技術】半導体集積回路（以下、ＬＳＩとい
う。）の消費可能な電力は、ＬＳＩの半導体基板として
のシリコン基板の温度が、ある一定温度（通常１２５°
Ｃ）を越えないように、ＬＳＩが保証する最大周囲温度
と、ＬＳＩパッケージの熱抵抗とにより次のように決定
される。なお、ここで半導体基板の温度は例えば内蔵さ
れたＰＮ接合ダイオードの接合温度で規定される。（以
下、半導体基板の温度を単に接合温度という。） Ｐｏ（ｍａｘ）＝［Ｔｊ（ｍａｘ）−Ｔａ（ｍａｘ）］
／Ｒｔｈ ここで Ｐｏ（ｍａｘ）：最大消費電力、Ｔｊ（ｍａ
ｘ）：最大接合温度 Ｔａ（ｍａｘ）：最大周囲温度、Ｒｔｈ：パッケージの
熱抵抗 である。
う。）の消費可能な電力は、ＬＳＩの半導体基板として
のシリコン基板の温度が、ある一定温度（通常１２５°
Ｃ）を越えないように、ＬＳＩが保証する最大周囲温度
と、ＬＳＩパッケージの熱抵抗とにより次のように決定
される。なお、ここで半導体基板の温度は例えば内蔵さ
れたＰＮ接合ダイオードの接合温度で規定される。（以
下、半導体基板の温度を単に接合温度という。） Ｐｏ（ｍａｘ）＝［Ｔｊ（ｍａｘ）−Ｔａ（ｍａｘ）］
／Ｒｔｈ ここで Ｐｏ（ｍａｘ）：最大消費電力、Ｔｊ（ｍａ
ｘ）：最大接合温度 Ｔａ（ｍａｘ）：最大周囲温度、Ｒｔｈ：パッケージの
熱抵抗 である。
【０００３】パッケージの熱抵抗は、シリコン基板表面
からパッケージの表面までの熱抵抗とパッケージ表面か
ら大気およびＬＳＩが搭載されるプリント基板等の周囲
にいたる箇所の熱抵抗とに分類することができる。そし
て、シリコン基板表面から、パッケージの表面までの熱
抵抗は、ＬＳＩのチップサイズが大きくなり、発熱面積
が広くなるほど小さくなる傾向があり、パッケージ表面
から周囲にいたる箇所の熱抵抗は、ＬＳＩが搭載される
プリント基板の材質および基板上の配線等により大きく
変化する傾向を持っている。
からパッケージの表面までの熱抵抗とパッケージ表面か
ら大気およびＬＳＩが搭載されるプリント基板等の周囲
にいたる箇所の熱抵抗とに分類することができる。そし
て、シリコン基板表面から、パッケージの表面までの熱
抵抗は、ＬＳＩのチップサイズが大きくなり、発熱面積
が広くなるほど小さくなる傾向があり、パッケージ表面
から周囲にいたる箇所の熱抵抗は、ＬＳＩが搭載される
プリント基板の材質および基板上の配線等により大きく
変化する傾向を持っている。
【０００４】ただ現状では、各々のＬＳＩにおいて、そ
のＬＳＩのチップサイズ、およびＬＳＩが搭載されるプ
リント基板の材質、および基板上の配線等のすべての状
態ごとに熱抵抗を算出できないことより、通常一番厳し
いと考えられる条件にて、パッケージごとに熱抵抗を測
定し、この結果よりＬＳＩの最大消費電力を決定してい
る。
のＬＳＩのチップサイズ、およびＬＳＩが搭載されるプ
リント基板の材質、および基板上の配線等のすべての状
態ごとに熱抵抗を算出できないことより、通常一番厳し
いと考えられる条件にて、パッケージごとに熱抵抗を測
定し、この結果よりＬＳＩの最大消費電力を決定してい
る。
【０００５】また、ディジタル信号を扱うディジタルＬ
ＳＩでは、入力信号によって、半導体集積回路の動作す
るトランジスタ数が大きく異なるが、すべての入力信号
に対して、動作するトランジスタ数を適正に算出するこ
とが困難なことより、この場合も、最悪条件すなわち、
動作するトランジスタが最大となる入力信号にて、消費
電力を見積もっていた。
ＳＩでは、入力信号によって、半導体集積回路の動作す
るトランジスタ数が大きく異なるが、すべての入力信号
に対して、動作するトランジスタ数を適正に算出するこ
とが困難なことより、この場合も、最悪条件すなわち、
動作するトランジスタが最大となる入力信号にて、消費
電力を見積もっていた。
【０００６】図７は従来のＬＳＩの一例を示すブロック
構成図である。
構成図である。
【０００７】この従来のＬＳＩ２０は、複数４個の回路
ブロック１を備えている。そして、接合温度を検出する
手段はなんら備えていない。
ブロック１を備えている。そして、接合温度を検出する
手段はなんら備えていない。
【０００８】
【発明が解決しようとする課題】この従来のＬＳＩにお
けるパッケージごとに熱抵抗を測定し、ＬＳＩの使用可
能な最大消費電力を決定するやり方では、実際ＬＳＩが
使用されるプリント基板実装時における熱抵抗を正確に
見積もることが困難であることより、通常一番厳しいと
考えられる条件にて熱抵抗を決定することになり、消費
電力が多いＬＳＩの設計を行う場合、動作状態に適応し
た設計を行うことができれば本来集積可能な機能を、内
蔵できない等の課題があった。
けるパッケージごとに熱抵抗を測定し、ＬＳＩの使用可
能な最大消費電力を決定するやり方では、実際ＬＳＩが
使用されるプリント基板実装時における熱抵抗を正確に
見積もることが困難であることより、通常一番厳しいと
考えられる条件にて熱抵抗を決定することになり、消費
電力が多いＬＳＩの設計を行う場合、動作状態に適応し
た設計を行うことができれば本来集積可能な機能を、内
蔵できない等の課題があった。
【０００９】また、ディジタルＬＳＩの最大消費電力
は、ディジタルＬＳＩの最低動作電源電圧（以下、ＶDD
という。）および電源電流（以下、ＩDDという）と、Ｍ
ＯＳトランジスタのしきい値電圧（以下、ＶT とい
う。）とについて、図８および図９に示すように、ＶT
の絶対値が小さくなるとＩDDが増加しＶDDが低下する傾
向があること、および、動作するトランジスタが多くな
ると、ＩDDが増加する傾向にあることを考慮し、すべて
の最悪条件にて決定していたため、動作条件に適応した
設計を行うことができれば、本来集積可能な機能を、内
蔵できない課題があった。
は、ディジタルＬＳＩの最低動作電源電圧（以下、ＶDD
という。）および電源電流（以下、ＩDDという）と、Ｍ
ＯＳトランジスタのしきい値電圧（以下、ＶT とい
う。）とについて、図８および図９に示すように、ＶT
の絶対値が小さくなるとＩDDが増加しＶDDが低下する傾
向があること、および、動作するトランジスタが多くな
ると、ＩDDが増加する傾向にあることを考慮し、すべて
の最悪条件にて決定していたため、動作条件に適応した
設計を行うことができれば、本来集積可能な機能を、内
蔵できない課題があった。
【００１０】本発明の目的は、前記の課題を解決するこ
とにより、動作状態に適応した熱設計を可能とし、最大
限の機能を内蔵可能としたＬＳＩを提供するとこにあ
る。
とにより、動作状態に適応した熱設計を可能とし、最大
限の機能を内蔵可能としたＬＳＩを提供するとこにあ
る。
【００１１】
【課題を解決するための手段】本発明は、半導体基板の
一主面上に形成された電子回路を備えた半導体集積回路
において、前記半導体基板の一主面上に形成され、前記
半導体基板の表面温度を検出するための温度検出部を備
えたことを特徴とする。
一主面上に形成された電子回路を備えた半導体集積回路
において、前記半導体基板の一主面上に形成され、前記
半導体基板の表面温度を検出するための温度検出部を備
えたことを特徴とする。
【００１２】また、本発明は、前記温度検出部は複数個
設けられ、外部より入力される検出モード切換信号によ
り、複数個の前記温度検出部からの検出データを切り換
え検出データ出力端子に出力する検出部切換回路を備え
たことを特徴とする。
設けられ、外部より入力される検出モード切換信号によ
り、複数個の前記温度検出部からの検出データを切り換
え検出データ出力端子に出力する検出部切換回路を備え
たことを特徴とする。
【００１３】また、本発明は、前記温度検出部は複数個
設けられ、前記温度検出部の検出データを比較する検出
データ比較回路と、前記検出データ比較回路の比較結果
により複数個の前記温度検出部からの検出データを切り
換え検出データ出力端子に出力する検出部切換回路とを
備えたことを特徴とする。
設けられ、前記温度検出部の検出データを比較する検出
データ比較回路と、前記検出データ比較回路の比較結果
により複数個の前記温度検出部からの検出データを切り
換え検出データ出力端子に出力する検出部切換回路とを
備えたことを特徴とする。
【００１４】また、本発明は、前記半導体集積回路はＭ
ＯＳトランジスタから構成され、前記温度検出部は複数
個設けられ、前記温度検出部部の検出データを比較する
検出データ比較回路と、前記ＭＯＳトランジスタのしき
い値電圧を検出するしきい値電圧検出部と、前記半導体
集積回路に含まれる複数個の回路ブロックに電源を供給
する電源供給部と、前記検出データ比較回路からのデー
タと前記しきい値電圧検出部からのデータとにより、前
記電源供給部から前記回路ブロックへ供給する電源電圧
を制御する電圧制御回路とを備えたことを特徴とする。
ＯＳトランジスタから構成され、前記温度検出部は複数
個設けられ、前記温度検出部部の検出データを比較する
検出データ比較回路と、前記ＭＯＳトランジスタのしき
い値電圧を検出するしきい値電圧検出部と、前記半導体
集積回路に含まれる複数個の回路ブロックに電源を供給
する電源供給部と、前記検出データ比較回路からのデー
タと前記しきい値電圧検出部からのデータとにより、前
記電源供給部から前記回路ブロックへ供給する電源電圧
を制御する電圧制御回路とを備えたことを特徴とする。
【００１５】また、本発明は、前記電圧制御回路の制御
アルゴリズムがあらかじめ蓄積された制御データ記憶部
を備えたことを特徴とする。
アルゴリズムがあらかじめ蓄積された制御データ記憶部
を備えたことを特徴とする。
【００１６】
【作用】本発明では、ＬＳＩの接合温度を測定する、例
えばＰＮ接合ダイオードからなる温度検出部を備えてい
るので、実際のＬＳＩについてその動作状態に合わせて
接合温度測定が可能となり、動作状態に適応した最適熱
設計を行うことができ、最大限の機能を内蔵させること
が可能となる。
えばＰＮ接合ダイオードからなる温度検出部を備えてい
るので、実際のＬＳＩについてその動作状態に合わせて
接合温度測定が可能となり、動作状態に適応した最適熱
設計を行うことができ、最大限の機能を内蔵させること
が可能となる。
【００１７】また、測定すべき回路ブロックが複数の場
合には、回路ブロックごとに温度検出部を設け、検出モ
ード切換信号または検出データ比較回路の比較結果によ
り検出部切換回路が検出データ出力端子に出力するの
で、より少ない出力端子数にて温度検出が可能となる。
合には、回路ブロックごとに温度検出部を設け、検出モ
ード切換信号または検出データ比較回路の比較結果によ
り検出部切換回路が検出データ出力端子に出力するの
で、より少ない出力端子数にて温度検出が可能となる。
【００１８】さらに、ＭＯＳトランジスタから構成され
たディジタルＬＳＩにおいて、温度検出データと、しき
い値電圧検出部による検出ＶT のデータとに基づいて供
給電源電圧を制御することにより、製造工程で生じるＶ
T のばらつきを補正し、かつＬＳＩが実際に使用される
状態での消費電力が制御可能となる。
たディジタルＬＳＩにおいて、温度検出データと、しき
い値電圧検出部による検出ＶT のデータとに基づいて供
給電源電圧を制御することにより、製造工程で生じるＶ
T のばらつきを補正し、かつＬＳＩが実際に使用される
状態での消費電力が制御可能となる。
【００１９】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２０】図１は本発明の第一実施例を示すブロック
構成図、および図２はその一部詳細を示す図である。
構成図、および図２はその一部詳細を示す図である。
【００２１】本第一実施例は、シリコン基板上に形成さ
れた複数４個の回路ブロック１を備えたＬＳＩ２０ａに
おいて、本発明の特徴とするところの、各回路ブロック
１ごとにシリコン基板の表面温度を検出するため各回路
ブロック１にそれぞれ隣接して設けられた複数４個の温
度検出部２と、検出モード切換信号入力端子５より入力
される検出モード切換信号により、各温度検出部２から
の検出データを切り換え検出データ出力端子４に出力す
る検出部切換回路３とを備えている。
れた複数４個の回路ブロック１を備えたＬＳＩ２０ａに
おいて、本発明の特徴とするところの、各回路ブロック
１ごとにシリコン基板の表面温度を検出するため各回路
ブロック１にそれぞれ隣接して設けられた複数４個の温
度検出部２と、検出モード切換信号入力端子５より入力
される検出モード切換信号により、各温度検出部２から
の検出データを切り換え検出データ出力端子４に出力す
る検出部切換回路３とを備えている。
【００２２】本第一実施例では、検出モード切換信号入
力端子５より入力される検出モード切換信号により、Ｌ
ＳＩ２０ａに含まれる複数４個の回路ブロック１に隣接
した温度検出部２から出力される検出データを切り換え
ることにより、各回路ブロック１ごとの接合温度を検出
できる。
力端子５より入力される検出モード切換信号により、Ｌ
ＳＩ２０ａに含まれる複数４個の回路ブロック１に隣接
した温度検出部２から出力される検出データを切り換え
ることにより、各回路ブロック１ごとの接合温度を検出
できる。
【００２３】この第一実施例をディジタルＬＳＩに適用
し、ＬＳＩが実際に使用される状態、すなわちプリント
基板に実装し、入力信号を入れた状態にし、検出モード
切換信号にて制御することで、実際の使用状態での接合
温度を検出することが可能となる。このようにして得ら
れたデータは、適正なＬＳＩ設計を可能とする。
し、ＬＳＩが実際に使用される状態、すなわちプリント
基板に実装し、入力信号を入れた状態にし、検出モード
切換信号にて制御することで、実際の使用状態での接合
温度を検出することが可能となる。このようにして得ら
れたデータは、適正なＬＳＩ設計を可能とする。
【００２４】図２は、図１の回路の一部詳細を示す回路
図で、温度検出部関連を示す。温度検出部２にＰＮ接合
型のダイオード１３を用い、各々のダイオード１３をＭ
ＯＳトランジスタ１２により切り換え、複数のダイオー
ド１３のなかで、１個を検出データ出力端子４に接続す
るものである。
図で、温度検出部関連を示す。温度検出部２にＰＮ接合
型のダイオード１３を用い、各々のダイオード１３をＭ
ＯＳトランジスタ１２により切り換え、複数のダイオー
ド１３のなかで、１個を検出データ出力端子４に接続す
るものである。
【００２５】この場合、検出データ出力端子４に一定電
流を供給し、検出データ出力端子４の電圧を測定するこ
とで、各回路ブロック１の接合温度を算出できる。な
お、図２において１４はＧＮＤ端子である。
流を供給し、検出データ出力端子４の電圧を測定するこ
とで、各回路ブロック１の接合温度を算出できる。な
お、図２において１４はＧＮＤ端子である。
【００２６】図３は本発明の第二実施例を示すブロック
構成図である。
構成図である。
【００２７】本第二実施例のＬＳＩ２０ｂは、本発明の
特徴とするところの、複数４個の温度検出部２と、温度
検出部２の検出データを比較する検出データ比較回路６
と、検出データ比較回路６の比較結果より、４個ある温
度検出部２からの検出データを切り換え、検出データ出
力端子４に出力する検出部切換回路３とを備えている。
特徴とするところの、複数４個の温度検出部２と、温度
検出部２の検出データを比較する検出データ比較回路６
と、検出データ比較回路６の比較結果より、４個ある温
度検出部２からの検出データを切り換え、検出データ出
力端子４に出力する検出部切換回路３とを備えている。
【００２８】本第二実施例は、各回路ブロック１ごとの
接合温度を検出し、最高温度になっている回路ブロック
１に隣接している温度検出部２の検出データを検出デー
タ出力端子４に出力するものであり、外部より制御する
ことなく、ＬＳＩの最高接合温度を検出可能としたもの
である。
接合温度を検出し、最高温度になっている回路ブロック
１に隣接している温度検出部２の検出データを検出デー
タ出力端子４に出力するものであり、外部より制御する
ことなく、ＬＳＩの最高接合温度を検出可能としたもの
である。
【００２９】図４は図３の回路の一部詳細を示す回路図
で、主として温度検出部関連を示す。各ダイオード１３
に定電流源１５により一定電流を加え、各ダイオード１
３の両端の電圧を電圧比較回路１６にて比較すること
で、最高接合温度になっている箇所のダイオード１３を
ＭＯＳトランジスタ１２を「オン」にして検出データ出
力端子４に接続するものである。
で、主として温度検出部関連を示す。各ダイオード１３
に定電流源１５により一定電流を加え、各ダイオード１
３の両端の電圧を電圧比較回路１６にて比較すること
で、最高接合温度になっている箇所のダイオード１３を
ＭＯＳトランジスタ１２を「オン」にして検出データ出
力端子４に接続するものである。
【００３０】図５は、本発明の第三実施例を示すブロッ
ク構成図で、ＭＯＳトランジスタから構成されたディジ
タルＬＳＩを示す。本第三実施例は複数２個の回路ブロ
ック１ａを備えたＬＳＩ２０ｃにおいて、本発明の特徴
とするところの、各回路ブロック１ａに隣接して設けら
れた複数２個の温度検出部２と、温度検出部２からの検
出データを比較し、最高接合温度になっている回路ブロ
ック１に隣接している温度検出部２の検出データを電圧
制御回路８へ出力する検出データ比較回路６と、ＭＯＳ
トランジスタのしきい値電圧ＶT を検出し電圧制御回路
５へＶT の検出データを出力するＶT 検出部７と、各回
路ブロック１に電源を供給する電源供給部９と、検出デ
ータ比較回路６からのデータとＶT 検出部７からのデー
タにより、電源供給部９の回路ブロック１へ供給する電
源電圧を制御する電圧制御回路８とを備えている。
ク構成図で、ＭＯＳトランジスタから構成されたディジ
タルＬＳＩを示す。本第三実施例は複数２個の回路ブロ
ック１ａを備えたＬＳＩ２０ｃにおいて、本発明の特徴
とするところの、各回路ブロック１ａに隣接して設けら
れた複数２個の温度検出部２と、温度検出部２からの検
出データを比較し、最高接合温度になっている回路ブロ
ック１に隣接している温度検出部２の検出データを電圧
制御回路８へ出力する検出データ比較回路６と、ＭＯＳ
トランジスタのしきい値電圧ＶT を検出し電圧制御回路
５へＶT の検出データを出力するＶT 検出部７と、各回
路ブロック１に電源を供給する電源供給部９と、検出デ
ータ比較回路６からのデータとＶT 検出部７からのデー
タにより、電源供給部９の回路ブロック１へ供給する電
源電圧を制御する電圧制御回路８とを備えている。
【００３１】通常ディジタルＬＳＩにおいては、ある一
定の動作を行っている場合、図９に示すように、ＣＭＯ
ＳトランジスタのＰチャネル型、Ｎチャネル型の各々の
ＶTの絶対値｜ＶT ｜が小さくなると、電源電流ＩDDは
増加する傾向にあるが、ディジタルＬＳＩが動作する最
低動作電圧ＶDDは、図８に示すように、低下する傾向待
っている。これらの傾向をもとに、電圧制御回路８に
は、ＭＯＳトランジスタのＶT の絶対値が小さい場合に
は、回路ブロック１へ供給する電源電圧を低く設定し、
ＶT の絶対値が大きくなるにつれ電源電圧を高く設定す
る手段および、検出データ比較回路６からのデータによ
り、接合温度がある一定温度（通常１２５°Ｃ）を越え
ないように、電源電圧を下げる手段を持たせておく。こ
れらの手段により、製造工程で生じるＭＯＳトランジス
タのＶT のばらつきを補正し、かつＬＳＩが実際に使用
される状態、すなわち、プリント基板に実装し、入力信
号を入れた状態での、消費電力が制御可能となるため、
最大限の信号処理機能をＬＳＩに搭載できることとな
る。
定の動作を行っている場合、図９に示すように、ＣＭＯ
ＳトランジスタのＰチャネル型、Ｎチャネル型の各々の
ＶTの絶対値｜ＶT ｜が小さくなると、電源電流ＩDDは
増加する傾向にあるが、ディジタルＬＳＩが動作する最
低動作電圧ＶDDは、図８に示すように、低下する傾向待
っている。これらの傾向をもとに、電圧制御回路８に
は、ＭＯＳトランジスタのＶT の絶対値が小さい場合に
は、回路ブロック１へ供給する電源電圧を低く設定し、
ＶT の絶対値が大きくなるにつれ電源電圧を高く設定す
る手段および、検出データ比較回路６からのデータによ
り、接合温度がある一定温度（通常１２５°Ｃ）を越え
ないように、電源電圧を下げる手段を持たせておく。こ
れらの手段により、製造工程で生じるＭＯＳトランジス
タのＶT のばらつきを補正し、かつＬＳＩが実際に使用
される状態、すなわち、プリント基板に実装し、入力信
号を入れた状態での、消費電力が制御可能となるため、
最大限の信号処理機能をＬＳＩに搭載できることとな
る。
【００３２】図６は本発明の第四実施例を示すブロック
構成図で、ＭＯＳトランジスタから構成されたディジタ
ルＬＳＩを示す。
構成図で、ＭＯＳトランジスタから構成されたディジタ
ルＬＳＩを示す。
【００３３】本第四実施例のＬＳＩ２０ｄは、図５の第
三実施例のＬＳＩ２０ｃにおいて、本発明の特徴とする
ところの、ＭＯＳトランジスタのＶT に対して、設定す
べき電源電圧の特性、および接合温度に対する電源電圧
の制御アルゴリズムをあらかじめ蓄積しておく制御記憶
部としてリードオンリーメモリ（以下、ＲＯＭとい
う。）１１を備えたものである。
三実施例のＬＳＩ２０ｃにおいて、本発明の特徴とする
ところの、ＭＯＳトランジスタのＶT に対して、設定す
べき電源電圧の特性、および接合温度に対する電源電圧
の制御アルゴリズムをあらかじめ蓄積しておく制御記憶
部としてリードオンリーメモリ（以下、ＲＯＭとい
う。）１１を備えたものである。
【００３４】この第四実施例では、各ＬＳＩごとに多少
異なる制御特性をＲＯＭ１１に内蔵することで、他のブ
ロックを共通化することが可能であり、ＬＳＩ設計を容
易にする利点を有している。また場合によっては、実際
のＬＳＩを設計し、試作を行った後に、実際のサンプル
にて測定した結果をもとに、各特性を算出し、ＲＯＭに
内蔵することができる利点を有している。
異なる制御特性をＲＯＭ１１に内蔵することで、他のブ
ロックを共通化することが可能であり、ＬＳＩ設計を容
易にする利点を有している。また場合によっては、実際
のＬＳＩを設計し、試作を行った後に、実際のサンプル
にて測定した結果をもとに、各特性を算出し、ＲＯＭに
内蔵することができる利点を有している。
【００３５】
【発明の効果】以上説明したように、本発明は、ＬＳＩ
に温度検出部を備え、外部からの制御信号もしくは、Ｌ
ＳＩに内蔵された判定回路により、検出データを検出デ
ータ出力端子に出力する手段を有しているので、ＬＳＩ
が実際使用されている状態での接合温度を検出すること
が可能であり、最大限の機能をＬＳＩに内蔵できる効果
がある。
に温度検出部を備え、外部からの制御信号もしくは、Ｌ
ＳＩに内蔵された判定回路により、検出データを検出デ
ータ出力端子に出力する手段を有しているので、ＬＳＩ
が実際使用されている状態での接合温度を検出すること
が可能であり、最大限の機能をＬＳＩに内蔵できる効果
がある。
【００３６】さらに、ＭＯＳトランジスタから構成され
たディジタルＬＳＩに本発明を適用し、併せて、ＭＯＳ
トランジスタのＶT 検出回路を備え、最高接合温度およ
び、ＭＯＳトランジスタのＶT から、適切な電源電圧を
設定する手段を有することで、ディジタルＬＳＩにおい
て、製造工程で生じるＭＯＳトランジスタのＶT のばら
つきを補正し、かつＬＳＩが実際に使用される状態での
消費電力が制御可能であり、最大限の機能を、ＬＳＩに
内蔵できる効果がある。
たディジタルＬＳＩに本発明を適用し、併せて、ＭＯＳ
トランジスタのＶT 検出回路を備え、最高接合温度およ
び、ＭＯＳトランジスタのＶT から、適切な電源電圧を
設定する手段を有することで、ディジタルＬＳＩにおい
て、製造工程で生じるＭＯＳトランジスタのＶT のばら
つきを補正し、かつＬＳＩが実際に使用される状態での
消費電力が制御可能であり、最大限の機能を、ＬＳＩに
内蔵できる効果がある。
【図１】本発明の第一実施例を示すブロック構成図。
【図２】その一部詳細を示す回路図。
【図３】本発明の第二実施例を示すブロック構成図。
【図４】その一部詳細を示す回路図。
【図５】本発明の第三実施例を示すブロック構成図。
【図６】本発明の第四実施例を示すブロック構成図。
【図７】従来例を示すブロック構成図。
【図８】ディジタル集積回路の最低動作電圧特性図。
【図９】電源源流対ＣＭＯＳトランジスタのＶT 特性
図。
図。
１、１ａ 回路ブロック ２ 温度検出部 ３ 検出部切換回路 ４ 検出データ出力端子 ５ 検出モード切換信号入力端子 ６ 検出データ比較回路 ７ ＶT 検出部 ８ 電圧制御回路 ９ 電源供給部 １０ 正電源端子 １１ ＲＯＭ １２ ＭＯＳトランジスタ １３ ダイオード １４ ＧＮＤ端子 １５ 定電流源 １６ 電圧比較回路 ２０、２０ａ、２０ｂ、２０ｃ、２０ｄ 半導体集積回
路（ＬＳＩ）
路（ＬＳＩ）
Claims (5)
- 【請求項１】 半導体基板の一主面上に形成された電子
回路を備えた半導体集積回路において、 前記半導体基板の一主面上に形成され、前記半導体基板
の温度を検出するための温度検出部を備えたことを特徴
とする半導体集積回路。 - 【請求項２】 請求項１記載の半導体集積回路におい
て、 前記温度検出部は複数個設けられ、 外部より入力される検出モード切換信号により、複数個
の前記温度検出部からの検出データを切り換え検出デー
タ出力端子に出力する検出部切換回路を備えたことを特
徴とする半導体集積回路。 - 【請求項３】 請求項１記載の半導体集積回路におい
て、 前記温度検出部は複数個設けられ、 前記温度検出部の検出データを比較する検出データ比較
回路と、 前記検出データ比較回路の比較結果により複数個の前記
温度検出部からの検出データを切り換え検出データ出力
端子に出力する検出部切換回路とを備えたことを特徴と
する半導体集積回路。 - 【請求項４】 請求項１記載の半導体集積回路におい
て、 前記半導体集積回路はＭＯＳトランジスタから構成さ
れ、 前記温度検出部は複数個設けられ、 前記温度検出部部の検出データを比較する検出データ比
較回路と、 前記ＭＯＳトランジスタのしきい値電圧を検出するしき
い値電圧検出部と、 前記半導体集積回路に含まれる複数個の回路ブロックに
電源を供給する電源供給部と、 前記検出データ比較回路からのデータと前記しきい値電
圧検出部からのデータとにより、前記電源供給部から前
記回路ブロックへ供給する電源電圧を制御する電圧制御
回路とを備えたことを特徴とする半導体集積回路。 - 【請求項５】 請求項４記載の半導体集積回路におい
て、 前記電圧制御回路の制御アルゴリズムがあらかじめ蓄積
された制御データ記憶部を備えたことを特徴とする半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4138948A JP2884914B2 (ja) | 1992-05-29 | 1992-05-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4138948A JP2884914B2 (ja) | 1992-05-29 | 1992-05-29 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335490A true JPH05335490A (ja) | 1993-12-17 |
| JP2884914B2 JP2884914B2 (ja) | 1999-04-19 |
Family
ID=15233903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4138948A Expired - Lifetime JP2884914B2 (ja) | 1992-05-29 | 1992-05-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2884914B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1463147A3 (en) * | 2003-03-27 | 2005-11-09 | Andrew AG | Adjustable beamwidth and azimuth scanning antenna with dipole elements |
| US7044633B2 (en) | 2003-01-09 | 2006-05-16 | International Business Machines Corporation | Method to calibrate a chip with multiple temperature sensitive ring oscillators by calibrating only TSRO |
| JP2007027709A (ja) * | 2005-06-28 | 2007-02-01 | Toshiba Corp | 熱感知システム及び方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03187254A (ja) * | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | 集積回路の熱的保護回路 |
-
1992
- 1992-05-29 JP JP4138948A patent/JP2884914B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03187254A (ja) * | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | 集積回路の熱的保護回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7044633B2 (en) | 2003-01-09 | 2006-05-16 | International Business Machines Corporation | Method to calibrate a chip with multiple temperature sensitive ring oscillators by calibrating only TSRO |
| EP1463147A3 (en) * | 2003-03-27 | 2005-11-09 | Andrew AG | Adjustable beamwidth and azimuth scanning antenna with dipole elements |
| JP2007027709A (ja) * | 2005-06-28 | 2007-02-01 | Toshiba Corp | 熱感知システム及び方法 |
| JP4575333B2 (ja) * | 2005-06-28 | 2010-11-04 | 株式会社東芝 | 熱感知システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2884914B2 (ja) | 1999-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6006169A (en) | Method and apparatus for trimming an integrated circuit | |
| KR101632095B1 (ko) | 프로세스, 전압 및 온도 센서 | |
| KR101596281B1 (ko) | 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치 | |
| US7535020B2 (en) | Systems and methods for thermal sensing | |
| US7250821B2 (en) | Semiconductor integrated circuit | |
| US8515590B2 (en) | Fan speed control from adaptive voltage supply | |
| US8073643B2 (en) | Semiconductor device | |
| US7525860B2 (en) | System and method for monitoring temperature in a multiple die package | |
| US7187053B2 (en) | Thermal sensing method and system | |
| US7180211B2 (en) | Temperature sensor | |
| KR20050118952A (ko) | 히스테리리스 특성을 갖는 온도 감지 회로 | |
| KR20080005096A (ko) | 온도 검출 회로, 이 온도 검출 회로를 구비하는 반도체장치 및 온도 검출 방법 | |
| KR100272171B1 (ko) | 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 | |
| KR100534157B1 (ko) | 반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및그 전압 강하 보정 방법 | |
| US6072349A (en) | Comparator | |
| KR100401392B1 (ko) | 전압조절회로및그방법,조절된전압조절회로및메모리회로 | |
| US20110266877A1 (en) | Apparatus for supplying voltage free noise and method of operation the same | |
| JPH05335490A (ja) | 半導体集積回路 | |
| US6838927B2 (en) | Semiconductor integrated circuit with stabilizing capacity | |
| JP5096459B2 (ja) | 電子回路及びそのための方法 | |
| EP1424615B1 (en) | Semiconductor device for detecting and adjusting a threshold value variation | |
| US6639419B2 (en) | Supply voltage level detector | |
| US6320455B1 (en) | Boost circuit | |
| KR101361413B1 (ko) | 중앙처리유닛의 클럭 제어 장치 및 방법 | |
| KR100197557B1 (ko) | 광역 전압동작 특성을 가지는 반도체 장치 |