JPH05335374A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05335374A
JPH05335374A JP13528392A JP13528392A JPH05335374A JP H05335374 A JPH05335374 A JP H05335374A JP 13528392 A JP13528392 A JP 13528392A JP 13528392 A JP13528392 A JP 13528392A JP H05335374 A JPH05335374 A JP H05335374A
Authority
JP
Japan
Prior art keywords
wiring
wiring electrode
electrode
semiconductor device
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13528392A
Other languages
English (en)
Inventor
Yutaka Harada
豊 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13528392A priority Critical patent/JPH05335374A/ja
Publication of JPH05335374A publication Critical patent/JPH05335374A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 配線基板に半導体素子を直接接続する半導体
装置の品質、信頼性および経済性を改善する。 【構成】 配線基板4上の配線電極6中に凹部7を構成
して、接続材料5がこの凹部からはみ出さない状態とし
て配線電極8のバンプ3と接続する。 【効果】 配線電極6中に構成した凹部7により、接続
材料5がたまり、配線電極6からはみ出しにくくなり、
ショートによる初期不良および使用により発生していた
マイグレーションによるリーク不良も低減でき品質、信
頼性が向上でき、しかも検査の必要もなくなる等の効果
がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は超小型、軽量機器に用い
られる配線基板に半導体素子を直接接続した半導体装置
に関する。
【0002】
【従来の技術】近年、配線基板に半導体素子を直接接続
した半導体装置は、図5に示すように、半導体素子10の
電極11上にバンプ12が形成されており、通常金または銅
などの金属バンプあるいは半田などの合金バンプが使用
されている。配線基板13には配線電極14が形成されてお
り、通常、金、銅または銀パラジウムなどで構成されて
いる。この内、銅電極の場合は酸化防止のために、半田
層がめっきあるいはレベラーにより構成される場合もあ
る。配線電極14の断面形状は、厚膜印刷時の印刷だれに
より多少円弧状となっており、電極厚さは5〜25μ
m、電極幅はバンプ12の直径の1.5倍程度が普通であ
る。
【0003】バンプ12と配線電極14の接続は、接続材料
15が半田の場合と導電性接着剤の場合に大別でき、半田
の場合はあらかじめバンプ12側に固体半田あるいはクリ
ーム半田を形成後配線電極14に位置合わせし、リフロー
または熱圧着する場合と、先にバンプ12と相対する配線
電極14の位置にメタルマスク等によってクリーム半田を
適量印刷し半導体素子10を位置合わせし搭載後、リフロ
ーあるいは熱圧着する場合がある。さらにバンプ12が半
田バンプの場合はバンプ12そのものを配線電極14に位置
合わせし、リフローあるいは熱圧着し、バンプ12そのも
のを溶解し接続する場合もある。また、接続材料15が銀
または銀パラジウム等のフィラーを含む導電性接着剤の
場合も、半田の場合と同様にあらかじめバンプ12側に転
写法等により導電性接着剤を形成後配線電極14に位置合
わせ加圧し、その後熱硬化する場合と、先にパンプ12と
相対する配線電極14の位置にメタルマスク等によって導
電性接着剤を適量印刷し半導体素子10を位置合わせし搭
載後熱硬化する場合がある。
【0004】図6にバンプ12と配線電極14の接続状態を
半導体素子10を透かしてみた平面図を示す。配線電極14
の表面が平面的であり、接続材料15が半田の場合はリフ
ローまたは熱圧着後の加圧、溶融により、また導電性接
着剤の場合は加圧によりバンプ12の寸法よりかなり拡大
していることがわかる。
【0005】
【発明が解決しようとする課題】上記のような従来の構
成では、配線電極14の表面が平面的であり、しかも厚膜
印刷時の電極材料の印刷だれにより断面形状が多少円弧
状になっており、かつ半導体素子10の搭載時に、バンプ
12の高さばらつき、配線電極14の厚さばらつき、配線基
板13のそり、うねり、さらに接続材料15の量のばらつき
等を吸収し初期歩留りを向上させるため半導体素子10を
かなり加圧するため、半田の場合リフローまたは熱圧着
後、導電性接着剤の場合加圧、熱硬化後接続材料15は初
期の寸法よりかなり拡大し、バンプ12の寸法を越え、さ
らにひどい場合は配線電極14の電極にそって幅方向に拡
大し隣の電極あるいは接続材料とショートしてしまうと
いう品質上の問題点があった。また、初期的にはショー
トという不良に至らないまでも、使用時の雰囲気中の温
度、湿度と半導体素子10の自己発熱、さらに配線電極14
からはみ出した隣同志の接続材料15の間に直接電圧がか
かり時間経過とともにマイグレーションが発生しリーク
不良につながるという信頼性上の問題があった。特に接
続材料15が銀または銀パラジウムのフィラー入りの導電
性接着剤の場合、深刻な問題であった。
【0006】また、配線基板13がガラス等の透明な場合
は配線基板13側からカラメにより接続材料15の配線電極
14からのはみ出しを検査し、使用によりリーク不良等が
発生する確立の高いものを不良とみなし、リペア等する
ことにより信頼性上の問題をある程度未然に防ぐように
している。しかし、配線電極13がセラミック基板やプリ
ント基板のような不透明なものの場合は、カメラでの検
査は不可能であり、それでも検査しようとするとX線透
過型のかなり高額の検査機が必要と考えられ実用的では
ない。すなわち、検査できず、使用している間に不良が
発生する危険を含んだまま半導体装置を構成しなくては
ならず非常に不安定な技術であった。
【0007】本発明の目的は上記従来の問題点を解決す
るもので、簡単な構成で初期接続率の上昇と信頼性の向
上をはかり、しかも検査工程も不要としコスト低減をは
かった半導体装置の製造方法を提供しようとするもので
ある。
【0008】
【課題を解決するための手段】上記の目的を達成するた
めに本発明の第1の発明は、配線基板の配線電極上に、
半田または導電性接着剤を介して電極に金属または合金
のバンプを備えた半導体素子を、直接接続した半導体装
置において、前記配線基板の配線電極上で前記バンプに
接する領域に半田または導電性接着剤をためる凹部を設
けた半導体装置とし、第2の発明は、配線基板の配線電
極上の凹部を、乳剤を残したスクリーン版を用いて厚膜
印刷して設けた半導体装置とし、第3の発明は、配線基
板上の配線電極をまず凹部がない状態で厚膜印刷した
後、前記配線電極の凹部をエッチングにより構成した半
導体装置とした。
【0009】
【作用】第1発明では半導体素子のバンプと配線基板上
の配線電極を接続する接続材料は、配線電極のバンプに
接する領域に形成された凹部があるので、この凹部に半
田または導電性接着剤がたまり易くなるとともに、接続
材料の周囲に防波堤を築いたような作用をするので、半
導体素子が加圧されても接続材料が配線電極からはみ出
しにくくなった。従って、ショート不良などの初期不
良、使用により発生するマイグレーションによるリーク
不良が低減できるようになった。第2発明および第3発
明では配線電極に設ける凹部をスクリーン版を用いた厚
膜印刷で構成することにより、凹部の形成を容易にし
た。
【0010】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は第1実施例を示し、1は半導体素子、2は
電極、3はバンプ、4は配線基板、5は接続材料、6は
凹部を形成する部分に乳剤を残したスクリーン版を用い
て厚膜印刷することによって形成された配線電極、7は
スクリーン版により形成された凹部となっている。
【0011】上記の構成において、半田または導電性接
着剤等の接続材料5はバンプ3側に形成されており、凹
部7に位置合わせされ、リフローまたは熱圧着される。
加圧後熱硬化され、配線電極6が防波堤の役目を果た
し、接続材料5が配線電極6からはみ出さないようにな
っている。図2から図4は、第2実施例を示し、8は凹
部がない状態で厚膜印刷した後、フォトリソグラフィに
よりエッチングして形成された配線電極、9はエッチン
グにより形成された凹部となっている。凹部9はエッチ
ング時間により形状を制御することができ、時間を短く
することで、配線基板4と接する部分を残すことができ
るが、すべて除去しても問題はない。ただしオーバーエ
ッチングすると配線電極8の断線が発生するので注意が
必要である。
【0012】図2において、半田または導電性接着剤等
の接続材料5はバンプ3側に形成されており、凹部9に
位置合わせ後、図3のように接続される。接続材料5は
凹部9にとどまり、配線電極8が防波堤の役目を果た
し、配線電極8からはみ出さない。図4は、配線電極8
の平面図であり、凹部9の形状は丸であるが楕円でもよ
いし、角でもかまわない。また、上記実施例ではバンプ
3側に接続材料5を形成する場合を述べたが、配線電極
8側にあらかじめ半田あるいは導電性接着剤を印刷また
は塗布により凹部7または9に形成してもかまわない。
【0013】尚、接続材料5が半田の場合は、リフロー
あるいは熱圧着後、凹部7または9によるセルフアライ
メント効果も期待できる。
【0014】
【発明の効果】上記のように本発明では半導体素子のバ
ンプと配線基板上の配線電極を接続する接続材料は、配
線電極のバンプに接する領域に印刷またはエッチングに
より構成された凹部があるので、この部分に半田の場合
のリフローあるいは熱圧着後、導電性接着剤の場合の加
圧、硬化後とも、接着材料がとどまって配線電極からは
み出さない構成となった。従って、従来発生していたシ
ョート不良などの初期不良が低減され、使用によって発
生していたマイグレーションによるリーク不良も低減で
き、品質、信頼性とも向上できる安定した半導体素子を
提供できた。
【0015】また、接続材料のはみ出しによる不良原因
の根本的解決がはかれるため検査をする必要がなくな
り、見えない部分を見るための高額の検査装置も必要な
くコスト低減もはかれ、長期的に安心して使える半導体
装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す半導体素子の断面図
【図2】本発明の第2実施例を示す半導体素子の断面図
【図3】第2実施例を用いて製造した半導体装置の断面
【図4】第2実施例の配線電極を示す平面図
【図5】従来の半導体装置の断面図
【図6】従来の半導体装置の要部平面図
【符号の説明】
1 半導体素子 2 電極 3 バンプ 4 配線基板 5 接続材料 6、8 配線電極 7、9 凹部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 配線基板の配線電極上に、半田または導
    電性接着剤を介して電極に金属または合金のバンプを備
    えた半導体素子を、直接接続した半導体装置において、
    前記配線基板の配線電極上で前記バンプに接する領域に
    半田または導電性接着剤をためる凹部を設けたことを特
    徴とする半導体装置。
  2. 【請求項2】 配線基板の配線電極上の凹部を、乳剤を
    残したスクリーン版を用いて厚膜印刷して設けた請求項
    1記載の半導体装置。
  3. 【請求項3】 配線基板上の配線電極をまず凹部がない
    状態で厚膜印刷した後、前記配線電極の凹部をエッチン
    グにより構成した請求項1記載の半導体装置。
JP13528392A 1992-05-27 1992-05-27 半導体装置 Pending JPH05335374A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13528392A JPH05335374A (ja) 1992-05-27 1992-05-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13528392A JPH05335374A (ja) 1992-05-27 1992-05-27 半導体装置

Publications (1)

Publication Number Publication Date
JPH05335374A true JPH05335374A (ja) 1993-12-17

Family

ID=15148085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13528392A Pending JPH05335374A (ja) 1992-05-27 1992-05-27 半導体装置

Country Status (1)

Country Link
JP (1) JPH05335374A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874327A (en) * 1991-08-26 1999-02-23 Lsi Logic Corporation Fabricating a semiconductor device using precursor CMOS semiconductor substrate of a given configuration
JP2006278352A (ja) * 2005-03-24 2006-10-12 Seiko Instruments Inc 熱電素子及び熱電素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874327A (en) * 1991-08-26 1999-02-23 Lsi Logic Corporation Fabricating a semiconductor device using precursor CMOS semiconductor substrate of a given configuration
JP2006278352A (ja) * 2005-03-24 2006-10-12 Seiko Instruments Inc 熱電素子及び熱電素子の製造方法
JP4667922B2 (ja) * 2005-03-24 2011-04-13 セイコーインスツル株式会社 熱電素子の製造方法

Similar Documents

Publication Publication Date Title
JP2825083B2 (ja) 半導体素子の実装構造
US5016986A (en) Display device having an improvement in insulating between conductors connected to electronic components
JP3967263B2 (ja) 半導体装置及び表示装置
US6011315A (en) Semiconductor device and film carrier tape and respective manufacturing methods thereof
KR20000022829A (ko) 범프 및 그 제조 방법
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
JP2000068328A (ja) フリップチップ実装用配線基板
JP3904058B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4736762B2 (ja) Bga型半導体装置及びその製造方法
JPH05335374A (ja) 半導体装置
JP2004200247A (ja) 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JP2002134541A (ja) 半導体装置とその製造方法ならびに半導体装置の実装構造
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2002231765A (ja) 半導体装置
JPH0982759A (ja) 突起電極を有する基板の接続方法
JPH0766207A (ja) 表面実装型電子部品及びその製造方法並びに半田付け方法
JPH11297751A (ja) 半導体装置
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JP4285140B2 (ja) 半導体装置の製造方法
JPH04273464A (ja) 半導体チップのマウント方法
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
KR100343454B1 (ko) 웨이퍼 레벨 패키지
KR0171099B1 (ko) 반도체 기판 범프 및 그 제조방법
JPS646554B2 (ja)