JPH05335261A - Formation of single crystal semiconductor thin film - Google Patents
Formation of single crystal semiconductor thin filmInfo
- Publication number
- JPH05335261A JPH05335261A JP16219592A JP16219592A JPH05335261A JP H05335261 A JPH05335261 A JP H05335261A JP 16219592 A JP16219592 A JP 16219592A JP 16219592 A JP16219592 A JP 16219592A JP H05335261 A JPH05335261 A JP H05335261A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- single crystal
- film
- semiconductor thin
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は単結晶半導体薄膜の形成
方法に関し、さらに詳細には、絶縁膜（絶縁物の基板も
含む）上に単結晶シリコン薄膜を積層するＳＯＩ（Sili
con on Insulator) 構造の形成方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a single crystal semiconductor thin film, and more specifically, an SOI (Silicon) in which a single crystal silicon thin film is laminated on an insulating film (including an insulating substrate).
con on Insulator) structure formation method.
【０００２】[0002]
【従来の技術】絶縁膜上に単結晶シリコン（Ｓｉ）薄膜
を形成したものはＳＯＩ構造と称され、狭い領域で容易
に素子分離が行え、高集積化や高速化が可能なものとし
て知られている。そして、このＳＯＩ構造を利用した半
導体集積回路（ＩＣ）は、従来のＳｉ基板上に素子が作
製されるＩＣに比べて、その特性向上が図られることか
ら盛んに研究開発が行われている。2. Description of the Related Art A single crystal silicon (Si) thin film formed on an insulating film is called an SOI structure, and it is known that elements can be easily separated in a small area and high integration and high speed can be achieved. ing. A semiconductor integrated circuit (IC) using this SOI structure has been actively researched and developed because its characteristics can be improved as compared with a conventional IC in which an element is manufactured on a Si substrate.
【０００３】絶縁膜上に単結晶Ｓｉ薄膜を形成させる方
法としては、いわゆる固相エピタキシャル成長法があ
る。これは、絶縁膜パターンを有する単結晶Ｓｉ基板上
に、シラン（ＳｉＨ4 ）ガスの熱分解法を用いて非晶質
シリコン（ａ−Ｓｉ）薄膜を堆積し、これを６００℃程
度の低温でアニールすることで、Ｓｉ単結晶部分から横
方向へ結晶化を進めて上記ａ−Ｓｉ薄膜を単結晶化させ
るものである。A so-called solid phase epitaxial growth method is known as a method for forming a single crystal Si thin film on an insulating film. In this method, an amorphous silicon (a-Si) thin film is deposited on a single crystal Si substrate having an insulating film pattern using a thermal decomposition method of silane (SiH 4 ) gas, and this is deposited at a low temperature of about 600 ° C. By annealing, the crystallization proceeds from the Si single crystal portion in the lateral direction to single crystallize the a-Si thin film.
【０００４】しかしながら、このような従来行われてき
たａ−Ｓｉ薄膜の堆積法では、例えば”Proceedings of
the 4th international symposium on SOI technology
anddevices, The electrochemical socity, P.411(199
0)"で報告されているように、堆積されたａ−Ｓｉ薄膜
を固相エピタキシャル成長させても、横方向固相エピタ
キシャル成長（Ｌ−ＳＰＥ）距離が５μｍ程度しかな
く、半導体素子を作製するのに適した大面積のＳＯＩ基
板を得ることができなかった。However, in such a conventional method for depositing an a-Si thin film, for example, "Proceedings of
the 4th international symposium on SOI technology
anddevices, The electrochemical socity, P.411 (199
0) ", even if the deposited a-Si thin film is subjected to solid phase epitaxial growth, the lateral solid phase epitaxial growth (L-SPE) distance is only about 5 μm, which is not suitable for manufacturing semiconductor devices. It was not possible to obtain a suitable large-area SOI substrate.
【０００５】この点に関して、上記文献でも示されてい
るように、ジシラン（Ｓｉ2 Ｈ6 ）ガスを用いて、従来
よりも低温の堆積温度かつ高速の堆積速度ａ−Ｓｉ薄膜
の堆積を行う方法を用いてＬ−ＳＰＥ距離を飛躍的に拡
大する方法も提案されている。すなわち、低温の堆積温
度でａ−Ｓｉ薄膜中の多結晶核の存在確率を低減させ、
そして、高速の堆積速度でａ−Ｓｉ薄膜中の不純物の存
在確率を低減させることにより、Ｌ−ＳＰＥ距離を飛躍
的に拡大するものである。しかしながら、この方法でも
以下に述べるように問題点があって限界があり、さらな
る改良が要望されていた。In this regard, as shown in the above-mentioned document, a method of using a disilane (Si 2 H 6 ) gas to deposit an a-Si thin film at a deposition temperature lower than a conventional one and at a higher deposition rate. A method of dramatically increasing the L-SPE distance by using is proposed. That is, the probability of existence of polycrystalline nuclei in the a-Si thin film is reduced at a low deposition temperature,
Then, by reducing the existence probability of impurities in the a-Si thin film at a high deposition rate, the L-SPE distance is dramatically expanded. However, this method also has limitations as described below and is limited, and further improvement has been demanded.
【０００６】すなわち、この方法においては、上記ａ−
Ｓｉ薄膜の堆積温度を低温化し過ぎたり、堆積速度を高
速化し過ぎると、ＳＯＩ構造における絶縁膜とＳｉ薄膜
との密着性が低下して、Ｓｉ薄膜が絶縁膜から剥離して
しまう。That is, in this method, a-
If the deposition temperature of the Si thin film is too low or the deposition rate is too fast, the adhesion between the insulating film and the Si thin film in the SOI structure is deteriorated, and the Si thin film is separated from the insulating film.
【０００７】図４は、Ｓｉ2 Ｈ6 ガスの熱分解（ＳｉＨ
4 ガスより熱分解効率が高い）を用いることにより堆積
したａ−Ｓｉ薄膜における、Ｌ−ＳＰＥ距離のアニール
時間依存性について、ＳｉＨ4 ガスの熱分解によって堆
積したａ−Ｓｉ薄膜と比較して行った試験結果を示し、
図４Ａは堆積温度を低温化した場合、図４Ｂは堆積速度
を高速化した場合をそれぞれ示している。FIG. 4 shows the thermal decomposition of Si 2 H 6 gas (SiH
In a-Si thin film deposited by using 4 high thermal decomposition efficiency than the gas), the annealing time dependence of the L-SPE distance, performed as compared with a-Si thin films deposited by thermal decomposition of SiH 4 gas Shows the test results,
FIG. 4A shows the case where the deposition temperature is lowered, and FIG. 4B shows the case where the deposition rate is raised.
【０００８】この試験結果から明らかなように、Ｓｉ2
Ｈ6 ガスの熱分解を用いた場合は、堆積温度を低温化し
たとき、および堆積速度を高速化したときのいずれも、
ＳｉＨ4 ガスの熱分解を用いた場合に比較して、Ｌ−Ｓ
ＰＥ距離が飛躍的に拡大していることが分かる。ところ
が反面、堆積温度の低温化および堆積速度の高速化のい
ずれの場合においても、堆積したａ−Ｓｉ薄膜のＳｉＯ
2 膜上からの剥離が生じ始めており、このため、これ以
上のＬ−ＳＰＥ距離の拡大は、ａ−Ｓｉ薄膜の膜質上で
は可能ではあるものの、実用上では良好なＳＯＩ層を形
成することが非常に困難であった。As is clear from the test results, Si 2
When the thermal decomposition of H 6 gas is used, both when the deposition temperature is lowered and when the deposition rate is increased,
Compared to the case of using thermal decomposition of SiH 4 gas, L-S
It can be seen that the PE distance has increased dramatically. On the other hand, on the other hand, the SiO of the deposited a-Si thin film is decreased in both cases of lowering the deposition temperature and higher deposition rate.
2 Peeling from the top of the film is beginning to occur. Therefore, although further expansion of the L-SPE distance is possible on the film quality of the a-Si thin film, it is possible to form a good SOI layer in practical use. It was very difficult.
【０００９】本発明は、かかる従来の問題点に鑑みてな
されたものであって、その目的とするところは、膜質の
良好なａ−Ｓｉ薄膜を絶縁膜との良好な密着性を保ちつ
つ形成して、大面積で結晶性の良好なＳＯＩ層を得るこ
とができる単結晶半導体薄膜の形成方法を提供すること
にある。The present invention has been made in view of such conventional problems, and an object thereof is to form an a-Si thin film having a good film quality while maintaining a good adhesion to an insulating film. Another object of the present invention is to provide a method for forming a single crystal semiconductor thin film capable of obtaining an SOI layer having a large area and good crystallinity.
【００１０】[0010]
【課題を解決するための手段】本発明は、単結晶Ｓｉ基
台上にＳｉＯ2 膜を形成し、このＳｉＯ2 膜を部分的に
除去して単結晶Ｓｉ基台を露出させる工程と、ＳｉＯ2
膜から剥離しない条件にてＳｉＯ2 膜を完全に被覆する
まで単結晶Ｓｉ基台と同一材料からなる第１のａ−Ｓｉ
薄膜を堆積する工程と、この第１のａ−Ｓｉ薄膜よりも
低温の堆積温度及び高速の堆積速度の条件で、ａ−Ｓｉ
薄膜上に単結晶Ｓｉ基台と同一材料からなる第２のａ−
Ｓｉ薄膜を堆積する工程と、熱処理を施して前記第１、
第２のａ−Ｓｉ薄膜を縦方向及び横方向へ結晶化を進め
て単結晶Ｓｉ薄膜を形成する工程と、を備えてなる。Means for Solving the Problems The present invention, the SiO 2 film is formed on a single crystal Si base, thereby exposing the monocrystalline Si base the SiO 2 film is partially removed, SiO 2
The first a-Si made of the same material as the single crystal Si base until the SiO 2 film is completely covered under the condition that the film is not peeled off.
Under the conditions of the step of depositing the thin film and the deposition temperature lower than that of the first a-Si thin film and the deposition rate higher than that of the first a-Si thin film,
A second a- layer made of the same material as the single crystal Si base on the thin film
The step of depositing a Si thin film and the heat treatment
Crystallization of the second a-Si thin film in the vertical and horizontal directions to form a single crystal Si thin film.
【００１１】また、本発明は、単結晶Ｓｉ基台上にＳｉ
Ｏ2 膜を形成し、このＳｉＯ2 膜を部分的に除去して前
記単結晶Ｓｉ基台に開孔部を選択的に形成する工程と、
このＳｉＯ2 膜に形成された開孔部において露出してい
る単結晶Ｓｉ基台部分にのみ単結晶Ｓｉ膜を選択的にエ
ピタキシャル成長させる工程と、ＳｉＯ2 膜から剥離し
ない条件にてＳｉＯ2 膜及び選択エピタキシャル成長さ
れた領域が完全に被覆するまで前記単結晶Ｓｉ基台と同
一材料からなる第１のａ−Ｓｉ薄膜を堆積する工程と、
この第１のａ−Ｓｉ薄膜よりも低温の堆積温度及び高速
の堆積速度の条件でａ−Ｓｉ薄膜上に単結晶Ｓｉ基台と
同一材料からなる第２のａ−Ｓｉ薄膜を堆積する工程
と、熱処理を施して前記第１、第２のａ−Ｓｉ薄膜を縦
方向及び横方向へ結晶化を進めて単結晶Ｓｉ薄膜を形成
する工程と、を備えてなる。Further, the present invention is based on a single crystal Si base and is made of Si.
Forming an O 2 film and partially removing the SiO 2 film to selectively form an opening in the single crystal Si base;
A step only for selectively epitaxially growing a single-crystal Si layer on a single crystal Si base portion exposed in the opening formed in the SiO 2 film, a SiO 2 film and under conditions which did not peel off from the SiO 2 film Depositing a first a-Si thin film made of the same material as the single crystal Si base until the selectively epitaxially grown region is completely covered;
A step of depositing a second a-Si thin film made of the same material as the single crystal Si base on the a-Si thin film under the conditions of a deposition temperature lower than that of the first a-Si thin film and a high deposition rate. And heat treatment to promote crystallization of the first and second a-Si thin films in the vertical and horizontal directions to form a single crystal Si thin film.
【００１２】[0012]
【作用】このような２段階によるａ−Ｓｉ薄膜の堆積方
法を採用することにより、ａ−Ｓｉ薄膜のＳｉＯ2 膜上
への堆積を、そのＳｉＯ2 膜との密着性を確保しつつ、
より低温の堆積温度で、かつより高速の堆積速度で行う
ことを可能とし、この結果、Ｓｉ多結晶核密度・不純物
濃度が少なく、膜質の良好なａ−Ｓｉ薄膜を形成して、
Ｌ−ＳＰＥ距離の拡大を可能とする。By adopting the method of depositing a-Si films according to the action Such two stages, the deposition of the SiO 2 film of a-Si thin film, while ensuring the adhesion between the SiO 2 film,
It is possible to carry out at a lower deposition temperature and a higher deposition rate. As a result, an a-Si thin film having a low Si polycrystalline nucleus density / impurity concentration and a good film quality is formed,
Enables expansion of L-SPE distance.
【００１３】[0013]
【実施例】本発明の第１実施例に係るＳＯＩ構造の形成
工程を図１に示し、また、この形成工程において使用す
る超高真空ＣＶＤ装置の概念的構成を図２に示す。FIG. 1 shows a step of forming an SOI structure according to the first embodiment of the present invention, and FIG. 2 shows a conceptual structure of an ultra-high vacuum CVD apparatus used in this forming step.
【００１４】この超高真空ＣＶＤ装置はａ−Ｓｉ薄膜堆
積に使用するもので、ロードロック方式を採用してお
り、成長室１０と準備室１１はゲートバブル１２によっ
て分離され、成長室１０内が常に超高真空状態（〜５×
１０-8Torr）に保たれている。また、上記成長室１０の
排気は、ターボ分子ポンプ１３とロータリーポンプ１４
によって行われる一方、準備室１１の排気は、ターボ分
子ポンプ１５とロータリーポンプ１６によって行われ
る。This ultra-high vacuum CVD apparatus is used for depositing an a-Si thin film and employs a load lock system. The growth chamber 10 and the preparation chamber 11 are separated by a gate bubble 12, and the inside of the growth chamber 10 is separated. Always in ultra-high vacuum (~ 5x
10 -8 Torr). The exhaust of the growth chamber 10 is performed by the turbo molecular pump 13 and the rotary pump 14.
The preparation chamber 11 is evacuated by the turbo molecular pump 15 and the rotary pump 16.
【００１５】単結晶Ｓｉ基板からなる基板１は、サセプ
タ１７上にセットされるとともに、トランスファーロッ
ド１８によって搬送されて、上記成長室１０内のサセプ
タホルダ１９上に設置される。上記基板１の加熱は赤外
線ランプ２０により行われ、この赤外線ランプ２０はコ
ントローラ２１により制御される。また、成長室１０内
へのガスの導入はガス系２２を通じて行われる。The substrate 1 made of a single crystal Si substrate is set on the susceptor 17 and is transported by the transfer rod 18 and set on the susceptor holder 19 in the growth chamber 10. The substrate 1 is heated by an infrared lamp 20, and the infrared lamp 20 is controlled by a controller 21. The gas is introduced into the growth chamber 10 through the gas system 22.
【００１６】次に、上記超高真空ＣＶＤ装置を用いたＳ
ＯＩ構造の形成方法を図１に沿って説明する。なお、本
実施例では、単結晶半導体基台１として単結晶Ｓｉ基板
を用いているが、基板上に形成された単結晶Ｓｉ膜を用
いてもよい。Next, S using the above ultra high vacuum CVD apparatus
A method of forming the OI structure will be described with reference to FIG. Although a single crystal Si substrate is used as the single crystal semiconductor base 1 in this embodiment, a single crystal Si film formed on the substrate may be used.
【００１７】まず、〈１００〉の面方位を持つ単結晶Ｓ
ｉ基板１の表面に、ＳｉＯ2 からなる膜厚約１０００Å
の酸化膜（絶縁膜）２を形成する（図１Ａ）。そして、
この酸化膜２を選択的にエッチングにより除去して、開
口部３を形成し、上記単結晶Ｓｉ基板１の表面を露出さ
せる（図１Ｂ）。First, a single crystal S having a <100> plane orientation
On the surface of the i substrate 1, a film thickness of about 1000Å made of SiO 2
Oxide film (insulating film) 2 is formed (FIG. 1A). And
This oxide film 2 is selectively removed by etching to form an opening 3 to expose the surface of the single crystal Si substrate 1 (FIG. 1B).
【００１８】次に、この単結晶Ｓｉ基板１をＲＣＡ法で
洗浄した後、上記超高真空ＣＶＤ装置により、第１の非
晶質半導体薄膜であるａ−Ｓｉ薄膜４を、酸化膜２から
剥離しない条件にて数１００Å堆積する（図１Ｃ）。す
なわち、洗浄した基板１を、図２の超高真空ＣＶＤ装置
の準備室１１内のサセプタ１７上にセットする。Next, after cleaning the single crystal Si substrate 1 by the RCA method, the a-Si thin film 4, which is the first amorphous semiconductor thin film, is peeled off from the oxide film 2 by the ultra-high vacuum CVD apparatus. Accumulate several hundred Å under the condition not to do (Fig. 1C). That is, the cleaned substrate 1 is set on the susceptor 17 in the preparation chamber 11 of the ultra-high vacuum CVD apparatus shown in FIG.
【００１９】次に、準備室１１内を、ターボ分子ポンプ
１５，ロータリーポンプ１６により１０-7Torr台にまで
真空排気した後、ゲートバルブ１２を開けて、トランス
ファーロッド１８によって基板１の搬送を行い、これを
成長室１０内のサセプタホルダ１９上に設置する。この
成長室１０内は、前述のごとく、ターボ分子ポンプ１
３，ロータリーポンプ１４によって常時排気されてい
る。Next, the interior of the preparation chamber 11 is evacuated to a level of 10 −7 Torr by the turbo molecular pump 15 and the rotary pump 16, the gate valve 12 is opened, and the substrate 1 is transferred by the transfer rod 18. This is installed on the susceptor holder 19 in the growth chamber 10. Inside the growth chamber 10, as described above, the turbo molecular pump 1
3. It is constantly evacuated by the rotary pump 14.
【００２０】続いて、コントローラ２１で赤外線ランプ
２０を制御して、上記基板１の温度を５５０℃にまで昇
温するとともに、ガス系２２より成長室１０内へ、Ｓｉ
Ｈ4ガスを２００ｃｃｍで約１分間導入する。このＳｉ
Ｈ4ガスが熱分解され、〜２０００Å／ｍｉｎの堆積速
度で、基板１上にａ−Ｓｉ薄膜４が堆積される。そし
て、絶縁膜２を被覆して膜厚数１００Å、例えば２００
Åのａ−Ｓｉ薄膜４を堆積する（図１Ｃ）。Subsequently, the controller 21 controls the infrared lamp 20 to raise the temperature of the substrate 1 to 550 ° C., and at the same time, from the gas system 22 into the growth chamber 10,
H 4 gas is introduced at 200 ccm for about 1 minute. This Si
The H 4 gas is thermally decomposed, and the a-Si thin film 4 is deposited on the substrate 1 at a deposition rate of ˜2000 Å / min. Then, the insulating film 2 is coated to have a film thickness of 100Å, for example, 200
Deposit the a-Si thin film 4 of Å (FIG. 1C).
【００２１】引き続いて、このａ−Ｓｉ薄膜４上に、第
２の非晶質半導体薄膜であるａ−Ｓｉ薄膜５を、ａ−Ｓ
ｉ薄膜４よりも低温の堆積温度および高速の堆積速度に
て、１．５μｍ程度堆積する（図１Ｄ）。Subsequently, on the a-Si thin film 4, an a-Si thin film 5 which is a second amorphous semiconductor thin film, and a-S are formed.
The i-thin film 4 is deposited at a temperature lower than that of the i thin film 4 and at a higher deposition rate by about 1.5 μm (FIG. 1D).
【００２２】すなわち、Ａｒガスを１００ｃｃｍで５分
間流して、残留したＳｉＨ4 ガスのパージを行った後、
コントローラ２１で赤外線ランプ２０を制御して、上記
基板１の温度を５００℃まで降温するとともに、ガス系
２２より成長室１０内へ、Ｓｉ2 Ｈ6 ガスを１００ｃｃ
ｍで約３０分間導入して、ａ−Ｓｉ薄膜４上にａ−Ｓｉ
薄膜５を、ａ−Ｓｉ薄膜４よりも速い堆積速度（〜５０
０Å／ｍｉｎ）にて、１．５μｍ程度堆積する（図１
Ｄ）。That is, Ar gas was flowed at 100 ccm for 5 minutes to purge residual SiH 4 gas, and then
The controller 21 controls the infrared lamp 20 to lower the temperature of the substrate 1 to 500 ° C., and at the same time, 100 cc of Si 2 H 6 gas is introduced into the growth chamber 10 from the gas system 22.
m for about 30 minutes and a-Si on the a-Si thin film 4
The thin film 5 has a higher deposition rate (up to 50%) than the a-Si thin film 4.
At 0 Å / min), deposit about 1.5 μm (Fig. 1
D).
【００２３】堆積終了後は、再びガス系２２より成長室
１０内へ、Ａｒガスを１００ｃｃｍで５分間流して、残
留したＳｉ2 Ｈ6 ガスのパージを行った後、基板１の温
度を１５０℃以下にまで降温させて、この基板１をセッ
ト時と逆の手順で準備室１２から取り出す。取り出した
基板１を、Ｎ2 雰囲気中で、常圧、６００℃にてアニー
ルを行い、これにより、上記ａ−Ｓｉ薄膜４，５に、い
わゆる固相成長を起こさせて単結晶化し、ＳＯＩ層６を
形成する（図１Ｅ）。After the completion of the deposition, Ar gas was allowed to flow from the gas system 22 into the growth chamber 10 again at 100 ccm for 5 minutes to purge the residual Si 2 H 6 gas, and then the temperature of the substrate 1 was changed to 150 ° C. The temperature is lowered to the following, and the substrate 1 is taken out of the preparation chamber 12 in the reverse order of the setting. The taken-out substrate 1 is annealed in a N 2 atmosphere at 600 ° C. under normal pressure, whereby the so-called a-Si thin films 4 and 5 undergo so-called solid phase growth to be a single crystal, and the SOI layer is formed. 6 (FIG. 1E).
【００２４】しかして、このようにして形成されたＳＯ
Ｉ層６は、酸化膜２との密着性が良好で、より一層の堆
積温度の低温化・堆積速度の高速化も可能となり、さら
にはＬ−ＳＰＥ距離を拡大することができる。Thus, the SO formed in this way
The I layer 6 has good adhesion to the oxide film 2, and it is possible to further lower the deposition temperature and the deposition rate, and it is possible to further increase the L-SPE distance.
【００２５】図３は、上記ＳＯＩ層６（ａ−Ｓｉ薄膜
４，５の堆積条件は前述のとおり）におけるＬ−ＳＰＥ
距離のアニール時間依存性について行った試験結果を示
す。FIG. 3 shows the L-SPE in the SOI layer 6 (the deposition conditions of the a-Si thin films 4 and 5 are as described above).
The results of tests conducted on the dependence of distance on annealing time are shown.
【００２６】この試験結果から明らかなように、上記Ｓ
ＯＩ層６の場合は、Ｓｉ2 Ｈ6 ガスの熱分解を用いて、
従来より低温の堆積温度および高速の堆積速度にて堆積
したａ−Ｓｉ薄膜の場合（図４Ａ，図４Ｂ参照）に比較
して、第２の非晶質半導体薄膜であるａ−Ｓｉ薄膜５の
堆積条件のうち、その堆積温度が同一であるものの、そ
の堆積速度はさらに高速化されており、その結果、Ｌ−
ＳＰＥ距離はさらに拡大されていることが判明した。As is clear from the test results, the above S
In the case of the OI layer 6, the thermal decomposition of Si 2 H 6 gas is used,
Compared with the case of an a-Si thin film deposited at a lower deposition temperature and a higher deposition rate than before (see FIGS. 4A and 4B), the a-Si thin film 5 that is the second amorphous semiconductor thin film is Among the deposition conditions, the deposition temperature is the same, but the deposition rate is further increased, and as a result, L-
It was found that the SPE distance was further extended.
【００２７】また、この場合、ａ−Ｓｉ薄膜４とａ−Ｓ
ｉ薄膜５を順次堆積するという２段階の堆積工程によ
り、ＳＯＩ層６の酸化膜２からの剥離は生じておらず、
良好なＳＯＩ層６が形成されていることも判明してい
る。Further, in this case, the a-Si thin film 4 and the a-S
By the two-step deposition process of sequentially depositing the i thin film 5, the SOI layer 6 is not separated from the oxide film 2,
It has also been found that a good SOI layer 6 is formed.
【００２８】なお、上述の実施例においては、酸化膜２
に開口部３を形成した後（工程、図１Ｂ）、この上に
直ちにａ−Ｓｉ薄膜４を堆積しているが（工程、図１
Ｃ）、酸化膜２の膜厚が厚い場合には、この酸化膜２の
厚みによる段差の影響をなくすために、上記開口部３に
単結晶Ｓｉ薄膜（図示省略）を選択的にエピタキシャル
成長させてから、この単結晶Ｓｉ薄膜と酸化膜２の上に
上記ａ−Ｓｉ薄膜４を堆積してもよい。In the above embodiment, the oxide film 2 is used.
After the opening 3 is formed in the substrate (step, FIG. 1B), the a-Si thin film 4 is immediately deposited on the opening 3 (step, FIG. 1B).
C) If the oxide film 2 is thick, a single crystal Si thin film (not shown) is selectively epitaxially grown in the opening 3 in order to eliminate the influence of the step due to the thickness of the oxide film 2. Therefore, the a-Si thin film 4 may be deposited on the single crystal Si thin film and the oxide film 2.
【００２９】[0029]
【発明の効果】以上詳述したように、本発明によれば、
絶縁膜上へのａ−Ｓｉ薄膜の堆積を、絶縁膜から剥離し
ない条件にて第１のａ−Ｓｉ薄膜を堆積した後、この上
に、第１のａ−Ｓｉ薄膜よりも低温の堆積温度および高
速の堆積速度にて第２のａ−Ｓｉ薄膜を堆積するように
したから、膜質の良好なａ−Ｓｉ薄膜を絶縁膜と密着性
良く形成することが可能となり、その結果、より大面積
で結晶性の良好なＳＯＩ層を得ることができる。As described in detail above, according to the present invention,
After depositing the first a-Si thin film under the condition that the a-Si thin film is not deposited on the insulating film, the deposition temperature lower than that of the first a-Si thin film is deposited on the first a-Si thin film. Since the second a-Si thin film is deposited at a high deposition rate and a high deposition rate, it is possible to form an a-Si thin film having a good film quality with good adhesion to the insulating film, resulting in a larger area. Thus, an SOI layer with good crystallinity can be obtained.
【図１】本発明に係る一実施例であるＳＯＩ構造の形成
方法を示す工程図である。FIG. 1 is a process drawing showing a method for forming an SOI structure according to an embodiment of the present invention.
【図２】同ＳＯＩ構造のａ−Ｓｉ薄膜堆積のために使用
する超高真空ＣＶＤ装置を示す概念的構成図である。FIG. 2 is a conceptual block diagram showing an ultra-high vacuum CVD apparatus used for depositing an a-Si thin film having the same SOI structure.
【図３】同ＳＯＩ構造におけるＬ−ＳＰＥ距離のアニー
ル時間依存性についての試験結果を示す線図である。FIG. 3 is a diagram showing a test result of annealing time dependency of L-SPE distance in the same SOI structure.
【図４】従来のＳＯＩ構造におけるＬ−ＳＰＥ距離のア
ニール時間依存性についての試験結果を示す線図で、図
４Ａは堆積温度を低温化した場合、図４Ｂは堆積速度を
高速化した場合をそれぞれ示している。FIG. 4 is a diagram showing a test result of annealing time dependency of L-SPE distance in a conventional SOI structure. FIG. 4A shows a case where a deposition temperature is lowered, and FIG. 4B shows a case where a deposition rate is increased. Shown respectively.
１ 単結晶Ｓｉ基板 ２ 酸化膜（絶縁膜） ３ 開口部 ４ ａ−Ｓｉ薄膜（第１の非晶質半導体薄膜） ５ ａ−Ｓｉ薄膜（第２の非晶質半導体薄膜） ６ ＳＯＩ層 DESCRIPTION OF SYMBOLS 1 Single-crystal Si substrate 2 Oxide film (insulating film) 3 Opening 4 a-Si thin film (first amorphous semiconductor thin film) 5 a-Si thin film (second amorphous semiconductor thin film) 6 SOI layer
Claims (2)
この絶縁膜を部分的に除去して前記単結晶半導体基台を
露出させる工程と、前記絶縁膜から剥離しない条件にて
絶縁膜を完全に被覆するまで前記単結晶半導体基台と同
一材料からなる第１の非晶質半導体薄膜を堆積する工程
と、この第１の非晶質半導体薄膜よりも低温の堆積温度
及び高速の堆積速度の条件で、前記非晶質半導体薄膜上
に前記単結晶半導体基台と同一材料からなる第２の非晶
質半導体薄膜を堆積する工程と、熱処理を施して前記第
１、第２の非晶質半導体薄膜を縦方向及び横方向へ結晶
化を進めて単結晶半導体薄膜を形成する工程と、からな
る単結晶半導体薄膜の形成方法。1. An insulating film is formed on a single crystal semiconductor base,
The step of partially removing the insulating film to expose the single crystal semiconductor base, and the step of forming the same material as the single crystal semiconductor base until the insulating film is completely covered under the condition that the single crystal semiconductor base is not separated from the insulating film. The single crystal semiconductor is deposited on the amorphous semiconductor thin film under the conditions of a step of depositing the first amorphous semiconductor thin film, and a deposition temperature lower than the first amorphous semiconductor thin film and a deposition rate faster than the first amorphous semiconductor thin film. A step of depositing a second amorphous semiconductor thin film made of the same material as that of the base, and a heat treatment are performed to crystallize the first and second amorphous semiconductor thin films in a vertical direction and a horizontal direction to form a single film. A method of forming a single crystal semiconductor thin film, comprising the step of forming a crystal semiconductor thin film.
この絶縁膜を部分的に除去して前記単結晶半導体基台に
開孔部を選択的に形成する工程と、この絶縁膜に形成さ
れた開孔部において露出している前記単結晶半導体基台
部分にのみ単結晶半導体膜を選択的にエピタキシャル成
長させる工程と、前記絶縁膜から剥離しない条件にて絶
縁膜及び選択エピタキシャル成長された領域が完全に被
覆するまで前記単結晶半導体基台と同一材料からなる第
１の非晶質半導体薄膜を堆積する工程と、この第１の非
晶質半導体薄膜よりも低温の堆積温度及び高速の堆積速
度の条件で前記非晶質半導体薄膜上に前記単結晶半導体
基台と同一材料からなる第２の非晶質半導体薄膜を堆積
する工程と、熱処理を施して前記第１、第２の非晶質半
導体薄膜を縦方向及び横方向へ結晶化を進めて単結晶半
導体薄膜を形成する工程と、からなる単結晶半導体薄膜
の形成方法。2. An insulating film is formed on a single crystal semiconductor base,
A step of partially removing the insulating film to selectively form an opening in the single crystal semiconductor base; and the single crystal semiconductor base exposed in the opening formed in the insulating film A step of selectively epitaxially growing the single crystal semiconductor film only on a portion, and the same material as that of the single crystal semiconductor base until the insulating film and the selectively epitaxially grown region are completely covered under the condition that the insulating film is not separated. A step of depositing the first amorphous semiconductor thin film, and the single crystal semiconductor substrate on the amorphous semiconductor thin film under the conditions of a deposition temperature lower than the first amorphous semiconductor thin film and a deposition rate faster than the first amorphous semiconductor thin film. A step of depositing a second amorphous semiconductor thin film made of the same material as that of the pedestal, and a heat treatment to crystallize the first and second amorphous semiconductor thin films in the vertical and horizontal directions to form a single crystal. Forming a semiconductor thin film Process and method for forming a single crystal semiconductor thin film made.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16219592A JP3157280B2 (en) | 1992-05-27 | 1992-05-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16219592A JP3157280B2 (en) | 1992-05-27 | 1992-05-27 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335261A true JPH05335261A (en) | 1993-12-17 |
| JP3157280B2 JP3157280B2 (en) | 2001-04-16 |
Family
ID=15749806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16219592A Expired - Fee Related JP3157280B2 (en) | 1992-05-27 | 1992-05-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157280B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014222777A (en) * | 2010-04-27 | 2014-11-27 | 東京エレクトロン株式会社 | Method for forming amorphous silicon film and film forming device |
| JP2014229857A (en) * | 2013-05-27 | 2014-12-08 | 東京エレクトロン株式会社 | Method of filling trench and processing unit |
| CN113394235A (en) * | 2021-05-20 | 2021-09-14 | 北海惠科光电技术有限公司 | Array substrate and manufacturing method thereof |
-
1992
- 1992-05-27 JP JP16219592A patent/JP3157280B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014222777A (en) * | 2010-04-27 | 2014-11-27 | 東京エレクトロン株式会社 | Method for forming amorphous silicon film and film forming device |
| JP2014229857A (en) * | 2013-05-27 | 2014-12-08 | 東京エレクトロン株式会社 | Method of filling trench and processing unit |
| CN113394235A (en) * | 2021-05-20 | 2021-09-14 | 北海惠科光电技术有限公司 | Array substrate and manufacturing method thereof |
| CN113394235B (en) * | 2021-05-20 | 2022-10-21 | 北海惠科光电技术有限公司 | Array substrate and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3157280B2 (en) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593211B2 (en) | Semiconductor substrate and method for producing the same | |
| JPH076950A (en) | Manufacture of structural parts for electron, lightning and optical constituent | |
| KR20010023407A (en) | Method for forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP3886085B2 (en) | Manufacturing method of semiconductor epitaxial substrate | |
| JPH02191320A (en) | Crystal product and its manufacture | |
| JP3157280B2 (en) | Method for manufacturing semiconductor device | |
| JPH0236060B2 (en) | KAGOBUTSU HANDOTAINOSEICHOHOHO | |
| JP2961188B2 (en) | Method for manufacturing SOI substrate | |
| JP2647927B2 (en) | Selective epitaxial growth method | |
| JP2771636B2 (en) | Selective epitaxial growth method | |
| JPH06333822A (en) | Semiconductor device | |
| JP3194547B2 (en) | Method for manufacturing polycrystalline silicon layer | |
| JP2003528443A5 (en) | ||
| JPH0660401B2 (en) | Silicon thin film manufacturing method | |
| JP3541332B2 (en) | Method for manufacturing semiconductor device | |
| JPS5982744A (en) | Manufacture of sos substrate | |
| JPH05335234A (en) | Manufacture of semiconductor substrate | |
| JPH02191319A (en) | Method of forming soi structure | |
| JPH02105517A (en) | Manufacture of semiconductor device | |
| JPH05234887A (en) | Manufacture of semiconductor device | |
| JPS63137412A (en) | Manufacture of semiconductor substrate | |
| JPH01152719A (en) | Formation of soi structure | |
| JP2000306915A (en) | Manufacture of silicon wafer | |
| JP3144707B2 (en) | Manufacturing method of crystal base material | |
| JP2000150838A (en) | Semiconductor substrate and production thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |