JPH0533479B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は夫々アドレス信号を含む連続したデ
ータブロツクからなる入力データに従つてアドレ
ス信号を発生するアドレス信号処理装置に関す
る。この発明は、特にしかしこれに限定されるこ
とでないが、デイジタルビデオテープレコーダ
（VTR）から発生され、ビデオ情報のブロツクを
表わすと共に複数個のパルスコード化されたサン
プルで夫夫形成した連続のデータブロツクからな
る入力データに従つてアドレス信号を発生するア
ドレス信号処理装置に関する。

従来の技術 最近、テレビジヨン信号に対してデイジタル技
術を使用すると云う関心が高まつてきている。こ
の様な技術は、例えばあるビデオテープレコーダ
装置で使用されており、そこでは記録しようとす
る入力テレビジヨン信号がサンプルされ、そのサ
ンプルされたものがデイジタル信号の形態にパル
スコード変調され、そのデイジタルデータ信号が
VTRによつて記録され、そして連続的に再生さ
れ、その再生されたデイジタルデータ信号がデコ
ードされ、このデコードされた信号を使用して元
のテレビジヨン信号と同じアナログ信号を形成す
るようにしている。

発明が解決しようとする課題 記録のために、デイジタルデータ信号をいくつ
かのブロツクに分割し、そして各ブロツク同期と
アドレス信号を組合せて再生後のデイジタル信号
を識別したり、デコーデイングするのに使用する
のは一般的である。一般にデコーデイング装置は
ある種のアドレスカウンタを含み、それが入力ア
ドレスにロツクされると、例えば磁気テープより
読み出された情報のドロツプアウトや欠落に起因
する入力アドレスの任意の連続したギヤツプの間
中フリーホイール（free−wheel）の状態になり
得る。従つて、アドレスカウンタが入力アドレス
にロツクされる前に、入力アドレスが妥当である
ようにできるだけ正確なものとする必要があり、
さもなければアドレスカウンタは結果として生じ
る誤つた入力データブロツクの伝送に間違つてロ
ツクされるかもしれない。これは結果としてテレ
ビジヨン画像に重大な画質の劣化を生じ、斯る状
態はアドレスカウンタが妥当な入力アドレスに再
ロツクするまで接続されることになる。

本発明の目的は、このような点に鑑みてなされ
たもので、ドロツプアウトやノイズの混入等にか
かわらず、データ信号のアドレスを常に正確に再
生できるアドレス信号処理装置を提案しようとす
るものである。

課題を解決するための手段 本発明は、ブロツクのアドレスを示すブロツク
アドレスデータと、ブロツクが複数個集合するこ
とにより構成されるラインのアドレスを示すライ
ンアドレスデータと、ラインが複数個集合するこ
とにより構成されるセグメントのアドレスを示す
セグメントアドレスデータが付されたデータ信号
を記録媒体から再生する再生手段１と、この再生
手段１にて再生されたデータ信号に付されている
ブロツクアドレスデータとラインアドレスデータ
とセグメントアドレスデータを夫々ラツチする第
１、第２及び第３のラツチ手段６，７，８と、第
１のラツチ手段６にてラツチされたブロツクアド
レスデータを単位量だけ歩進させて出力し、この
進歩においてキヤリが発生する際に第２のラツチ
手段７にてラツチされたラインアドレスデータを
単位量だけ進歩させて出力し、ブロツクアドレス
データの単位量の歩進及びラインアドレスデータ
の単位量の進歩においてキヤリが発生した際に第
３のラツチ手段８にてラツチされたセグメントア
ドレスデータを単位量だけ歩進させて出力する歩
進手段１２と、この歩進手段１２から出力される
ブロツクアドレスデータとラインアドレスデータ
とセグメントアドレスデータを再生手段１にて再
生されたデータ信号に付されているブロツクアド
レスデータとラインアドレスデータとセグメント
アドレスデータとを夫々比較する比較手段９と、
この比較手段９の比較結果に応じて再生手段１に
て再生されたデータ信号に付されているアドレス
データに基いてデータ信号のアドレスデータを再
生するアドレス再生手段１０，１１，１６，１
７，１８，１９，２０ａ，２０ｂ，……２０ｍ，
２１，２２，２３，２４とを備えたものである。

作 用 この発明によれば、ブロツクからブロツクへ周
期的に変化し且つ各々が周期的に変化する各数を
表わす複数個のアドレスワードで形成されたブロ
ツクアドレスを夫々含む連続した入力データブロ
ツクを受信する手段と、各入力ブロツクアドレス
に対して作動し、最下位の上記数を表わす上記ブ
ロツクアドレスのアドレスワードによつて表わさ
れる数をインクリメントし、このインクリメント
の際にキアリがあれば次の最上位の上記数を表わ
す上記ブロツクアドレスのアドレスワード等最高
最上位の上記数を表わす上記ブロツクのアドレス
ワードで表わされる数をインクリメントし、更に
各入力ブロツクアドレスに対して作動し、各々上
記数又はインクリメントされた数を適当であると
して表わす複数個のアドレスワードで形成された
予測ブロツクアドレスを形成する手段と、次の各
予測ブロツクアドレスと次の入力ブロツクアドレ
スを比較し、１個以上の比較されたブロツクアド
レスの間で同一のものが有る場合のみ正しいアド
レス表示を発生する手段とを備えた入力データに
従つてアドレス信号を発生するアドレス信号処理
装置が提供される。

実施例 次にこの発明を添附図面を参照しながら一実施
例について説明する。

ここに開示される連続したデータブロツクのア
ドレス信号処理装置は、一例として、デイジタル
VTRで使用するためのものである。VTRで記録
する前に、入力テレビジヨン信号を周期的にサン
プリングすることによつて、テレビジヨン信号が
デイジタル信号に変換されて連続したサンプルが
得られ、そしてこの各々のサンプルはパルスコー
ド変調されてデータワードを形成する。これらの
データワードは128データワードのブロツクにグ
ループ化される。この様なブロツクの６個即ち
768データワードがテレビジヨン信号の１水平走
査ラインを表わしている。実際には、これらのブ
ロツクの各々が一対のサブブロツクに細分割さ
れ、夫々一対の記録及び再生ヘツドを成す２つの
ヘツドに供給される。この様な６個のブロツクの
約55倍がいわゆるテレビジヨン信号の１フイール
ドのセグメントを表わし、そして斯るセグメント
の５個又は６個が、テレビジヨン信号がNTSC方
式の如き525ラインシステムテレビジヨン信号又
はPAL方式の如き625ラインシステムテレビジヨ
ン信号であるかに応じて、１フイールドのテレビ
ジヨン信号を形成する。このコード化は525又は
625ラインシステムテレビジヨン信号フイールド
の１フイールド中における有効な水平走査ライン
の全数より多いラインに対しなされ、余りの走査
ラインは、再生データワード中の誤りの検出及び
訂正のためのブロツクパリテイーワードの如きチ
エツクワードを得るのに使用される。更に必要な
らば、例えば記録前にデータの順番を混ぜ
（shuffling）、そして再生後、元に戻す（de−
shuffling）ことにより誤り検出及び訂正や誤り
の修正を行なうようにしてもよい。

第１図において、夫々128ワードデータブロツ
クと関連して、２個の同期ワード及び４つのアド
レスワードが設けられる。先ず、形成に際して、
各々のアドレスワードは６ビツトワードである。
一般的な構造は第１図に示されており、次にこれ
を詳細に説明する。

アドレスワード１ 第１の３ビツト 最初のビツトを最上位ビツトとする０〜５の範
囲のブロツク数。

第４及び第５のビツト 最高４個までの磁気記録再生ヘツドを識別可能
なヘツドコード。

第６のビツト PAL／NTSC識別子、又はより正確には625ラ
インシステム信号／525ラインシステム信号識別
子 アドレスワード２ 全６ビツト 最初のビツトを最上位ビツトとする０〜54の範
囲のライン数 アドレスワード３ 第１のビツト ８フイールド識別子で、これはフイールド０、
１、２及び３が“０”である。

第２のビツト フレーム識別子で、これはフイールド０、１、
４及び５が“０”である。

第３のビツト フイールド識別子で、これはフイールド０、
２、４及び６が“０”である。

第４〜第６のビツト 625システム信号（PAL）に対し０〜５の範
囲、そして525ラインシステム信号（NTSC）に
対して０〜４の範囲のセグメント数。最初のビツ
トが最上位ビツトである。

アドレスワード４ 全６ビツト 再生時にアドレスワード１〜３の各ビツトの誤
り検出及びできれば訂正をも行うための巡回冗長
検査（CRC）コード。誤りが検出されたが訂正
されなければビツト“１”の形で誤りフラツグが
誤つているアドレスワードに付加される。

更にこのアドレス構造の詳細及びこれを発生す
る方法は、本出願人によつて同日出願された英国
特許出願番号第8124895号の明細書を参照された
い。この説明では、簡略化するために、第１図に
示すように全体の構造を丁度３つの部分に大きく
区切つており、これら３つの部分はブロツク数、
ライン数及びセグメント数である。ここで、ライ
ン数のために充分な大きさの値を得るための容量
があれば、セグメント数はフイールド数で置き換
えてもよいが、以下述べる説明では、セグメント
数であるものとする。

第２図は単一のブロツクアドレスの３つの部分
を示し、又、ブロツク数が０〜５の範囲で連続的
に巡回するを考慮した特定の実施例では、ライン
数が０〜54の範囲で連続的に巡回し、そしてセグ
メント数が０〜５の範囲で連続的に巡回する625
ラインシステムとする）。

VTRの再生部分は、夫々ブロツク数、ライン
数及びセグメント数に対応した３つの構成部分を
持つアドレスカウンタからなるアドレス再生器を
備えている。各構成部分は、プログラム化され、
適当な範囲の数の間で連続的に巡回し、そして必
要な時に次の構成部分に対してキアリを発生す
る。再生中、アドレスカウンタが入力アドレスに
ロツクされ、アドレスカウンタの出力を使用して
各入力データブロツクが、例えばフイールドメモ
リ内の適当なアドレスに伝送される。一旦、ロツ
クされると、アドレスカウンタは、例えばVTR
の磁気テープから読み出された信号のドロツプア
ウトや欠落に起因する入力アドレスの任意のギヤ
ツプの間中フリーホイールの状態となる。アドレ
スカウンタが誤つてロツクすると、データブロツ
クの誤つた伝送に伴ないテレビジヨン画像の画質
が大きく劣下するのに鑑みて、アドレスカウンタ
がそれらにロツクする前に、入力アドレスが妥当
であること確実することが必要である。

従来、これは各入力ブロツク数から次のブロツ
ク数がどの様なものであるかを予測し、５〜０ま
で戻る周期に適当に関連して前のブロツク数に１
を付加することによつて行なわれていた。そして
予測した次の入力ブロツクを実際の次の入力ブロ
ツク数と比較し、同一性をチエツクする。更に、
各ライン数を次の入力ライン数と比較し、そして
各セグメント数を次の入力セグメント数と比較す
るが、しかし、これは、次の入力ライン又はセグ
メント数は次の入力ライン又はセグメントのデー
タブロツクに対応するかも知れないので、同一性
をチエツクするのでなく、単にその一つの中の一
致を見るだけである。

次の入力ブロツクアドレスの予測を改善し、好
ましくはアドレスカウンタを正確にロツクさせる
ことができる実施例を以下に説明する。

第３図において、VTRの再生部分は磁気テー
プ２からのデイジタル情報を導出するための読出
し装置１有する。記録のために、６ビツトデータ
及びアドレスワードが更に８ビツトワードにエン
コードされるものとする。この様なエンコード化
は、記録される直流成分を減少でき又、再生時に
ある大きさの誤差検出を生ずる。読出し装置１は
再生された８ビツトワードをラツチ回路３及びア
ドレスコード変換器４に供給する。アドレスコー
ド変換器４は制御信号の制御の元に作動して、入
力８ビツトアドレスワードを対応する６ビツトア
ドレスワードにデコードし、その各々に更に１ビ
ツトを付加して誤り表示を行うようにする。この
ビツトは、誤りが検出されると、誤りフラツグ
“１”となる。この様にして得られた７ビツトの
アドレスワードはラツチ回路５に供給される。ラ
ツチ回路３及び５に供給されるクロツク及び出力
制御信号は、その出力側において、７ビツトアド
レスワードがデータワードに関連した適当な元の
タイムスロツトで時分割多重化されるように働
く。

この様にして得られたデータ及びアドレスワー
ドは、夫々３つの７ビツトワードからなるブロツ
クアドレスを有し、夫々１個の７ビツトワードを
記憶することができるラツチ回路６，７及び８に
供給されると共に比較器９、CRC回路１０及び
ｎブロツク周期（ｎは整数）で信号を遅延するｎ
ブロツク遅延回路１１に供給される。

ラツチ回路６，７及び８の出力は共にリードオ
ンリイメモリ（ROM）１２の10個の入力端の内
の７個の入力端に供給され、このROM１２の出
力８個の内の６個が比較器９の他方の入力端に供
給される。ROM１２の７番目の出力は、ラツチ
回路１３を介してROM１２の他の入力側に帰還
される。ROM１２の８番目の出力は、誤りフラ
ツグ“１”がアドレスワード中にあると、誤り信
号を比較器９に供給する。ROM１２としては、
プログラマブルROM（PROM）が好ましく、更
には工場側でプログラムされるタイプのものより
は、使用者側でプログラムができるタイプの
PROMであることが好ましい。

システムクロツク及び制御信号発生器１４は、
クロツクパルス信号をラツチ回路６，７及び８の
クロツク端子に供給する。又、この発生器１４は
ラツチ回路３、アドレスコード変換器４、ラツチ
回路５及びラツチ制御回路１５に制御信号を供給
し、これによつて、ラツチ制御回路１５は、ラツ
チ回路６，７及び８のエナーブル端子に、各エナ
ーブル信号を供給すると共にこれらのエナーブル
信号に同期してワードアドレスをROM１２の２
個の入力端に供給するようにする。このワードア
ドレスは、単に１、２、３、１……と巡回し、ラ
ツチ回路６，７又は８のいずれが現在エナーブル
されてROM１２に信号を供給しているかを示
す。

比較器９の出力は、ラツチ回路１６及び２入力
オアゲート１７で形成された３ビツトアキユムレ
ータに供給される。ラツチ回路１６の出力はオア
ゲート１７の一方の入力端に帰還され、オアゲー
ト１７の他方の入力単には比較器９の出力が供給
される。オアゲート１７の出力はラツチ回路１６
の入力側に供給される。ラツチ回路１６の出力は
ラツチ回路１８の入力側に供給され、ラツチ回路
１８の出力は、２入力アンドゲート１９の１入力
端に供給される。システムクロツク及び制御信号
発生器１４は各クロツクパルス信号をラツチ回路
１６及び１８のクロツク端子に供給する。

CRC回路１０の出力はアンドゲート１９の他
方の入力端に供給され、アンドゲート１９の出力
は複数個の直列接続されたブロツク遅延回路２０
ａ，２０ｂ……２０ｍの入力端に供給され、これ
らの各遅延回路はそこに供給される信号を１ブロ
ツク期間だけ遅延する。また、アンドゲート１９
の出力は、ｍ＋１入力アンドゲート２１の１入力
端に供給され、アンドゲート２１の他方の各入力
端には夫々ブロツク遅延回路２０ａ，２０ｂ……
２０ｍの各出力が供給される。なお、アンドゲー
ト２１は、より柔軟性をもたせるために、
PROMで置き換えてもよい。

アンドゲート２１の出力はアドレス再生器２２
に供給され、このアドレス再生器２２はカウンタ
構成でｎブロツク遅延回路１１の出力が供給され
るデータ入力端子を有する。アドレス再生器２２
のデータ出力は、ラツチ回路２３を介して連続し
たデータブロツクのアドレス信号処理装置の出力
側に供給される。更にｎブロツク遅延回路１１か
らラツチ回路２４を介してアドレス信号処理装置
の出力側に通過しているデータ路が、アドレス再
生器２２をバイパスするようになされている。

次にこの動作を説明する。３個の６ビツトワー
ド並びに第７番目の誤りフラツグからなる入力ブ
ロツクアドレスがラツチ回路６，７及び８に供給
され、ここで各ワードが記憶される。次に入力ブ
ロツクアドレスの到着前の間隔に実質的に等しい
遅延後、ラツチ回路６がエナーブルされて、そこ
に記憶されている、ブロツク数に対応したワード
をROM１２に供給し、このROM１２は、同時
に、その供給されたワードがブロツク数を表わす
ことを示すワードアドレスを供給される。ROM
１２はブロツク、ライン及びセグメント数を対応
した３つのセクタからなるように考慮してもよ
い。ROM１２は、ブロツク数を表わすワードを
受けると、先ずそれが妥当なブロツク数を表わす
ものか、すなわち、０〜５の範囲のものであるか
をチエツクする。もしそうでなければ誤りフラツ
グであり、既に存在してなければ、付加される。
もし妥当ならば、ブロツク数がシーケンス中の次
の数まで１だけインクリメントされる。そのイン
クリメント中にキアリが含まれていると、すなわ
ち５から０へのインクリメント中であると、信号
がラツチ回路１３に供給される。その後、ROM
１２はインクリメントされたブロツク数からなる
６ビツトブロツク数ワードを比較器９に供給し、
次の入力ブロツクアドレスの６ビツトブロツク数
ワードと比較させる。比較器９は又、ROM１２
からの誤り信号と、ラツチ回路５からのブロツク
数ワードと関連した誤りフラツク“０”とを比較
し、いずれか“１”であれば、比較器９は何にも
出力を発生しない。従つて、２つのブロツク数ワ
ードが同一である場合のみ誤りフラツグは存在せ
ず、しかも誤りフラツグは比較器９の７番目の入
力端に供給されず、比較器９はオアゲート１７へ
出力を供給する。

次にラツチ回路７がエナーブルされて、そこに
記憶されている、ライン数に対応したワードを
ROM１２に供給し、このROM１２は、同時に、
その供給されたワードがライン数を表わすことを
示すワードアドレスを供給される。ROM１２
は、ライン数を表わすワードを受けると、先ずそ
れが妥当なライン数を表わすものか、すなわち０
〜54の範囲のものであるかをチエツクする。もし
そうでなければ誤りフラツグであり、既に存在し
てなければ付加される。もし妥当で、ブロツク数
からのキアリが存在するならば、その場合のみ、
ラインが、シーケンス中の次の数まで１だけイン
クリメントされる。そのライン数のインクリメン
ト中にキアリが含まれていると、すなわち54から
０へのインクリメント中であると、信号がラツチ
回路１３に供給される。その後ROM１２は、適
当ならば、インクリメントされたライン数からな
るライン数ワードを比較器９に供給し、次の入力
ブロツクアドレスのライン数ワードと比較させ
る。もしそれらが同一である場合のみ、誤りフラ
ツグは存在せず、しかも誤り信号は比較器９の７
番目の入力端には供給されず、比較器９はオアゲ
ート１７へ出力を供給する。

次にラツチ回路８がエナーブルされて、そこに
記憶されている、セグメント数に対応したワード
をROM１２に供給し、このROM１２は、同時
に、その供給されたワードがセグメント数を表わ
すことを示すワードアドレスを供給される。
ROM１２はセグメント数を表わすワードを受け
ると、先ずそれが妥当なセグメント数を表わすも
のであるか、すなわち０〜５の範囲のものである
かをチエツクする。もしそうでなければ誤りフラ
ツグであり、既に存在してなければ付加される。
もし妥当で、ブロツク数及びライン数からの両方
にキアリが存在するならば、その場合のみ、セグ
メント数が、シーケンス中の次の数まで１だけイ
ンクリメントされる。その後ROM１２は、適当
ならば、インクリメントされたセグメントワード
からなるセグメント数ワードを比較器９に供給
し、次に入力ブロツクアドレスのセグメント数ワ
ードと比較させる。もしそれらが同一である場合
のみ、誤りフラツグは存在せず、しかも誤り信号
は比較器９の７番目の入力端には供給されず、比
較器９はオアゲート１７へ出力を供給する。

この様にROM１２は、誤りフラツグの如き任
意の誤り、妥当でないブロツク、ライン又はセグ
メント数或いは予測したキアリの欠如がライン又
はセグメントの端部に存在しないならば、比較器
９に出力を供給しないか、又は比較器９の７番目
の入力端に誤り信号を供給するように作動するこ
とができることが解る。更に比較器９は、それに
供給された２つのアドレスワードが同一で且つ誤
りフラツグ及び誤り信号を欠いている場合のみ、
正しい比較を示す出力“０”をオアゲート１７に
供給するように働く。ブロツクアドレスのブロツ
ク数、ライン数及びセグメント数に対応する３つ
の連続した予測時のみ、セグメント数の比較に続
いてブロツクあたり１回クロツクパルスを受ける
ラツチ回路１８にアドレス訂正信号“１”をアン
ドゲート１９に供給させる。この信号は、アンド
ゲート１９が同時に第１図に示し且つ上述したよ
うな第４のアドレスワードに妥当なCRCを示す
CRC回路１０からの信号“１”を受けた場合の
み、そのアンドゲート１９を通過する。この様な
妥当なCRCを受けると、アンドゲート１９は妥
当なアドレスフラツグ“１”を発生する。

妥当なアドレスフラツク“１”を直接アドレス
再生器２２に供給し、妥当な比較中にアドレスが
作られ、これは、ｎブロツク遅延回路１１のため
に、ロードしようとするアドレス再生器２２の入
力側で利用できる。換言すれば、そのアドレスと
一致してリセツトされ、そこからブロツクずつ巡
回するアドレス再生器２２のカウンタ用として利
用できる。

しかしながら、より安全を期すためには、２以
上好ましくは３つのシーケンスが妥当な比較のた
めに必要である。この動作はブロツク遅延回路２
０ａ，２０ｂ……２０ｍ及びｍ＋１入力アンドゲ
ート２１によつてなされ、ローデイングを開始す
るのに３つの妥当な比較がなされるならば、この
時ｍは２に等しい。この方法では、アドレス再生
器２２の誤つたロツクにより入力データの誤つた
伝送の可能性がほとんど完全に除去される。

上述したように、本発明のアドレス信号処理装
置では、再生されたデータ信号に付されている現
在のアドレスと１ブロツク前のアドレスとを比較
し、これらが一致しているときに再生されたデー
タ信号に付されているアドレスデータに基いてア
ドレス再生器内のカウンタを動作させることによ
り、アドレス信号を再生し、アドレスカウンタが
間違つたアドレスにロツクしないようにしてい
る。

それから、本装置の出力側に供給される信号
は、ラツチ回路２４により供給されるデータ及び
同期信号と、これ等と適当に時分割多重化され、
アドレス再生器２２で作られてラツチ回路２３を
介して供給されるアドレス信号とからなる。

上述の説明では、ある数のデータワード、ブロ
ツクライン及びセグメントを仮定して説明したけ
れども、この発明は、また、その他の数及び各ブ
ロツクアドレスの３個のアドレスワード以外の他
の複数個のものにも同様に適用可能である。その
用件としては、単にブロツクアドレスのアドレス
ワードで表わされる各数が予測可能な方法で周期
的に変化し（数は順番に変る必要はない）、且つ
各サイクルの完了時点で、各々より下位の数が次
の最上位数に対してキアリを与えるだけである。
更にそのデータは、必ずしも、デイジタルテレビ
ジヨン信号を表わす必要はない。

発明の効果 上述せる本発明によれば、アドレスカウンタが
間違つたアドレスにロツクしないように、再生さ
れたデータ信号に付されている現在のアドレスと
１ブロツク前のアドレスとを比較し、その比較結
果に応じてカウンタにてアドレスを再生するよう
にしているので、ドロツプアウトやノイズ等の混
入にかかわず、データ信号のアドレスを常に正確
に再生することができる。

【図面の簡単な説明】

第１図はデータブロツクと関連する同期及びア
ドレスワードの構造の概略を示す図、第２図はア
ドレスワードの部分を概略的に示す図、第３図は
この発明によるアドレス信号処理装置の一実施例
を示すブロツク図である。 １は読取り装置、２は磁気テープ、３，５，
６，７，８，１３，１６，１８，２３，２４はラ
ツチ回路、４はアドレスコード変換器、９は比較
器、１０はCRC回路、１１はｎブロツク遅延回
路、１２はリードオンリイメモリ（ROM）、１
４はシステムクロツク及び制御信号発生器、１５
はラツチ制御回路、２０ａ，２０ｂ……２０ｍは
ブロツク遅延回路、２２はアドレス再生器であ
る。

Claims (1)

1. 【特許請求の範囲】 １ ブロツクのアドレスを示すブロツクアドレス
   データと、上記ブロツクが複数個集合することに
   より構成されるラインのアドレスを示すラインア
   ドレスデータと、上記ラインが複数個集合するこ
   とにより構成させるセグメントのアドレスを示す
   セグメントアドレスデータが付されたデータ信号
   を記録媒体から再生する再生手段と、 この再生手段にて再生された上記データ信号に
   付されている上記ブロツクアドレスデータと上記
   ラインアドレスデータと上記セグメントアドレス
   データを夫々ラツチする第１、第２及び第３のラ
   ツチ手段と、 上記第１のラツチ手段にてラツチされた上記ブ
   ロツクアドレスデータを単位量だけ歩進させて出
   力し、この歩進においてキヤリが発生する際に上
   記第２のラツチ手段にてラツチされた上記ライン
   アドレスデータを単位量だけ歩進させて出力し、
   上記ブロツクアドレスデータの単位量の歩進及び
   上記ラインアドレスデータの単位量の歩進におい
   てキヤリが発生した際に上記第３のラツチ手段に
   てラツチされた上記セグメントアドレスデータを
   単位量だけ歩進させて出力する歩進手段と、 この歩進手段から出力される上記ブロツクアド
   レスデータと上記ラインアドレスデータと上記セ
   グメントアドレスデータを上記再生手段にて再生
   された上記データ信号に付されている上記ブロツ
   クアドレスデータと上記ラインアドレスデータと
   上記セグメントアドレスデータとを夫々比較する
   比較手段と、 この比較手段の比較結果に応じて上記再生手段
   にて再生された上記データ信号に付されているア
   ドレスデータに基いて上記データ信号のアドレス
   データを再生するアドレス再生手段とを備えたこ
   とを特徴とするアドレス信号処理装置。