JPH05333828A - 画像信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 ワークステーションやパーソナルコンピュー
タ等のＯＡ用の画像信号や一般のテレビジョン信号の画
像表示に関するもので、ディジタル画像信号処理によっ
て表示品質を高めた画像信号処理装置を提供する。 【構成】 微分回路１２によりディジタル画像信号の変
化量をとらえ、補正回路１３によってその変化量に応じ
た任意の特性を持った補正信号を得る。次に、遅延回路
１４による一定時間の遅延後、加算回路１５で元のディ
ジタル画像信号と加算する。このとき、本来の画像信号
が伝送系による歪により、大きくなる部分はあらかじめ
小さく、逆に小さくなる部分はあらかじめ大きく補正信
号で補正することで、ゴーストが発生していた原因を打
ち消しゴーストが発生しないようにする。 【効果】 ゴーストが発生していた原因を打ち消しゴー
ストが発生しないようにすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はワークステーション（以
下、ＷＳと略す）やパーソナルコンピュータ（以下、Ｐ
Ｃと略す）等のＯＡ用の画像信号や一般のテレビジョン
信号を画像表示するための画像信号処理装置に関するも
のである。

【０００２】

【従来の技術】従来の画像信号処理装置としては、例え
ば特開平３−２３５９１８号公報に示されている。

【０００３】図７はこの従来の画像信号処理装置のブロ
ック図を示すものである。図７において、７１はＷＳや
ＰＣ内部で処理されているディジタル画像信号を入力す
るディジタル画像信号入力端子、３２は画像表示するた
めの表示モジュール、３３はディジタル画像信号をアナ
ログ信号に変換するためのＤ／Ａ変換回路、３４は表示
モジュール３２を駆動するための増幅回路、３５は表示
モジュール３２に信号を供給するための伝送ケーブルを
それぞれ示している。

【０００４】図４は表示モジュール３２のブロック図を
示すものである。図４において、４１は１クロックずつ
信号をシフトしていくシフトレジスタ回路（以下、ＳＲ
回路と略す）、４２はＳＲ回路４１を動作させるための
クロック入力端子、４３はＳＲ回路４１をスタートさせ
るためのスタート入力端子、４４は画像を表示するため
のビデオ信号を入力するビデオ入力端子、４５は表示パ
ネル、４６は表示パネル４５を駆動する駆動ＩＣ、４７
はＳＲ回路４１がオンの期間だけ動作しビデオ信号をサ
ンプルホールドするサンプルホールド回路（以下、ＳＨ
回路と略す）、４８は表示パネル４５のある１ラインの
各１画素をそれぞれ示している。また、ここでは表示パ
ネル４５に画像表示させる表示パターンは、１ライン４
８の１番目の画素にＨ“１０”、２番目の画素にＨ“Ｆ
０”、３番目以降の画素にＨ“５０”という８ビットの
ディジタル量で表現した値を表示することを意味してい
る。

【０００５】図５は伝送ケーブル３５の等価回路図を示
すものである。図５において、５１は伝送ケーブル３５
の等価インダクタＬ、５２は等価レジスタＲ、５３は等
価キャパシタＣをそれぞれ示している。また、５４はビ
デオ入力端子４４より駆動ＩＣ４６側をみた等価キャパ
シタＣＬを示している。

【０００６】図８はこの従来の画像信号処理装置の動作
波形図を示すものである。図８において、６１に示すＳ
ＣＫはディジタル処理の基本となるシステムクロック、
８１に示すＤＳはディジタル画像信号入力端子７１に入
力するディジタル画像信号、６３に示すＣＫはクロック
入力端子４２に入力するクロック、６４に示すＳＹはス
タート入力端子４３に入力するスタート信号、６５に示
すＳＡはＳＲ回路４１のＹ１に出力されるＳＲ出力信
号、６６に示すＳＢ回路４１のＹ２に出力されるＳＲ出
力信号、６７に示すＳＣはＳＲ回路４１のＹ３に出力さ
れるＳＲ出力信号、８２に示すＶＳは増幅回路３４のビ
デオ出力信号、８３に示すＶＥはビデオ入力端子４４で
の終端ビデオ信号をそれぞれ示している。また、８４に
示すＶＨはビデオ出力信号ＶＳ８２と終端ビデオ信号Ｖ
Ｅ８３を同時に示したもので斜線部分がそれぞれの差を
示している。

【０００７】以上のように構成された従来の画像信号処
理装置においては、ディジタル画像信号入力端子７１に
ディジタル画像信号ＤＳ８２が入力される。そして、Ｄ
／Ａ変換回路３３によりシステムクロックＳＣＫ６１で
アナログ信号に変換される。そのアナログ信号を増幅回
路３４によって表示モジュール３２を駆動できる振幅ま
で増幅し、ビデオ出力信号ＶＳ８２を得る。そしてこの
信号は伝送ケーブル３５を介してビデオ入力端子４４に
入力される。一方、ＳＲ回路４１にはクロックＣＫ６３
及びスタート信号ＳＹ６４が入力され、ＳＲ出力信号Ｓ
Ａ６５やＳＲ出力信号ＳＢ６６、ＳＲ出力信号ＳＣ６７
が得られる。そして、ＳＲ出力信号ＳＡがオンになって
いる期間ビデオ終端信号ＶＥ８３をＳＨし、１番目の画
素に信号を書き込み画像を表示する。次に、ＳＲ出力信
号ＳＢがオンになっている期間ビデオ終端信号ＶＥ８３
をＳＨし、２番目の画素に信号を書き込み、画像を表示
する。以下、３番目以降の画素についても同様に行われ
順次画像を表示していくことになる。

【０００８】

【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、伝送ケーブル３５には図５に示す等価回
路図のようなＬＣＲが存在する。一般的に画像信号を伝
送する場合は特性インピーダンスが５０（Ω）か７５
（Ω）の同軸ケーブルを用いる。しかし、回路構成が複
雑になり、且つ、信号数が増えるとスペースを大きくと
ってしまう。そのため最近ではフラットケーブルあるい
はフレキケーブルが用いられるようになっている。そう
すると、周囲の影響を受けやすくなる。それに加え長く
なると特性が悪化する。また、駆動ＩＣ４６の等価キャ
パシタも数が多くなればなるほど大きな値になる。例え
ば、発明者が使用している駆動ＩＣ４６では１個あたり
約５０ＰＦであり、合計ではかなり大きな値になる。こ
のように伝送路に多くのインピーダンスが存在し、結局
ビデオ終端信号ＶＥ８３に示すような歪のある波形とな
ってしまう。こういう信号波形の状態で、先に述べた動
作が行われると、本来の表示すべき信号とは異なる信号
を画素に書き込んでしまうことになる。これを示したの
が図８に示す信号ＶＨ８４の斜線部分である。すなわ
ち、２番目の画素に書き込む信号は斜線部分Ｄだけ少な
くなる。また、３番目の画素に書き込む信号は斜線部分
Ｅより斜線部分Ｆだけ差し引いただけ多くなる。結局、
本来表示したい画像信号とは異なる信号を表示するとい
う課題を有している。また、ここでは画像信号の書き込
みは片側から行った場合で説明している。これは両側か
らの供給や、信号の分割処理を行った場合、異なる信号
が分散してしまうことになる。このことは画像表示によ
って画像が２重に重なること（以下、ゴーストと称す
る）になり、表示品質を著しく低下させるという課題を
有していた。

【０００９】本発明はかかる点に鑑み、ゴーストのない
本来の画像を忠実に再現する表示品質の高い画像信号処
理装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は、ディジタル画
像信号を微分する微分回路と、前記微分回路の出力信号
に応じて所定の値に補正する補正回路と、前記補正回路
の出力信号を一定の時間遅延させる遅延回路と、前記デ
ィジタル画像信号と前記遅延回路の出力信号を加算する
加算回路を備えたことを特徴とする画像信号処理装置で
ある。

【００１１】

【作用】本発明は前記した構成により、ディジタル画像
信号が変化する時間より所定の時間遅延させた時間に任
意の補正信号を加算することとなると、本来の画像信号
が伝送系により大きくなった部分はあらかじめ小さく、
逆に小さくなった部分はあらかじめ大きく補正すること
となって、ゴーストが発生していた原因を打ち消しゴー
ストが発生しないようにする。

【００１２】

【実施例】図１は本発明の第１の実施例における画像信
号処理装置のディジタル信号処理部におけるブロック図
を示すものである。図１において、１１はディジタル画
像信号入力端子、１２はディジタル画像信号ＤＳを微分
する微分回路、１３は微分回路１２の出力信号を所定の
値に補正する補正回路、１４は補正回路１３の出力信号
を一定の時間遅延させる遅延回路、１５はディジタル画
像信号ＤＳと遅延回路１４の出力信号を加算する加算回
路、１６は加算回路１５の出力信号を出力するディジタ
ル画像処理信号出力端子をそれぞれ示している。

【００１３】図２は本発明の第１の実施例における画像
信号処理装置のディジタル信号処理部における動作波形
図を示すものである。図２において、２１に示すＳＣＫ
はディジタル処理の基本となるシステムクロック、２２
に示すＤＳはディジタル画像信号、２３に示すＢＳは微
分回路１２より出力される微分出力信号、２４に示すＨ
Ｓは補正回路１３より出力される補正出力信号、２５に
示すＴＳは遅延回路１４より出力される遅延出力信号、
２６に示すＤＳＰは加算回路１５より出力されるディジ
タル画像処理信号をそれぞれ示している。

【００１４】図３は本発明の第１の実施例における画像
信号処理装置の画像表示部におけるブロック図を示すも
のである。図３において、３２は表示モジュール、３３
はＤ／Ａ変換回路、３４は増幅回路、３５は伝送ケーブ
ルをそれぞれ示しており、従来の構成と同様のものであ
りここでは同一番号を付記してここでの説明は省略す
る。従来の構成と異なる点は、３１はディジタル処理部
において処理されたディジタル画像処理信号ＤＳＰを入
力するディジタル画像処理信号入力端子を示している点
である。

【００１５】図４は本発明の第１の実施例における表示
モジュール３２のブロック図を示すものである。図４に
おいて、４１はＳＲ回路、４２はクロック入力端子、４
３はスタート入力端子、４４はビデオ入力端子、４５は
表示パネル、４６は駆動ＩＣ、４７はＳＨ回路、４８は
Ｉラインの各１画素をそれぞれ示しており、従来の構成
と同様でありここでは同一番号を付記し説明を省略す
る。

【００１６】図５は本発明の第１の実施例における伝送
ケーブル３５の等価回路図を示すものである。図５にお
いて、５１は等価インダクタＬ、５２は等価レジスタ
Ｒ、５３は等価キャパシタＣ、５４は等価キャパシタＣ
Ｌをそれぞれ示しており、従来の構成と同様でありここ
では同一番号を付記し説明を省略する。

【００１７】図６は本発明の第１の実施例における画像
信号処理装置の画像表示部における動作波形図を示すも
のである。図６において、６１に示すＳＣＫはシステム
クロック、６３に示すＣＫはクロック、６４に示すＳＹ
はスタート信号、６５に示すＳＡはＳＲ回路４１のＹ１
に出力されるＳＲ出力信号、６６に示すＳＢはＳＲ回路
４１のＹ２に出力されるＳＲ出力信号、６７に示すＳＣ
はＳＲ回路４１のＹ３に出力されるＳＲ出力信号、従来
の構成と同様でありここでは同一番号を付記し説明は省
略する。従来の構成と異なるのは、６２に示すＤＳＰは
ディジタル画像処理信号入力端子３１に入力するディジ
タル画像処理信号、６８に示すＶＳはビデオ出力信号、
６９に示すＶＥは終端ビデオ信号をそれぞれ示している
点である。また、６１０に示すＶＨのＡは本来の画像信
号、Ｂは終端ビデオ信号ＶＥ６９を同時に示したものを
示している。

【００１８】以上のように構成されたこの実施例の画像
信号処理装置において、以下その動作を図１，図２，図
３，図４，図５及び図６を用いて説明する。

【００１９】まず、ディジタル画像信号入力端子１１に
ディジタル画像信号ＤＳ２２が入力される。すると、微
分回路１２によってシステムクロックＳＣＫ２１毎の入
力信号の変化量を表す微分出力信号ＢＳ２３が出力され
る。この信号は変化量が大きいほど大きくなる。そし
て、補正回路１３では微分出力信号ＢＳ２３の大きさに
対応したある値に補正される。このときの補正する特性
の傾きや大きさは全体のシステムの表示においてゴース
トが最小となるように設定すれば良い。次に、遅延回路
１４において１システムクロックＳＣＫ２１遅延させ
る。ここでの遅延量は表示の画面分割数によって変化し
てくる。最後に、遅延出力信号ＴＳ２５とディジタル画
像信号ＤＳ２２を加算し、ディジタル画像処理信号ＤＳ
Ｐ２６が得られる。

【００２０】次に、ディジタル画像処理信号入力端子３
１にディジタル画像処理信号ＤＳＰ２６が入力される。
そして、Ｄ／Ａ変換回路３３によりシステムクロックＳ
ＣＫ６１でアナログ信号に変換される。そのアナログ信
号を増幅回路３４によって表示モジュール３２を駆動で
きる振幅まで増幅し、ビデオ出力信号ＶＳ６８を得る。
そしてこの信号は伝送ケーブル３５を介してビデオ入力
端子４４に入力される。一方、ＳＲ回路４１にはクロッ
クＣＫ６３及びスタート信号ＳＹ６４が入力され、ＳＲ
出力信号ＳＡ６５やＳＲ出力信号ＳＢ６６、ＳＲ出力信
号ＳＣ６７が得られる。そして、ＳＲ出力信号ＳＡがオ
ンになっている期間ビデオ終端信号ＶＥ６９をＳＨし、
１番目の画素に信号を書き込み画像を表示する。次に、
ＳＲ出力信号ＳＢがオンになっている期間ビデオ終端信
号ＶＥ６９をＳＨし、２番目の画素に信号を書き込み、
画像を表示する。以下、３番目以降の画素についても同
様に行われ順次画像を表示していくことになる。すなわ
ち、図６の６１０Ａに示す本来の画像信号にビデオ終端
信号ＶＥ６９を近づけるために、信号の歪によって小さ
くなる部分はあらかじめ大きく、大きくなる部分はあら
かじめ小さく補正しておく。すると、図６の６１０Ａに
示す本来の画像信号にビデオ終端信号ＶＥ６９を近づけ
ることができる。

【００２１】以上のようにこの実施例によれば、微分回
路１２と補正回路１３と遅延回路１４と加算回路１５を
設けることにより、ディジタル画像信号が変化する時間
より所定の時間遅延させた時間に任意の補正信号を加算
することとなると、本来の画像信号が伝送系により大き
くなった部分はあらかじめ小さく、逆に小さくなった部
分はあらかじめ大きく補正することとなって、ゴースト
が発生していた原因を打ち消しゴーストが発生しないよ
うにすることができる。

【００２２】

【発明の効果】以上説明したように、本発明によれば、
ゴーストが発生していた原因を打ち消すような補正信号
を加算しておくことでゴーストが発生しないようにする
ことができ、その実用的効果は大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施例における画像信号処理装
置のディジタル信号処理部におけるブロック図

【図２】同実施例のディジタル信号処理部における動作
波形図

【図３】同実施例の画像表示部におけるブロック図

【図４】同実施例の表示モジュール部におけるブロック
図

【図５】同実施例の伝送ケーブル部における等価回路図

【図６】同実施例の画像表示部における動作波形図

【図７】従来の画像信号処理装置のブロック図

【図８】従来の画像信号処理装置の動作波形図

【符号の説明】

１１ ディジタル画像信号入力端子 １２ 微分回路 １３ 補正回路 １４ 遅延回路 １５ 加算回路 １６ ディジタル画像処理信号出力端子

Claims (2)

【特許請求の範囲】
1. 【請求項１】ディジタル画像信号を微分する微分回路
   と、前記微分回路の出力信号に応じて所定の値に補正す
   る補正回路と、前記補正回路の出力信号を一定の時間遅
   延させる遅延回路と、前記ディジタル画像信号と前記遅
   延回路の出力信号を加算する加算回路を備えたことを特
   徴とする画像信号処理装置。
2. 【請求項２】補正回路の特性を任意に変更できることを
   特徴とする請求項１記載の画像信号処理装置。