KR100898783B1

KR100898783B1 - 액정표시장치 및 그 구동방법

Info

Publication number: KR100898783B1
Application number: KR1020020057304A
Authority: KR
Inventors: 안종기
Original assignee: 엘지디스플레이 주식회사
Priority date: 2002-09-19
Filing date: 2002-09-19
Publication date: 2009-05-20
Also published as: KR20040025359A

Abstract

본 발명은 액정의 응답속도를 빠르게 하여 화질을 향상시킴과 아울러 하드웨어의 구현을 단순화하도록 한 액정표시장치 및 그 구동방법에 관한 것이다.

본 발명에 따른 액정표시장치 및 그 구동방법은 입력 데이터에 액정셀의 데이터 전압 충전기간 동안 액정셀이 디지털 비디오 데이터(RGB)의 계조값에 대응하는 목표전압까지 충전되게 하는 가산값으로써 실험적으로 결정된 부가 데이터를 가산하고, 부가 데이터가 가산된 입력 데이터를 아날로그 전압으로 변환한 후에 입력 데이터를 아날로그 전압으로 변환하게 된다.

Description

액정표시장치 및 그 구동방법{Liquid Crystal Display and Method of Driving The Same}

도 1은 종래의 액정표시장치를 나타내는 블록도이다.

도 2는 도 1에 도시된 데이터 구동회로를 상세히 나타내는 블록도이다.

도 3은 도 1에 도시된 액정표시장치에 있어서 스캔펄스와 데이터전압을 나타내는 파형도이다.

도 4는 종래의 액정표시장치에 있어서 데이터에 따른 휘도 변화를 나타내는 파형도이다.

도 5는 종래의 고속 구동방법에 있어서 데이터 변조에 따른 휘도 변화의 일례를 나타내는 파형도이다.

도 6은 8 비트 데이터에서 종래의 고속 구동방법의 일례를 나타내는 도면이다.

도 7은 종래의 고속 구동장치를 나타내는 블록도이다.

도 8은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도이다.

도 9는 본 발명의 제1 실시예에 따른 데이터 고속 구동회로를 상세히 나타내는 블록도이다.

도 10은 본 발명의 제1 실시예에 따른 액정표시장치에 있어서 스캔펄스와 데이터전압 및 스위치 제어신호를 나타내는 파형도이다.

도 11은 도 10에 도시된 액정셀 전압과 데이터 고속 구동회로의 출력전압을 충첩시켜 나타낸 파형도이다.

도 12는 본 발명의 제2 실시예에 따른 데이터 고속 구동회로를 상세히 나타내는 블록도이다.

도 13은 본 발명의 제1 실시예에 따른 아날로그 전압 가산기를 나타내는 회로도이다.

도 14는 본 발명의 제2 실시예에 따른 아날로그 전압 가산기를 나타내는 회로도이다.

도 15는 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블록도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10,80,150 : 타이밍 콘트롤러 11 : 데이터 구동회로

12,82 : 액정패널 13,83,153 : 게이트 구동회로

21,91,121 : 제1 래치 22,92,122 : 쉬프트 레지스터

23,93,123 : 제2 래치 24,94,124 : 레벨 쉬프터

25,95,125 : DAC 26,96 : 버퍼

43 : 프레임 메모리 44 : 룩업 테이블

81,151 : 데이터 고속 구동회로 97 : 보조 래치

98 : 가산기 126 : 아날로그 전압 가산기

S1,S2,S3,S4,S5 : 스위치 OP-AMP : 연산 증폭기

VCA : 전압 제어 증폭기

본 발명은 액정표시장치에 관한 것으로, 특히 액정의 응답속도를 빠르게 하여 화질을 향상시킴과 아울러 하드웨어의 구현을 단순화하도록 한 액정표시장치 및 그 구동방법에 관한 것이다.

통상적으로, 액정표시장치(Liquid Crystal Display)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 이러한 액정표시장치는 셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입으로 구현되어 컴퓨터용 모니터, 사무기기, 셀룰라폰 등의 표시장치에 적용되고 있다. 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.

도 1은 종래의 액정표시장치를 개략적으로 나타낸 것이다.

도 1을 참조하면, 종래의 액정표시장치는 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차되며 그 교차부에 TFT가 형성된 액정패널(12)과, 액정패널(12)의 데이터라인들(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(11)와, 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하기 위한 게이트 구동회로(13)와, 데이터 구동회로(11)와 게이트 구동회로(13)를 제어하기 위한 타이밍 콘트롤러(10)를 구비한다.

액정패널(12)은 두 장의 유리기판 사이에 액정이 주입된다. 이 액정패널(12)의 하부 유리기판 상에 형성된 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)은 상호 직교된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔신호에 응답하여 데이터라인들(D1 내지 Dn) 상의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 해당 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 해당 데이터라인(D1 내지 Dm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 액정패널(12)의 상부 유리기판 상에는 도시하지 않은 블랙매트릭스, 컬러필터 및 공통전극이 형성된다. 그리고 액정패널(12)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내측 면 상에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.

데이터 구동회로(11)는 타이밍 콘트롤러(10)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 아날로그전압으로 변환하고 그 아날로그전압을 데이터라인들(D1 내지 Dm)에 공급한다. 이 데이터 구동회로(11)에 대한 상세한 설명은 도 2를 결부하여 후술하기로 한다.

게이트 구동회로(13)는 타이밍 콘트롤러(10)로부터의 게이트 제어신호(GDC) 에 응답하여 스캔신호를 게이트라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터가 공급되는 액정패널(12)의 수평라인을 선택한다. 이를 위하여 게이트 구동회로(13)는 스캔펄스를 순차적으로 출력하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다.

타이밍 콘트롤러(10)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동회로(13)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(12)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOC), 극성신호(Polarity : POL) 등을 포함한다. 그리고 타이밍 콘트롤러(10)는 디지털 비디오 데이터(RGB)를 데이터 구동회로(11)에 공급한다.

도 1에 있어서, 도면부호 'Cst'는 액정셀(Clc)에 접속되어 액정셀(Clc)로 하여금 데이터전압을 유지하게 하는 스토리지 캐패시터(Storage Capacitor)이다. 이 스토리지 캐패시터(Cst)는 k(단, k는 1과 m 사이의 양의 정수) 번째 라인에 접속된 액정셀(Clc)과 k-1 번째의 전단 게이트라인(G1 내지 Gn-1) 사이에 접속될 수도 있으며, k(단, k는 1과 m 사이의 양의 정수) 번째 라인에 접속된 액정셀(Clc)과 별도의 도시하지 않은 공통라인에 접속될 수도 있다.

도 2는 도 1에 도시된 데이터 구동회로를 상세히 나타낸다.

도 2를 참조하면, 데이터 구동회로(11)는 입력라인(IL)과 데이터라인(DL) 사이에 종속적으로 접속된 쉬프트 레지스터(22), 제1 래치(21), 제2 래치(23), 레벨 쉬프터(24), 디지털-아날로그 변환기(Digital to Analog Convertor : 이하, "DAC"라 한다)(25) 및 버퍼(26)를 구비한다. 이 데이터 구동회로(11)는 각각 k(단, k는 m보다 작은 양의 정수) 개의 데이터라인들에 데이터를 공급하기 위한 다수의 소스 집적회로(Sorce Integrated Circuit : 이하, "S-IC"라 한다)으로 집적된다.

쉬프트 레지스터(22)는 타이밍 콘트롤러(10)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭신호(SSC)에 따라 쉬프트시켜 샘플링신호를 발생하게 된다. 또한, 쉬프트 레지스터(22)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단의 쉬프트 레지스터(22)에 캐리신호(CAR)를 전달한다.

제1 래치(21)는 쉬프트 레지스터(22)로부터 입력되는 샘플링신호에 따라 디지털 비디오 데이터(RGB)를 샘플링한 다음, 다른 S-IC들 내의 제1 래치에 데이터가 모두 저장되면 저장된 데이터를 출력하게 된다. 따라서, 제1 래치(21)는 직렬로 입력되는 디지털 비디오 데이터(RGB)를 1 라인분씩 병렬로 출력하게 된다.

제2 래치(23)는 제1 래치(21)로부터 입력되는 디지털 비디오 데이터를 래치한 다음, 타이밍 콘트롤러(10)로부터의 소스 출력 신호(SOE)에 응답하여 래치된 데이터를 레벨 쉬프터(24)에 공급한다. 또한, 제2 래치(23)는 디지털 비디오 데이터(RGB)의 극성을 제어하게 된다. 이를 위하여, 제2 래치(23)는 극성신호(POL)에 응답하여 출력라인을 선택하는 멀티플렉서를 포함한다.

레벨 쉬프터(24)는 제2 래치(23)로부터 입력되는 디지털 비디오 데이터(RGB)의 전압을 DAC(25)의 구동에 적합한 스윙폭으로 변환한다.

DAC(25)는 레벨 쉬프터(24)로부터의 디지털 비디오 데이터(RGB)를 정극성 아날로그 감마전압(VGH)이나 부극성 아날로그 감마전압(VGL)으로 변환하게 된다. 여기서, 극성신호(POL)가 하이논리일 때에는 디지털 비디오 데이터(RGB)가 정극성 아날로그 감마전압(VGH)로 변환되며, 극성신호(POL)가 로우논리일 때에는 디지털 비디오 데이터(RGB)가 부극성 아날로그 감마전압(VGL)로 변환된다.

버퍼(26)는 DAC(25)로부터 입력되는 아날로그 감마전압(VGH,VGL)을 신호감쇠없이 데이터라인(DL)으로 출력하는 역할을 한다.

도 2에 있어서, 도면부호 'R'은 데이터 구동회로(11)의 출력단과 액정셀(Clc) 사이의 선저항을 등가적으로 나타낸 것이다.

도 3은 게이트 구동회로(13)에 의해 발생되는 스캔신호와 데이터 구동회로(11)에 의해 발생되는 데이터전압을 나타낸다.

도 3을 참조하면, 게이트 구동회로(13)는 1 수평주기(1H) 동안 하이논리를 유지하는 스캔펄스(SCP(n-1),SCP(n))를 매 스캔시 순차적으로 발생하여 데이터가 공급되는 수평라인을 선택하게 된다. 데이터 구동회로(11)는 스캔펄스(SCP(n-1),SCP(n))에 동기하여 아날로그 감마전압(VGH,VGL)을 데이터라인들(D1 내지 Dm)에 동시에 공급하게 된다. 그러면, 게이트 구동회로(13)에 의해 선택된 수평라인 상의 액정셀들(Clc)은 데이터 구동회로(11)로부터의 아날로그 감마전압(VGH,VGL)을 충전하게 된다. 이 때, 데이터 구동회로(11)의 제2 래치(23)와 DAC(25)에 의해 매 수평라인마다 정극성 아날로그 감마전압(VGH)과 부극성 아날로그 감마전압(VGL)이 교대로 선택되므로 n-1 번째 수평라인 상의 액정셀들(Clc)은 정극성 아날로그 감마전압(VGH)을 충전하며, n 번째 수평라인 상의 액정셀들(Clc)은 부극성 아날로그 감마전압(VGL)을 충전하게 된다. 그리고 액정셀들(Clc)은 프레임기간마다 충전되는 전압의 극성이 반전된다. 도 3에 있어서, 'S-IC out'은 데이터 구동회로(11)의 출력전압이며, 'Vpixel'은 액정셀(Clc)에 충전되는 전압을 나타낸다.

이러한 액정표시장치는 수학식 1 및 2에서 알 수 있는 바, 액정의 고유한 점성과 탄성 등의 특성에 의해 응답속도가 느린 단점이 있다.

여기서, τ_r는 액정셀(Clc)에 전압이 인가될 때의 라이징 타임(rising time)을, Va는 인가전압을, V_F는 액정분자가 경사운동을 시작하는 프리드릭 천이 전압(Freederick Transition Voltage)을, d는 액정셀(Clc)의 셀갭(cell gap)을,

(gamma)는 액정분자의 회전점도(rotational viscosity)를 각각 의미한다.

여기서, τ_f는 액정에 인가된 전압이 오프된 후 액정이 탄성 복원력에 의해 원위치로 복원되는 폴링타임(falling time)을, K는 액정 고유의 탄성계수를 각각 의미한다.

트위스티드 네마틱(Twisted Nematic : TN) 모드의 액정셀(Clc)의 응답속도는 액정 재료의 물성과 셀갭 등에 의해 달라질 수 있지만 통상, 라이징 타임이 20-80ms이고 폴링 타임이 20-30ms이다. 이러한 액정의 응답속도는 동영상의 한 프레임기간(NTSC : 16.67ms)보다 길기 때문에 도 4와 같이 액정셀(Clc)에 충전되는 전압이 원하는 전압에 도달하기 전에 다음 프레임으로 진행된다.

도 4를 참조하면, 종래의 액정표시장치는 동영상 구현시 느린 응답속도로 인하여 한 레벨에서 다른 레벨로 데이터(VD)가 변할 때 그에 대응하는 표시 휘도(BL)가 원하는 휘도에 도달하지 못하게 되어 원하는 색과 휘도를 표현하지 못하게 된다. 이 때문에 종래의 액정표시장치는 동영상을 표시할 때 표시화상이 흐릿하게 되는 모션블러링(Motion Burring) 현상이나 윤곽이 끌리는 테일링(Tailing) 현상이 나타나게 되고 명암비(Contrast ratio)의 저하로 인하여 표시품질이 떨어지게 된다.

이러한 액정표시장치의 느린 응답속도를 해결하기 위하여, 미국특허 제5,495,265호와 PCT 국제공개번호 WO 99/05567에는 룩업 테이블을 이용하여 데이터의 변화여부에 따라 데이터를 변조하는 방안(이하, '고속구동방법'이라 한다)이 제안된 바 있다. 이 고속 구동방법은 도 5와 같은 원리로 데이터를 변조하게 된다.

도 5를 참조하면, 종래의 고속 구동방법은 입력 데이터전압(VD)을 변조 데이 터전압(MVD)으로 변조하고 그 변조 데이터전압(MVD)을 액정셀(Clc)에 인가하여 원하는 휘도(MBL)를 얻게 된다. 이 고속 구동방법은 한 프레임기간 내에 입력 데이터의 휘도값에 대응하여 원하는 휘도를 얻을 수 있도록 데이터의 변화여부에 기초하여 수학식 1에서

을 크게 하게 된다. 따라서, 고속 구동방법을 이용하는 액정표시장치는 액정셀(Clc)의 늦은 응답속도를 데이터값의 변조로 보상하게 된다. 특히, 미국특허 제5,495,265호와 PCT 국제공개번호 WO 99/05567에서 제시된 고속 구동방법은 하드웨어 구현시 메모리의 용량 부담을 줄이기 위하여 상위비트만을 도 6과 같이 변조하게 된다. 다시 말하여, 도 3과 같이 이전 프레임(Fn-1)과 현재 프레임(Fn) 각각의 최상위 비트 데이터(MSB)를 비교하여 최상위 비트 데이터(MSB) 간의 변화가 있으면, 룩업 테이블에서 해당되는 변조 데이터(Mdata)를 현재 프레임의 최상위 비트 데이터(MSB)로써 선택하게 된다.

이러한 고속 구동방법이 구현되는 장치는 도 7과 같다.

도 7을 참조하면, 종래의 고속 구동장치는 상위 비트 버스라인(42)에 접속된 프레임 메모리(43)와, 상위 비트 버스라인(42)과 프레임 메모리(43)의 출력단자에 공통으로 접속된 룩업 테이블(44)을 구비한다.

프레임 메모리(43)는 최상위 비트 데이터(MSB)를 1 프레임기간 동안 저장하고 저장된 데이터를 룩업 테이블(44)에 공급하게 된다. 여기서, 최상위 비트 데이터(MSB)는 8 비트의 소스 데이터(RGB Data In) 중에서 상위 4 비트로 설정된다.

룩업 테이블(44)은 상위 비트 버스라인(42)으로부터 입력되는 현재 프레임(Fn)의 상위 비트 데이터(MSB)와 프레임 메모리(43)로부터 입력되는 이전 프레임(Fn-1)의 상위 비트 데이터(MSB)를 아래의 표 1과 같이 비교하고 그 비교결과에 대응하는 변조 데이터(Mdata)를 선택하게 된다. 변조 데이터(Mdata)는 하위 비트 버스라인(41)으로부터의 하위 비트 데이터(LSB)와 가산되어 액정표시장치에 공급된다.

최상위 비트 데이터(MSB)를 4 비트로 한정한 경우에, 고속 구동방법의 룩업테이블(44)은 아래의 표 1 및 표 2와 같이 구현된다.

구분	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0	2	3	4	5	6	7	9	10	12	13	14	15	15	15	15
1	1	3	4	5	6	7	8	10	12	13	14	15	15	15	15
2	0	2	4	5	6	7	8	10	12	13	14	15	15	15	15
3	0	1	3	5	6	7	8	10	11	13	14	15	15	15	15
4	0	1	3	4	6	7	8	9	11	12	13	14	15	15	15
5	0	1	2	3	5	7	8	9	11	12	13	14	15	15	15
6	0	1	2	3	4	6	8	9	10	12	13	14	15	15	15
7	0	1	2	3	4	5	7	9	10	11	13	14	15	15	15
8	0	1	2	3	4	5	6	8	10	11	12	14	15	15	15
9	0	1	2	3	4	5	6	7	9	11	12	13	14	15	15
10	0	1	2	3	4	5	6	7	8	10	12	13	14	15	15
11	0	1	2	3	4	5	6	7	8	9	11	13	14	15	15
12	0	1	2	3	4	5	6	7	8	9	10	12	14	15	15
13	0	1	2	3	3	4	5	6	7	8	10	11	13	15	15
14	0	1	2	3	3	4	5	6	7	8	9	11	12	14	15
15	0	0	1	2	3	3	4	5	6	7	8	9	11	13	15

구분	16	32	48	64	80	96	112	128	144	160	176	192	208	224	240
0	32	48	64	80	96	112	144	160	192	208	224	240	240	240	240
16	16	48	64	80	96	112	128	160	192	208	224	240	240	240	240
32	0	32	64	80	96	112	128	160	192	208	224	240	240	240	240
48	0	16	48	80	96	112	128	160	176	208	224	240	240	240	240
64	0	16	48	64	96	112	128	144	176	192	208	224	240	240	240
80	0	16	32	48	80	112	128	144	176	192	208	224	240	240	240
96	0	16	32	48	64	96	128	144	160	192	208	224	240	240	240
112	0	16	32	48	64	80	112	144	160	176	208	224	240	240	240
128	0	16	32	48	64	80	96	128	160	176	192	224	240	240	240
144	0	16	32	48	64	80	96	112	144	176	192	208	224	240	240
160	0	16	32	48	64	80	96	112	128	160	192	208	224	240	240
176	0	16	32	48	64	80	96	112	128	144	176	208	224	240	240
192	0	16	32	48	64	80	96	112	128	144	160	192	224	240	240
208	0	16	32	48	48	64	80	96	112	128	160	176	208	240	240
224	0	16	32	48	48	64	80	96	112	128	144	176	192	224	240
240	0	0	16	32	48	48	64	80	96	112	128	144	176	208	240

표 1 및 표 2에 있어서, 좌측열은 이전 프레임(Fn-1)의 데이터전압(VDn-1)이며, 최상측행은 현재 프레임(Fn)의 데이터전압(VDn)이다. 표 1은 최상위 4 비트(2⁰,2¹,2²,2³)를 10 진수로 표현한 룩업 테이블 정보이다. 표 2는 8 비트의 데이터 중에 최상위 4 비트의 가중치(2⁴,2⁵,2⁶,2⁷)를 적용한 경우의 룩업 테이블 정보이다.

그런데 종래의 고속 구동장치는 대용량의 정보가 저장되는 룩업 테이블(44)과 프레임 메모리(43) 등이 별도로 추가되어야 하고, 메모리용량을 줄이기 위하여 룩업 테이블(44)을 4 비트 비교방식으로 구현하면 계조간 변화가 선형적이지 못하기 때문에 즉, 계조변화에서 도약이 발생하기 때문에 화질이 원하는 수준까지 도달하지 못하는 문제점이 있다.

따라서, 본 발명의 목적은 액정의 응답속도를 빠르게 하여 화질을 향상시킴 과 아울러 하드웨어의 구현을 단순화하도록 한 액정표시장치 및 그 구동방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명의 제1 실시예에 따른 액정표시장치는 입력 데이터에 액정셀의 데이터 전압 충전기간 동안 액정셀이 디지털 비디오 데이터(RGB)의 계조값에 대응하는 목표전압까지 충전되게 하는 가산값으로써 실험적으로 결정된 부가 데이터를 가산하는 가산기와, 부가 데이터가 가산된 입력 데이터를 아날로그 전압으로 변환한 후에 입력 데이터를 아날로그 전압으로 변환하는 데이터 변환기를 구비한다.

본 발명의 제1 실시예에 따른 액정표시장치는 입력 데이터를 저장하는 래치와, 래치와 동시에 입력 데이터를 저장하고 저장된 데이터를 가산기에 공급하기 위한 보조 래치와, 가산기와 데이터 변환기 사이의 신호전송패스를 절환하기 위한 제1 스위치와, 래치와 데이터 변환기 사이의 신호전송패스를 절환하기 위한 제2 스위치더 를 구비한다.

본 발명의 제1 실시예에 따른 액정표시장치에 있어서, 제1 스위치는 1 수평기간의 초기 기간에 가산기와 데이터 변환기 사이의 신호전송패스를 접속하고 초기 기간을 제외한 나머지 수평기간에 가산기와 데이터 변환기 사이의 신호전송패스를 개방시키는 것을 특징으로 한다.

본 발명의 제1 실시예에 따른 액정표시장치에 있어서, 제2 스위치는 1 수평기간의 초기 기간에 래치와 데이터 변환기 사이의 신호전송패스를 개방하고 초기 기간을 제외한 나머지 수평기간에 래치와 데이터 변환기 사이의 신호전송패스를 접 속시키는 것을 특징으로 한다.

본 발명의 제2 실시예에 따른 액정표시장치는 입력 데이터를 아날로그 전압으로 변환하는 데이터 변환기와, 아날로그 전압의 전압레벨을 조정하여 액정패널에 공급하고 아날로그 전압을 그대로 액정패널에 공급하는 출력회로를 구비한다.

본 발명의 제2 실시예에 따른 액정표시장치에 있어서, 출력회로는 아날로그 전압의 전압레벨을 높게 조정하는 것을 특징으로 한다.

본 발명의 제2 실시예에 따른 액정표시장치에 있어서, 출력회로는 아날로그 전압이 공급되는 제1 저항과, 부가 전압을 발생하는 부가 전압원과, 부가 전압원에 접속된 제2 저항과, 제2 저항에 접속되는 스위치와, 제1 저항 및 스위치로부터의 전압을 증폭하기 위한 증폭기를 구비한다.

본 발명의 제2 실시예에 따른 액정표시장치에 있어서, 스위치는 1 수평기간의 초기 기간에 제2 저항과 증폭기의 입력단자 사이의 신호전송패스를 접속하고 초기 기간을 제외한 나머지 수평기간에 제2 저항과 증폭기의 입력단자 사이의 신호전송패스를 개방시키는 것을 특징으로 한다.

본 발명의 제2 실시예에 따른 액정표시장치에 있어서 출력회로는 기준전압을 발생하는 기준전압원과, 기준전압원에 접속된 제1 스위치와, 기준전압원에 접속된 제2 스위치와, 제1 및 제2 스위치를 경유하는 신호에 응답하여 이득이 조정되고 이득만큼 아날로그 전압을 증폭하기 위한 전압 제어 증폭기를 구비한다.

본 발명의 제2 실시예에 따른 액정표시장치에 있어서, 출력회로는 제1 스위치와 전압 제어 증폭기 사이에 접속된 제1 저항과, 제2 스위치와 전압 제어 증폭기 사이에 접속되며 제1 저항의 저항값과 다른 저항값을 가지는 제2 저항을 더 구비한다.

본 발명의 제2 실시예에 따른 액정표시장치에 있어서, 제1 스위치는 1 수평기간의 초기 기간에 제1 저항과 기준전압원 사이의 신호전송패스를 접속하고 초기 기간을 제외한 나머지 수평기간에 제1 저항과 기준전압원 사이의 신호전송패스를 개방시키며, 제2 스위치는 1 수평기간의 초기 기간에 상기 제2 저항과 상기 기준전압원 사이의 신호전송패스를 개방하고 초기 기간을 제외한 나머지 수평기간에 제2 저항과 기준전압원 사이의 신호전송패스를 접속시키는 것을 특징으로 한다.

본 발명의 제1 실시예에 따른 액정표시장치의 구동방법은 입력 데이터에 소정의 부가 데이터를 가산하는 단계와, 부가 데이터가 가산된 입력 데이터를 제1 아날로그 전압으로 변환한 후에 입력 데이터를 제2 아날로그 전압으로 변환하는 단계를 포함한다.

본 발명의 제1 실시예에 따른 액정표시장치의 구동방법에 있어서, 제1 아날로그 전압은 1 수평기간의 초기 기간에 액정패널에 공급되는 것을 특징으로 한다.

본 발명의 제1 실시예에 따른 액정표시장치의 구동방법에 있어서, 제2 아날로그 전압은 초기 기간을 제외한 나머지 수평기간에 액정패널에 공급되는 것을 특징으로 한다.

본 발명의 제2 실시예에 따른 액정표시장치의 구동방법은 입력 데이터를 아날로그 전압으로 변환하는 단계와, 아날로그 전압의 전압레벨을 조정하여 액정패널에 공급하고 아날로그 전압을 그대로 액정패널에 공급하는 단계를 포함한다.

본 발명의 제2 실시예에 따른 액정표시장치의 구동방법에 있어서, 아날로그 전압은 전압레벨이 높게 조정되는 것을 특징으로 한다.

본 발명의 제2 실시예에 따른 액정표시장치의 구동방법에 있어서, 전압레벨이 조정된 아날로그 전압은 1 수평기간의 초기 기간에 액정패널에 공급되는 것을 특징으로 한다.

본 발명의 제2 실시예에 따른 액정표시장치의 구동방법에 있어서, 전압레벨이 미조정된 아날로그 전압은 초기 기간을 제외한 나머지 수평기간에 액정패널에 공급되는 것을 특징으로 한다.

본 발명의 실시예에 따른 액정표시장치 및 그 구동방법에 있어서, 상기 입력 데이터는 디지털 데이터인 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 8 내지 도 15를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 8을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 m×n 개의 액정셀들(Clc)이 매트릭스 타입으로 배열되고 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차되며 그 교차부에 TFT가 형성된 액정패널(82)과, 액정패널(82)의 데이터라인들(D1 내지 Dm)에 고속 데이터를 공급하기 위한 데이터 고속 구동회로(81)와, 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하기 위한 게이트 구동회로(83)와, 데이터 고속 구동회로(81)와 게이트 구동회 로(83)를 제어하기 위한 타이밍 콘트롤러(80)를 구비한다.

액정패널(82)은 도 1에 도시된 그 것과 실질적으로 동일한 구성으로 이루어진다.

데이터 고속 구동회로(81)는 타이밍 콘트롤러(80)로부터의 데이터 제어신호(DDC(S1,S2))에 응답하여 1 수평기간(1H)의 초기에 디지털 비디오 데이터(RGB)에 소정의 부가 데이터값을 가산하고 가산된 디지털 비디오 데이터에 대응하는 아날로그전압을 출력한다. 그리고 데이터 고속 구동회로(81)는 디지털 비디오 데이터(RGB)의 가산기간을 제외한 1 수평기간(1H)의 나머지 기간에 가산되지 않은 원래의 디지털 비디오 데이터(RGB)에 대응하는 아날로그전압을 출력한다. 데이터 고속 구동회로(81)에 의해 출력되는 아날로그전압은 데이터라인들(D1 내지 Dm)에 동시에 공급된다. 또한, 데이터 고속 구동회로(81)는 디지털전압이 아닌 아날로그전압을 1 수평기간(1H)의 초기에 증폭하여 증폭된 아날로그전압을 데이터라인들(D1 내지 Dm)에 공급한 다음, 1 수평기간(1H)의 나머지기간에 원래의 디지털 비디오 데이터에 대응하는 아날로그전압을 데이터라인들(D1 내지 Dm)에 공급할 수도 있다. 이러한 데이터 고속 구동회로(81)에 대한 상세한 설명은 도 9 내지 도 14를 결부하여 후술하기로 한다.

게이트 구동회로(83)는 타이밍 콘트롤러(80)로부터의 게이트 제어신호(GDC)에 응답하여 스캔신호를 게이트라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터가 공급되는 액정패널(82)의 수평라인을 선택한다. 이를 위하여 게이트 구동회로(83)는 스캔펄스를 순차적으로 출력하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터 등으로 구성된다.

타이밍 콘트롤러(80)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동회로(83)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 고속 구동회로(81)를 제어하기 위한 데이터 제어신호(DDC(S1,S2))를 발생한다. 게이트 제어신호(GDC)는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 신호(GOE) 등을 포함한다. 데이터 제어신호(DDC(S1,S2))는 소스 스타트 펄스(GSP), 소스 쉬프트 클럭(SSC), 소스 출력 신호(SOC), 극성신호(POL), 제1 및 제2 스위치 제어신호(S1,S2) 등을 포함한다. 그리고 타이밍 콘트롤러(80)는 디지털 비디오 데이터(RGB)를 데이터 구동회로(81)에 공급한다.

도 9는 본 발명의 제1 실시예에 따른 데이터 고속 구동회로를 나타낸다.

도 9를 참조하면, 데이터 고속 구동회로(81)는 입력라인(IL)과 데이터라인(DL) 사이에 종속적으로 접속된 쉬프트 레지스터(92), 제1 래치(91), 제2 래치(93), 레벨 쉬프터(94), DAC(95) 및 버퍼(96)와, 제1 래치(91)의 출력단과 레벨 쉬프터(94)의 입력단 사이에 설치된 보조 래치(97), 가산기(98) 및 제1 스위치소자(S1)와, 제2 래치(92)의 출력단과 레벨 쉬프터(94)의 입력단 사이에 설치된 제2 스위치(S2)를 구비한다. 이 데이터 구동회로(81)는 각각 k(단, k는 m보다 작은 양의 정수) 개의 데이터라인들에 데이터를 공급하기 위한 다수의 S-IC로 집적된다.

쉬프트 레지스터(92)는 타이밍 콘트롤러(80)로부터의 소스 스타트 펄스(SSP) 를 소스 쉬프트 클럭신호(SSC)에 따라 쉬프트시켜 샘플링신호를 발생하게 된다. 또한, 쉬프트 레지스터(92)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단의 쉬프트 레지스터(92)에 캐리신호(CAR)를 전달한다.

제1 래치(91)는 쉬프트 레지스터(92)로부터 입력되는 샘플링신호에 따라 디지털 비디오 데이터(RGB)를 샘플링한 다음, 다른 S-IC들 내의 제1 래치에 데이터가 모두 저장되면 저장된 데이터를 출력하게 된다. 따라서, 제1 래치(91)는 직렬로 입력되는 디지털 비디오 데이터(RGB)를 1 라인분씩 병렬로 출력하게 된다. 이 제1 래치(91)로부터 출려되는 디지털 비디오 데이터(RGB)는 제2 래치(93)와 보조 래치(97)에 동시에 공급된다.

제2 래치(93)는 제1 래치(91)로부터 입력되는 디지털 비디오 데이터를 래치한 다음, 타이밍 콘트롤러(80)로부터의 소스 출력 신호(SOE)에 응답하여 래치된 데이터를 제2 스위치(S2)에 공급한다. 또한, 제2 래치(93)는 디지털 비디오 데이터(RGB)의 극성을 제어하게 된다. 이를 위하여, 제2 래치(93)는 극성신호(POL)에 응답하여 출력라인을 선택하는 멀티플렉서를 포함한다.

보조 래치(97)는 제1 래치(91)로부터 입력되는 디지털 비디오 데이터를 래치한 다음, 타이밍 콘트롤러(80)로부터의 소스 출력 신호(SOE)에 응답하여 래치된 데이터를 가산기(98)에 공급한다. 또한, 보조 래치(93)는 디지털 비디오 데이터(RGB)의 극성을 제어하게 된다. 이를 위하여, 보조 래치(97)는 극성신호(POL)에 응답하여 출력라인을 선택하는 멀티플렉서를 포함한다. 이 보조 래치(97)의 메모리 용량은 제2 래치(93)와 동일하다.

가산기(98)는 보조 래치(97)로부터 입력되는 디지털 비디오 데이터(RGB)에 미리 설정된 소정의 부가 데이터값을 가산하는 역할을 한다. 예컨데, 가산기(98)에 의해 입력되는 6 비트 또는 8 비트의 디지털 비디오 데이터(RGB)에는 미리 설정된 소정값 '000001(00000001)' 또는 '000011(00000011)'이 더해진다. 여기서, 부가 데이터값은 액정셀(Clc)의 데이터 전압 충전기간 동안 액정셀(Clc)이 디지털 비디오 데이터(RGB)의 계조값에 대응하는 목표전압까지 충전되게 하는 가산값으로써 실험적으로 결정된다.

제1 스위치(S1)는 타이밍 콘트롤러(80)로부터의 제1 스위치 제어신호(S1)에 응답하여 1 수평기간(1H)의 초기기간 즉, 액정셀(Clc)의 데이터 전압 충전기간 동안에 가산기(98)와 레벨 쉬프터(94) 사이의 신호전송패스를 도통시켜 부가 데이터가 가산된 디지털 비디오 데이터(ARGB)를 레벨 쉬프터(94)에 공급한다. 그리고 제1 스위치(S1)는 액정셀(Clc)의 데이터 전압 유지기간 동안에 가산기(98)와 레벨 쉬프터(94) 사이의 신호전송패스를 개방시킨다.

제2 스위치(S2)는 액정셀(Clc)의 데이터 전압 충전기간 즉, 1 수평기간(1H)의 초기기간 동안에 제2 래치(93)와 레벨 쉬프터(94) 사이의 신호전송패스를 개방한다. 그리고 제2 스위치(S1)는 타이밍 콘트롤러(80)로부터의 제2 스위치 제어신호(S2)에 응답하여 액정셀(Clc)의 데이터 전압 유지기간에 해당하는 1 수평기간(1H)의 후기기간 동안에 제2 래치(93)와 레벨 쉬프터(94) 사이의 신호전송패스를 도통시켜 원래의 디지털 비디오 데이터(RGB)를 레벨 쉬프터(94)에 공급한다.

레벨 쉬프터(94)는 제1 스위치(S1) 또는 제2 스위치(S2)로부터 입력되는 디지털 비디오 데이터(RGB,ARGB)의 전압을 DAC(95)의 구동에 적합한 스윙폭으로 변환한다.

DAC(95)는 레벨 쉬프터(94)로부터의 디지털 비디오 데이터(RGB,ARGB)를 정극성 아날로그 감마전압(VGH)이나 부극성 아날로그 감마전압(VGL)으로 변환하게 된다. 여기서, 극성신호(POL)가 하이논리일 때에는 디지털 비디오 데이터(RGB,ARGB)가 정극성 아날로그 감마전압(VGH)로 변환되며, 극성신호(POL)가 로우논리일 때에는 디지털 비디오 데이터(RGB,ARGB)가 부극성 아날로그 감마전압(VGL)으로 변환된다.

버퍼(96)는 DAC(95)로부터 입력되는 아날로그 감마전압(VGH,VGL)을 신호감쇠없이 데이터라인(DL)으로 출력하는 역할을 한다.

도 10은 게이트 구동회로(13)에 의해 발생되는 스캔신호(SCP(n-1),SCP(n)), 데이터 고속 구동회로(11)에 의해 발생되는 데이터전압(S-ODIC out), 타이밍 콘트롤러(80)에 의해 발생되는 스위치 제어신호(S1,S2) 및 액정셀(Clc)에 충전되는 전압(ODVpixel)을 나타낸다. 그리고 도 11은 액정셀(Clc)에 충전되는 전압을 데이터 고속 구동회로(81)에 의해 발생되는 데이터전압(S-ODIC out)과 중첩시켜 나타낸 것이다.

도 10을 참조하면, 게이트 구동회로(83)는 1 수평주기(1H) 동안 하이논리를 유지하는 스캔펄스(SCP(n-1),SCP(n))를 매 스캔시 순차적으로 발생하여 데이터가 공급되는 수평라인을 선택하게 된다. 데이터 고속 구동회로(81)는 제1 및 제2 스 위치(S1,S2)의 절환동작에 의해 가산된 디지털 비디오 데이터(ARGB)와 원래의 디지털 비디오 데이터(RGB)에 각각 대응하는 아날로그 감마전압들(VGH,VGL)을 연속으로 출력한다. 이 데이터 고속 구동회로(81)에 의해 출력되는 정극성 또는 부극성의 아날로그 전압들은 스캔펄스(SCP(n-1),SCP(n))에 동기하여 데이터라인들(D1 내지 Dm)에 공급된다. n-1 번째 수평라인 상의 액정셀들(Clc)은 제1 스위치(S1)가 턴-온되는 액정셀(Clc)의 데이터 전압 충전기간 동안에 가산된 디지털 비디오 데이터(ARGB)에 대응하는 정극성 감마전압(AVGH)을 충전한 후에 액정셀(Clc)의 데이터 전압 유지기간 동안에 원래의 디지털 비디오 데이터(RGB)에 대응하는 정극성 감마전압(VGH)을 유지하게 된다. n 번째 수평라인 상의 액정셀들(Clc)은 제1 스위치(S1)가 턴-온되는 액정셀(Clc)의 데이터 전압 충전기간 동안에 가산된 디지털 비디오 데이터(ARGB)에 대응하는 부극성 감마전압(AVGL)을 충전한 후에 액정셀(Clc)의 데이터 전압 유지기간 동안에 원래의 디지털 비디오 데이터(RGB)에 대응하는 부극성 감마전압(VGL)을 유지하게 된다. 여기서, 액정셀(Clc)의 데이터 전압 충전기간은 1 수평기간(1H)의 초기에 존재하는 제1 스위치(S1)의 온타임기간이고, 액정셀(Clc)의 데이터 전압 유지기간은 1 수평기간(1H) 내에서 제1 스위치(S1)의 온타임기간을 제외한 제2 스위치(S1)의 온타임기간이다. 이렇게 액정셀들(Clc)이 원래의 전압(VGH,VGL)보다 절대치가 높은 정극성 또는 부극성 전압(AVGH,AVGL)으로 전압(ODVpixel)을 충전하기 시작하므로 도 11과 같이 원래의 전압(VGH,VGL)으로 전압(Vpixel)을 충전하기 시작하는 것에 비하여 라이징 타임과 폴링 타임이 빨라지게 된다. 따라서, 본 발명의 실시예에 따른 액정표시장치는 액정셀(Clc)의 충전기간 동안 수학식 1에서

을 크게 하므로 액정셀(Clc)의 응답속도를 빠르게 할 수 있다.

도 12는 본 발명의 제2 실시예에 따른 데이터 고속 구동회로를 나타낸다.

도 12를 참조하면, 데이터 고속 구동회로(81)는 입력라인(IL)과 데이터라인(DL) 사이에 종속적으로 접속된 쉬프트 레지스터(122), 제1 래치(121), 제2 래치(123), 레벨 쉬프터(124), DAC(125) 및 아날로그전압 가산기(126)를 구비한다. 이 데이터 구동회로(121)는 각각 k 개의 데이터라인들에 데이터를 공급하기 위한 다수의 S-IC로 집적된다.

쉬프트 레지스터(122)는 타이밍 콘트롤러(80)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭신호(SSC)에 따라 쉬프트시켜 샘플링신호를 발생하게 된다. 또한, 쉬프트 레지스터(122)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단의 쉬프트 레지스터(122)에 캐리신호(CAR)를 전달한다.

제1 래치(121)는 쉬프트 레지스터(122)로부터 입력되는 샘플링신호에 따라 디지털 비디오 데이터(RGB)를 샘플링한 다음, 다른 S-IC들 내의 제1 래치에 데이터가 모두 저장되면 저장된 데이터를 출력하게 된다. 따라서, 제1 래치(121)는 직렬로 입력되는 디지털 비디오 데이터(RGB)를 1 라인분씩 병렬로 출력하게 된다.

제2 래치(123)는 제1 래치(121)로부터 입력되는 디지털 비디오 데이터를 래치한 다음, 타이밍 콘트롤러(80)로부터의 소스 출력 신호(SOE)에 응답하여 래치된 데이터를 레벨 쉬프터(124)에 공급한다. 또한, 제2 래치(123)는 극성신호(POL)에 응답하여 디지털 비디오 데이터(RGB)의 극성을 제어하게 된다.

레벨 쉬프터(124)는 제2 래치(124)로부터 입력되는 디지털 비디오 데이터(RGB)의 전압을 DAC(125)의 구동에 적합한 스윙폭으로 변환한다.

DAC(125)는 레벨 쉬프터(124)로부터의 디지털 비디오 데이터(RGB,ARGB)를 정극성 아날로그 감마전압(VGH)이나 부극성 아날로그 감마전압(VGL)으로 변환하게 된다.

아날로그 전압 가산기(126)는 DAC(125)로부터 입력되는 아날로그 감마전압(VGH,VGL)을 1 수평기간(1H)의 초기에 해당하는 액정셀(Clc)의 데이터 전압 충전기간 동안에 크게 조정하고 조정된 전압을 데이터 라인(DL)에 공급한다. 그리고 아날로그 전압 가산기(126)는 초기 기간을 제외한 1 수평기간(1H)의 나머지 기간에 해당하는 액정셀(Clc)의 데이터 전압 유지기간 동안에 DAC(125)로부터 입력되는 아날로그 감마전압(VGH,VGL)을 그대로 데이터 라인(DL)에 공급한다. 이러한 아날로그 전압 가산기(126)에 의해 1 수평기간(1H) 내에 아날로그 감마전압(VGH,VGL)이 가산된 후 그대로 액정셀(Clc)에 공급되기 때문에 액정셀(Clc)에 충전되는 전압(ODVpixel)은 도 10 및 도 11과 실질적으로 동일하게 된다.

도 13은 본 발명의 제1 실시예에 따른 아날로그 전압 가산기(126)를 나타낸다.

도 13을 참조하면, 본 발명의 제1 실시예에 따른 아날로그 전압 가산기(126)는 DAC(125)의 출력단에 접속된 제3 저항(R3)과, 부가전압원(Vadd)에 직렬 접속된 제4 저항(R4) 및 제1 스위치(SS1)와, 자신의 반전입력단자에 제3 저항(R3) 및 스위치(S3)가 병렬 접속된 연산 증폭기(OP-AMP)를 구비한다. 제3 저항(R3) 및 제4 저항(R4)의 저항값은 동일하게 설정될 수도 있고 다르게 설정될 수도 있다.

DAC(125)로부터 출력되는 정극성 또는 부극성의 아날로그 감마전압(VGH,VGL)은 제3 저항(R3)을 경유하여 연산 증폭기(OP-AMP)의 비반전 단자에 입력된다.

스위치(S3)는 타이밍 콘트롤러(80)로부터의 제1 스위치 제어신호(S1)에 응답하여 1 수평기간(1H)의 초기에 해당하는 액정셀(Clc)의 데이터 전압 충전기간 동안 DAC(125)의 출력단자와 연산 증폭기(OP-AMP)의 반전입력단자를 접속시켜 아날로그 감마전압(VGH,VGL)에 부가전압(Vadd)을 가산하게 된다. 부가전압(Vadd)은 액정셀(Clc)의 데이터 전압 충전기간 동안에 액정셀(Clc)이 디지털 비디오 데이터(RGB)의 계조값에 대응하는 목표전압까지 충전되게 하는 전압값으로써 미리 결정된다. 제1 스위치 제어신호(S1)는 도 10과 동일하다. 그리고 스위치(S3)는 초기 기간을 제외한 1 수평기간(1H)의 나머지 기간에 해당하는 액정셀(Clc)의 데이터 전압 유지기간 동안에 DAC(125)의 출력단자와 연산 증폭기(OP-AMP)의 반전입력단자 사이의 신호전송패스를 개방한다. 이 때, 아날로그 감마전압(VGH,VGL)은 부가전압(Vadd) 만큼 가산되지 않고 그대로 연산 증폭기(OP-AMP)의 반전입력단자에 공급된다.

연산 증폭기(OP-AMP)는 자신의 반전입력단자에 입력되는 전압 즉 부가전압(Vadd) 만큼 가산된 아날로그 감마전압(VGH,VGL)과 가산되지 않은 아날로그 감마전압(VGH,VGL)을 자신의 이득(R2/R1)만큼 반전 증폭하여 데이터라인(DL)에 공급한다.

도 14는 본 발명의 제2 실시예에 따른 아날로그 전압 가산기(126)를 나타낸다.

도 14를 참조하면, 본 발명의 제2 실시예에 따른 아날로그 전압 가산기(126)는 DAC(125)의 출력단에 전압 제어 증폭기(VCA)와, 전압 제어 증폭기(VCA)의 이득제어단자와 기준전압원(Vref) 사이에 병렬 접속된 스위치들(S4,S5)과, 스위치들(S4,S5)에 접속된 저항들(R5,R6)을 구비한다.

전압 제어 증폭기(VCA)는 자신의 이득단자에 입력되는 전류값에 의해 결정되는 이득값만큼 DAC(125)로부터 입력되는 아날로그 감마전압(VGH,VGL)을 증폭하여 데이터라인(DL)에 공급한다.

제4 스위치(S4)는 제5 저항(R5)과 기준전압원(Vref) 사이에 접속된다. 제5 저항(R5)의 저항값은 제6 저항(R6)의 저항값보다 작게 설정된다. 이 제4 스위치(S4)는 타이밍 콘트롤러(80)로부터의 제1 스위치 제어신호(S1)에 응답하여 1 수평기간(1H)의 초기에 해당하는 액정셀(Clc)의 데이터 전압 충전기간 동안 DAC(125)의 출력단자와 전압 제어 증폭기(VCA)의 이득제어단자를 접속시켜 전압 제어 증폭기(VCA)의 이득을 높인다. 제1 스위치 제어신호(S1)는 도 10과 동일하다. 그리고 제4 스위치(S4)는 초기 기간을 제외한 1 수평기간(1H)의 나머지 기간에 해당하는 액정셀(Clc)의 데이터 전압 유지기간 동안에 오프 상태를 유지한다.

제5 스위치(S5)는 제6 저항(R6)과 기준전압원(Vref) 사이에 접속된다. 이 제5 스위치(S5)는 1 수평기간(1H)의 초기에 해당하는 액정셀(Clc)의 데이터 전압 충전기간 오프 상태를 유지한다. 그리고 제5 스위치(S5)는 타이밍 콘트롤러(80)로부터의 제2 스위치 제어신호(S2)에 응답하여 DAC(125)의 출력단자와 전압 제어 증폭기(VCA)의 이득제어단자를 접속시켜 전압 제어 증폭기(VCA)의 이득을 낮춘다.제2 스위치 제어신호(S2)는 도 10과 동일하다.

도 15는 본 발명의 제2 실시예에 따른 액정표시장치를 나타낸다.

도 15를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 액정패널(82)과, 액정패널(82)의 데이터라인들(D1 내지 Dm)에 고속 데이터를 공급하기 위한 데이터 고속 구동회로(151)와, 게이트라인들(G1 내지 Gn)에 스캔신호를 공급하기 위한 게이트 구동회로(153)와, 데이터 고속 구동회로(151)와 게이트 구동회로(153)를 제어하기 위한 타이밍 콘트롤러(150)와, 타이밍 콘트롤러(150)의 제어 하에 스위치 제어신호(151)를 발생하기 위한 스위치 콘트롤러(154)를 구비한다.

액정패널(82)은 도 8에 도시된 그 것과 실질적으로 동일한 구성으로 이루어진다.

데이터 고속 구동회로(151)는 도 9과 같이 구성되어 타이밍 콘트롤러(80)로부터의 데이터 제어신호(DDC(S1,S2))에 응답하여 1 수평기간(1H)의 초기에 디지털 비디오 데이터(RGB)에 부가 데이터를 가산하고 가산된 디지털 비디오 데이터에 대응하는 아날로그전압을 출력한다. 그리고 데이터 고속 구동회로(151)는 디지털 비디오 데이터(RGB)의 가산기간을 제외한 1 수평기간(1H)의 나머지 기간에 가산되지 않은 원래의 디지털 비디오 데이터(RGB)에 대응하는 아날로그전압을 출력한다. 데이터 고속 구동회로(151)에 의해 출력되는 아날로그전압은 데이터라인들(D1 내지 Dm)에 동시에 공급된다. 또한, 데이터 고속 구동회로(151)는 도 12 내지 도 14와 같이 구성되어 아날로그전압을 1 수평기간(1H)의 초기에 증폭하여 증폭된 아날로그전압을 데이터라인들(D1 내지 Dm)에 공급한 다음, 1 수평기간(1H)의 나머지기간에 원래의 디지털 비디오 데이터에 대응하는 아날로그전압을 데이터라인들(D1 내지 Dm)에 공급할 수도 있다.

게이트 구동회로(153)는 타이밍 콘트롤러(80)로부터의 게이트 제어신호(GDC)에 응답하여 스캔신호를 게이트라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터가 공급되는 액정패널(82)의 수평라인을 선택한다.

타이밍 콘트롤러(150)는 수직/수평 동기신호(V,H)와 메인클럭(MCLK)을 이용하여 게이트 구동회로(153)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 고속 구동회로(151)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 게이트 제어신호(GDC)는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 신호(GOE) 등을 포함한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(GSP), 소스 쉬프트 클럭(SSC), 소스 출력 신호(SOC), 극성신호(POL) 등을 포함한다. 그리고 타이밍 콘트롤러(80)는 디지털 비디오 데이터(RGB)를 데이터 구동회로(81)에 공급한다.

스위치 콘트롤러(154)는 타이밍 콘트롤러(150)와 데이터 고속 구동회로(151) 사이에 접속되어 타이밍 콘트롤러(150)의 제어 하에 도 9에 도시된 제1 스위치(S1), 도 13에 도시된 제3 스위치(S3) 및 도 14에 도시된 제4 스위치(S4)를 제어하기 위한 제1 스위치 제어신호(S1)를 발생하고 그 제1 스위치 제어신호(S1)를 데이터 고속 구동회로(151)에 공급한다. 그리고 스위치 콘트롤러(154)는 타이밍 콘트롤러(150)의 제어 하에 도 9에 도시된 제2 스위치(S2)와 도 14에 도시된 제5 스위치(S5)를 제어하기 위한 제2 스위치 제어신호(S2)를 발생하고 그 제2 스위치 제어신호(S2)를 데이터 고속 구동회로(151)에 공급한다.

본 발명의 제2 실시예에 따른 액정표시장치의 액정셀(Clc)은 도 10 및 도 11과 같이 원래의 데이터 전압보다 높은 전압을 충전하게 된다. 이러한 본 발명의 제2 실시예에 따른 액정표시장치는 종래의 타이밍 콘트롤러(150)를 그대로 이용할 수 있다.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 구동방법은 1 수평기간(1H)의 초기에 해당하는 액정셀(Clc)의 데이터 전압 충전기간 동안에 원래의 전압을 미리 설정된 전압만큼 가산하거나 증폭하여 액정의 응답속도를 빠르게 함으로써 동화상 구현시 화질을 향상시킴과 아울러 데이터 구동회로 내에 데이터 전압을 가산 또는 증폭하기 위한 회로와 스위치 회로를 추가함으로써 고속 구동회로의 하드웨어 구현을 단순화할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 도 9에 도시된 보조래치, 가산기, 스위치들(S1,S2)은 제1 래치(91)의 입력단과 출력단 사이에 설치되어 제2 래치(93)에 입력되기 전에 디지털 비디오 데이터를 가산할 수 도 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

입력 데이터를 저장하는 래치와,

상기 입력 데이터에 액정셀의 데이터 전압 충전기간 동안 액정셀이 디지털 비디오 데이터(RGB)의 계조값에 대응하는 목표전압까지 충전되게 하는 가산값으로써 실험적으로 결정된 부가 데이터를 가산하는 가산기와,

상기 래치와 동시에 상기 입력 데이터를 저장하고 저장된 데이터를 상기 가산기에 공급하기 위한 보조 래치와,

상기 부가 데이터가 가산된 상기 입력 데이터를 아날로그 전압으로 변환한 후에 상기 입력 데이터를 아날로그 전압으로 변환하는 데이터 변환기와,

상기 가산기와 상기 데이터 변환기 사이의 신호전송패스를 절환하기 위한 제1 스위치와,

상기 래치와 상기 데이터 변환기 사이의 신호전송패스를 절환하기 위한 제2 스위치를 구비하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 입력 데이터는 디지털 데이터인 것을 특징으로 하는 액정표시장치.
삭제
제 1 항에 있어서,

상기 제1 스위치는 1 수평기간의 초기 기간에 상기 가산기와 상기 데이터 변환기 사이의 신호전송패스를 접속하고 상기 초기 기간을 제외한 나머지 수평기간에 상기 가산기와 상기 데이터 변환기 사이의 신호전송패스를 개방시키는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,

상기 제2 스위치는 1 수평기간의 초기 기간에 상기 래치와 상기 데이터 변환기 사이의 신호전송패스를 개방하고 상기 초기 기간을 제외한 나머지 수평기간에 상기 래치와 상기 데이터 변환기 사이의 신호전송패스를 접속시키는 것을 특징으로 하는 액정표시장치.
입력 데이터를 아날로그 전압으로 변환하는 데이터 변환기와,

상기 아날로그 전압의 전압레벨을 조정하여 액정패널에 공급하고 상기 아날로그 전압을 그대로 상기 액정패널에 공급하는 출력회로를 구비하며,

상기 출력회로는 자신의 반전입력단자에 입력되는 전압 즉 부가전압만큼 가산된 아날로그 감마전압과 가산되지 않은 아날로그 감마전압을 자신의 이득만큼 반전 증폭하여 데이터라인에 공급하는 증폭기 또는 자신의 이득단자에 입력되는 전류값에 의해 결정되는 이득값만큼 상기 데이터변환기로부터 입력되는 아날로그 감마전압을 증폭하여 데이터라인에 공급하는 전압 제어 증폭기를 포함하는 것을 특징으로 하는 액정표시장치.
삭제
제 6 항에 있어서,

상기 증폭기를 포함할 경우에 출력회로는

상기 아날로그 전압이 공급되는 제1 저항과,

부가 전압을 발생하는 부가 전압원과,

상기 부가 전압원에 접속된 제2 저항과,

상기 제2 저항에 접속되는 스위치를 구비하는 것을 특징으로 하는 액정표시장치.
제 8 항에 있어서,

상기 스위치는 1 수평기간의 초기 기간에 상기 제2 저항과 상기 증폭기의 입력단자 사이의 신호전송패스를 접속하고 상기 초기 기간을 제외한 나머지 수평기간에 상기 제2 저항과 상기 증폭기의 입력단자 사이의 신호전송패스를 개방시키는 것을 특징으로 하는 액정표시장치.
제 6 항에 있어서,

상기 전압 제어 증폭기를 포함할 경우에 출력회로는,

기준전압을 발생하는 기준전압원과,

상기 기준전압원에 접속된 제1 스위치와,

상기 기준전압원에 접속된 제2 스위치를 구비하는 것을 특징으로 하는 액정표시장치.
제 10 항에 있어서,

상기 출력회로는,

상기 제1 스위치와 상기 전압 제어 증폭기 사이에 접속된 제1 저항과,

상기 제2 스위치와 상기 전압 제어 증폭기 사이에 접속되며 상기 제1 저항의 저항값보다 작은 저항값을 가지는 제2 저항을 더 구비하는 것을 특징으로 하는 액정표시장치.
제 11 항에 있어서,

상기 제1 스위치는 1 수평기간의 초기 기간에 상기 제1 저항과 상기 기준전압원 사이의 신호전송패스를 접속하고 상기 초기 기간을 제외한 나머지 수평기간에 상기 제1 저항과 상기 기준전압원 사이의 신호전송패스를 개방시키며,

상기 제2 스위치는 1 수평기간의 초기 기간에 상기 제2 저항과 상기 기준전압원 사이의 신호전송패스를 개방하고 상기 초기 기간을 제외한 나머지 수평기간에 상기 제2 저항과 상기 기준전압원 사이의 신호전송패스를 접속시키는 것을 특징으로 하는 액정표시장치.
입력 데이터를 래치를 통해 저장하는 단계와,

상기 입력 데이터에 액정셀의 데이터 전압 충전기간 동안 액정셀이 디지털 비디오 데이터(RGB)의 계조값에 대응하는 목표전압까지 충전되게 하는 가산값으로써 실험적으로 결정된 부가 데이터를 가산기를 통해 가산하는 단계와,

상기 래치와 동시에 상기 입력 데이터를 저장하고 저장된 데이터를 상기 가산기에 보조 래치를 통해 공급하는 단계와,

상기 부가데이터가 가산된 상기 입력 데이터를 제1 아날로그 전압으로 변환한 후에 상기 입력 데이터를 제2 아날로그 전압으로 데이터 변환기를 통해 변환하는 단계와,

상기 가산기와 상기 데이터 변환기 사이의 신호전송패스를 제1 스위치를 통해 절환하는 단계와,

상기 래치와 상기 데이터 변환기 사이의 신호 전송패스를 제2 스위치를 통해 절환하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 13 항에 있어서,

상기 입력 데이터는 디지털 데이터인 것을 특징으로 하는 액정표시장치의 구동방법.
제 13 항에 있어서,

상기 제1 아날로그 전압은 1 수평기간의 초기 기간에 액정패널에 공급되는 것을 특징으로 하는 액정표시장치의 구동방법.
제 15 항에 있어서,

상기 제2 아날로그 전압은 상기 초기 기간을 제외한 나머지 수평기간에 상기 액정패널에 공급되는 것을 특징으로 하는 액정표시장치의 구동방법.
입력 데이터를 아날로그 전압으로 변환하는 단계와,

상기 아날로그 전압의 전압레벨을 조정하여 액정패널에 공급하고 상기 아날로그 전압을 그대로 상기 액정패널에 공급하는 단계를 포함하며,

상기 아날로그 전압의 전압레벨을 조정하여 액정패널에 공급하고 상기 아날로그 전압을 그대로 상기 액정패널에 공급하는 단계는

자신의 반전입력단자에 입력되는 전압 즉 부가전압만큼 가산된 아날로그 감마전압과 가산되지 않은 아날로그 감마전압을 자신의 이득만큼 반전 증폭하여 데이터라인에 증폭기를 통해 공급하거나 자신의 이득단자에 입력되는 전류값에 의해 결정되는 이득값만큼 데이터변환기로부터 입력되는 아날로그 감마전압을 증폭하여 데이터라인에 전압 제어 증폭기를 통해 공급하는 것을 특징으로 하는 액정표시장치의 구동방법.
삭제
제 17 항에 있어서,

상기 전압레벨이 조정된 아날로그 전압은 1 수평기간의 초기 기간에 상기 액정패널에 공급되는 것을 특징으로 하는 액정표시장치의 구동방법.
제 19 항에 있어서,

상기 전압레벨이 미조정된 아날로그 전압은 상기 초기 기간을 제외한 나머지 수평기간에 상기 액정패널에 공급되는 것을 특징으로 하는 액정표시장치의 구동방법.