JPH05328011A - 光電変換装置 - Google Patents

光電変換装置

Info

Publication number
JPH05328011A
JPH05328011A JP4158790A JP15879092A JPH05328011A JP H05328011 A JPH05328011 A JP H05328011A JP 4158790 A JP4158790 A JP 4158790A JP 15879092 A JP15879092 A JP 15879092A JP H05328011 A JPH05328011 A JP H05328011A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
voltage
current
capacitor
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4158790A
Other languages
English (en)
Inventor
Hiroyuki Takahashi
啓行 高橋
Toru Kanno
透 管野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Research Institute of General Electronics Co Ltd
Ricoh Co Ltd
Original Assignee
Ricoh Research Institute of General Electronics Co Ltd
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Research Institute of General Electronics Co Ltd, Ricoh Co Ltd filed Critical Ricoh Research Institute of General Electronics Co Ltd
Priority to JP4158790A priority Critical patent/JPH05328011A/ja
Publication of JPH05328011A publication Critical patent/JPH05328011A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

(57)【要約】 【目的】 光の入射強度に対する出力電圧の直線性を改
善することが可能である。 【構成】 光電変換部1に一定光量の光を入射すると、
光電変換部1で発生した電流は、コンデンサ2に流入
し、このコンデンサ2の電圧がゲート電圧としてトラン
ジスタ4に加わる。リセット解除後、スイッチ5をオン
・オフ動作させると、スイッチ5がオンとなったときに
トランジスタ4の相互コンダクタンスは、スイッチ5か
らのノイズ電流INの供給によって大きくなり、従っ
て、信号電流IDの変化によるトランジスタ4のゲート
・ソース間電圧の変化を小さくさせることができる。こ
れにより、信号電流IDの変化に対するゲート・ソース
間電圧の変化をほぼリニアなものにすることができ、ト
ランジスタ4の出力電圧を光の入射強度にほぼ比例した
ものにすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、画像読取装置などに利
用される光電変換装置に関する。
【0002】
【従来の技術】図6は従来の光電変換装置の構成図であ
る。この光電変換装置は、入力した光の強度に比例した
電流を発生する光電変換部1と、光電変換部1からの出
力電流に応じた電圧を蓄積するコンデンサ2と、コンデ
ンサ2を一定時間ごとに放電させるためのスイッチ3
と、コンデンサ2に蓄積された電圧に基づき信号電流を
発生し、該信号電流に応じた出力電圧を発生するトラン
ジスタ4と、トランジスタ4からの出力電圧を蓄積する
コンデンサ6と、コンデンサ6を放電させるためのスイ
ッチ7と、スイッチ7がオンの間、トランジスタ4から
の信号電流がコンデンサ6に流れるのを遮断するための
スイッチ5と、コンデンサ6の電圧を出力端子9に選択
して出力する出力ビット選択スイッチ8と、各スイッチ
3,5,7,8への制御信号を発生するシフトレジスタ
10,11とを有している。なお、上記トランジスタ4
には、Nチャネル型MOSトランジスタが用いられてお
り、そのゲートにはコンデンサ2の電圧がゲート電圧と
して加わり、これに応じてソース・ドレイン間にドレイ
ン電流が流れ、スイッチ5がオンのときにコンデンサ6
に加わるようになっている。また、図6の光電変換装置
は、各ビットがアレイ状に配列されている光電変換素子
の1ビットに対応したものとなっており、この場合、上
記出力端子9は他のビットの出力にも接続され、上記出
力ビット選択スイッチ8によってビット選択がなされる
ようになっている。
【0003】次にこのような構成の光電変換装置の動作
を図7(a)乃至(e)のタイムチャートを用いて説明
する。先づ、シフトレジスタ10,11の動作について
説明する。シフトレジスタ10,11は図7(b)に示
すクロック信号CLKに同期して動作し、シフトレジス
タ10の入力端子D1に図7(a)のように入力信号D
ATAが加わると、シフトレジスタ10からはクロック
信号CLKの立上りから1クロック周期にわたって、図
7(c)に示すように、ハイレベルHの信号S1が出力
される。これにより、出力ビット選択スイッチ8がオン
になり、この装置のコンデンサ6の電圧が選択されて出
力端子9に出力される。次いで、次のクロック信号CL
Kの立上りでシフトレジスタ10からの信号S1がシフ
トレジスタ11に転送され、シフトレジスタ11の出力
端Q2からは、図7(d)に示すように、1クロック周
期にわたってハイレベルHの信号S2が出力される。こ
れにより、スイッチ3,7がオンになってコンデンサ
2,6がリセットされる。スイッチ3,7がオンになっ
てコンデンサ2,6がリセットされている期間中は、図
7(e)に示すように、シフトレジスタ11の他方の出
力端Q2からのロウレベルLの信号S3によってスイッ
チ5はオフとなり、トランジスタ4からコンデンサ6へ
の電流がカットされる。
【0004】シフトレジスタ10,11からの信号S
1,S2,S3によりスイッチ3,5,7,8の制御が
上記のようになされ、シフトレジスタ11から信号S2
が出力された後、この信号S2は、シフトレジスタ11
の出力端Q2に接続されている次のビットのシフトレジ
スタ(図示せず)に入力する。これによって、出力端子
9には、ビットごとの光電変換結果が順次時系列で選択
され出力される。
【0005】いま、光電変換部1に一定光量の光を入射
した場合を考える。この場合、光電変換部1で発生した
電流は、トランジスタ4の入力インピーダンスが非常に
高いため、大部分がコンデンサ2に流入する。従って、
コンデンサ2の電圧は、シフトレジスタ11から信号S
2が発生しスイッチ3がオンとなってコンデンサ2がリ
セットされ、次いでスイッチ3がオフとなってリセット
が解除された後、光電変換部1からの電流により、リセ
ット解除後の経過時間にほぼ比例して上昇し、この電圧
がゲート電圧としてトランジスタ4に加わる。トランジ
スタ4においては、リセット解除直後は、ゲート電圧が
0Vとなっているため、ゲート・ソース間電圧がほぼ0
Vとなり、最大の電流IDSS(すなわち飽和ドレイン電
流:ゲート・ソース間電圧が0Vのときに流れるソース
・ドレイン電流)が流れ、しかる後、ドレイン電流は減
ずるが、ゲート・ソース間電圧が上記のようにリセット
解除後の経過時間にほぼ比例して変化するため、あるド
レイン電流IDで一定となる。その後は、ドレイン電流
Dによって決まるゲート・ソース間電圧だけ直流レベ
ルがシフトした状態で、出力電圧が入力電圧に追従する
所謂ソースフォロワとして動作する。
【0006】このように、トランジスタ4の出力電圧を
トランジスタ4の入力電圧(ゲート・ソース間電圧)に
応じて,換言すれば光の入射強度に応じて変化させるこ
とができ、トランジスタ4の出力電圧を所定の蓄積時間
継続してコンデンサ6に蓄積させ、これを所定の蓄積時
間経過時に,すなわち次のリセット直前に出力端子9に
与えることで、光電変換結果を出力することができる。
【0007】
【発明が解決しようとする課題】しかしながら、一般
に、MOSトランジスタのゲート・ソース間電圧は、ソ
ース・ドレイン電流のべき乗関数であり、出力電圧はゲ
ート電圧にゲート・ソース間電圧を加算したものである
ため、トランジスタの出力電圧は、光の入射強度に比例
したものとはならない。上述した従来の光電変換装置で
は、この点について何ら考慮しておらず、所定の蓄積時
間経過時のトランジスタ4の出力電圧をコンデンサ2,
6の次のリセット直前に光電変換結果として出力してい
たので、光の入射強度に対する直線性が良くないという
欠点があった。従って、従来では、次段の処理回路で出
力電圧を補正する必要があった。
【0008】また、上述した従来の光電変換装置におい
て、光電変換部1に光が入射していない場合を考える
と、この場合においても、コンデンサ2,6のリセット
解除直後は、上述したと同様に、ゲート・ソース間電圧
がほぼ0Vとなり、最大の電流IDSSが電流が流れる。
この状態では、トランジスタ4の出力インピーダンスが
極めて低いため、コンデンサ6には急激に電流が流れ、
電圧が急峻に立ち上がる。ところで、光電変換部1に光
が入射していないときには、光電変換部1からの電流が
ほとんど流れないので、トランジスタ4のゲート・ソー
ス間電圧は、ほぼ“0”となっている。従って、リセッ
ト解除直後は、コンデンサ6に急激に電流が流れてコン
デンサ6の電圧が急峻に立ち上がるが、その後は、トラ
ンジスタ4のソース・ドレイン電流IDがIDSSから減少
する。このようにドレイン電流IDが減少すると、それ
に伴なってトランジスタ4の出力インピーダンスが高く
なり、この結果、この出力インピーダンスとコンデンサ
6のキャパシタンスとで定まる時定数が大きくなって、
コンデンサ6の電圧変化は図8に符号Aで示すように、
遅いものとなる。上述した従来の光電変換装置では、こ
の点についても何ら考慮しておらず、所定の蓄積時間経
過時にこれをオフセット電圧として出力するようにして
いたので、蓄積時間を変えて動作させようとする場合、
上記大きな時定数に伴なう電圧変化の遅れに伴ないオフ
セット電圧が変化してしまうという欠点があった。この
場合にも、このオフセット電圧の変動を予め見込んで、
次段の処理回路の許容入力範囲を設定する必要があっ
た。
【0009】本発明は、光の入射強度に対する出力電圧
の直線性を改善することができ、さらに蓄積時間を変え
る場合にもこれに依存せずに一定のオフセット電圧を出
力させることの可能な光電変換装置を提供することを目
的としている。
【0010】
【課題を解決するための手段および作用】上記目的を達
成するために、請求項1記載の発明では、入力光の強度
に比例した電流を発生し、該電流に応じた電圧を蓄積す
る光電変換手段と、該光電変換手段に蓄積された電圧に
基づき信号電流を発生し、該信号電流に応じた出力電圧
を発生する出力電圧発生手段と、該出力電圧を蓄積し、
所定期間蓄積された出力電圧を光電変換結果として出力
する蓄積出力手段と、前記出力電圧発生手段において発
生する信号電流に重畳させる形でノイズ電流を供給する
ノイズ電流供給手段とを備えていることを特徴としてい
る。
【0011】また、請求項2記載の発明では、上記出力
電圧発生手段は、Nチャネル型またはPチャネル型のM
OS型FETで構成され、上記光電変換手段に蓄積され
た電圧は該MOS型FETのゲートに加わり、該電圧に
応じてソース・ドレイン電流を信号電流として発生する
ようになっている。
【0012】また、請求項3記載の発明では、上記出力
電圧発生手段は、接合型FETで構成されている。
【0013】また、請求項4記載の発明では、上記ノイ
ズ電流供給手段は、上記出力電圧発生手段で発生する信
号電流を前記蓄積出力手段に与えたり遮断したりするよ
う所定のタイミング周期でオン・オフ制御される切替手
段を有し、ノイズ電流は該切替手段がオンとなるときに
切替手段内の寄生容量に基づき発生する。
【0014】また、請求項5記載の発明では、上記ノイ
ズ電流供給手段は、所定のタイミング周期で充電される
コンデンサを有し、ノイズ電流は該コンデンサからの放
電により発生する。
【0015】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本発明に係る光電変換装置の第1の実施例
の構成図である。なお、図1において、図6と同様の個
所には同じ符号を付している。この第1の実施例では、
光電変換装置は、図6に示した光電変換装置と同様に、
入力した光の強度に比例した電流を発生する光電変換部
1と、光電変換部1からの出力電流に応じた電圧を蓄積
するコンデンサ2と、コンデンサ2を一定時間ごとに放
電させるためのスイッチ3と、コンデンサ2に蓄積され
た電圧に基づき信号電流を発生し、該信号電流に応じた
出力電圧を発生するNチャネル型のMOSトランジスタ
4と、トランジスタ4からの出力電圧を蓄積するコンデ
ンサ6と、コンデンサ6を放電させるためのスイッチ7
と、トランジスタ4からの信号電流がコンデンサ6に流
れるのを遮断するためのスイッチ5と、コンデンサ6の
電圧を出力端子9に選択して出力する出力ビット選択ス
イッチ8とを有している。
【0016】また、各スイッチ3,5,7,8への制御
信号を発生するのに、シフトレジスタ10,11を有し
ており、この際、スイッチ5への制御信号を発生するた
めに、さらにAND回路12が設けられている。すなわ
ち、AND回路12には、シフトレジスタ11の出力端
Q2からの信号S3とクロック信号CLKとが入力し、
AND回路12は、これらの信号の論理積をとって論理
積信号S4を出力するようになっており、スイッチ5
は、AND回路12からの信号S4によってオン・オフ
制御されるようになっている。なお、第1の実施例にお
いて、スイッチ5は、内部に例えばMOSトランジスタ
を有し、MOSトランジスタが信号S4によってオン・
オフすることで切替制御がなされるようになっている。
【0017】次にこのような構成の光電変換装置の動作
を図2(a)乃至(f)のタイムチャートを用いて説明
する。シフトレジスタ10,11は図2(b)に示すク
ロック信号CLKに同期して動作し、シフトレジスタ1
0の入力端D1に図2(a)のように入力信号DATA
が加わると、シフトレジスタ10からはクロック信号C
LKの立上りから1クロック周期にわたって、図2
(c)に示すように、ハイレベルHの信号S1が出力さ
れる。これにより、出力ビット選択スイッチ8がオンに
なり、この装置のコンデンサ6の電圧が選択されて出力
端子9に出力される。次いで、次のクロック信号CLK
の立上りでシフトレジスタ10からの信号S1がシフト
レジスタ11に転送され、シフトレジスタ11の出力端
Q2からは、図2(d)に示すように1クロック周期に
わたってハイレベルHの信号S2が出力される。これに
より、スイッチ3,7がオンになってコンデンサ2,6
がリセットされる。
【0018】スイッチ3,7がオンになってコンデンサ
2,6がリセットされている期間中は、シフトレジスタ
11の他方の出力端Q2からは、図2(e)に示すよう
にロウレベルLの信号S3が出力されている。換言すれ
ば、シフトレジスタ11の他方の出力端Q2からの信号
S3は、上記リセット期間中以外は、ハイレベルHの状
態にある。従って、AND回路12からは、図2(f)
に示すように上記リセット期間中を除いてクロック信号
CLKと同期した信号S4が出力される。すなわち、こ
の信号S4はリセット期間中はロウレベルLの状態にあ
るが、リセット期間中以外はクロック信号CLKと同じ
ものとなる。この信号S4によりスイッチ5のオン・オ
フが制御されるので、スイッチ5は、上記リセット期間
中は、オフの状態にあり、上記リセット期間中以外はク
ロック信号CLKに同期してオン・オフする。
【0019】この際、スイッチ5がオフのときには、ト
ランジスタ4のソースがコンデンサ6と切り離されるた
め、信号電流,すなわちソース・ドレイン電流IDが減
少して“0”になり、ソースの電位はスイッチ5がオン
のときよりも上がる。この状態で、スイッチ5をオンに
したときは、スイッチ5内部のMOSトランジスタのゲ
ート・ドレインやゲート・ソース間の寄生容量を通して
パルス状の電流,すなわちノイズ電流INが流れる。こ
のノイズ電流INにより、トランジスタ4の見かけ上の
相互コンダクタンスgmは次式のようになる。なお、V
GSはゲート・ソース間電圧,VDはドレイン電圧であ
る。
【0020】
【数1】gm=d(ID+IN)/dVGS|VD=const.
【0021】上式からわかるように、スイッチ5をオフ
からオンに切り換えると、ノイズ電流INがスイッチ5
から供給されることによって、トランジスタ4の相互コ
ンダクタンスgmは大きくなる。この第1の実施例で
は、クロック信号CLKに同期させてスイッチ5をオン
・オフ動作させることで、スイッチ5がオンとなったと
きのトランジスタ4の相互コンダクタンスgmを大きく
することを意図している。
【0022】いま、光電変換部1に一定光量の光を入射
した場合を考える。この場合、光電変換部1で発生した
電流は、コンデンサ2に流入し、このコンデンサ2の電
圧がゲート電圧としてトランジスタ4に加わる。トラン
ジスタ4においては、前述したと同様に、リセット解除
直後は、ゲート電圧が0Vとなっているため、ゲート・
ソース間電圧がほぼ0Vとなり、最大の電流IDSSが流
れ、しかる後、ドレイン電流は減少するが、ゲート・ソ
ース間電圧がリセット解除後の経過時間にほぼ比例して
変化するため、あるドレイン電流IDで一定となる。そ
の後は、ドレイン電流IDによって決まるゲート・ソー
ス間電圧だけ直流レベルがシフトした状態で、出力電圧
が入力電圧に追従するソースフォロワとして動作する。
【0023】ところで、リセット解除後、スイッチ5を
オン・オフ動作させると、スイッチ5がオンとなったと
きにトランジスタ4の相互コンダクタンスgmは、スイ
ッチ5からのノイズ電流INの供給によって大きくな
り、従って、信号電流IDの変化によるゲート・ソース
間電圧VGSの変化を小さくさせることができる。これに
より、信号電流IDの変化に対するゲート・ソース間電
圧VGSの変化をほぼリニアなものにすることができ、ト
ランジスタ4の出力電圧を光の入射強度にほぼ比例した
ものにすることができる。すなわち、光の入射強度に対
する出力電圧の直線性を改善することができる。
【0024】次表は、光電変換部1に光を入射し、リセ
ット直前のゲート電圧を最大1Vとなるように変化させ
て出力電圧を測定して回帰直線を計算し、測定値の回帰
直線からのずれを求めたものである。これらのことから
も明らかなように、ノイズ電流によって直線性が改善さ
れることがわかる。
【0025】
【表1】
【0026】また、光電変換部1に光が入射していない
場合を考えると、この場合においても、コンデンサ2,
6のリセット解除直後は、上述したと同様に、ゲート・
ソース間電圧がほぼ0Vとなり、最大の電流IDSSが流
れる。この状態では、トランジスタ4の出力インピーダ
ンスが極めて低いため、コンデンサ6には急激に電流が
流れ、電圧が急峻に立ち上がる。ところで、光電変換部
1に光が入射していないときには、光電変換部1からの
電流がほとんど流れないので、トランジスタ4のゲート
・ソース間電圧は、ほぼ“0”となっている。従って、
リセット解除直後は、コンデンサ6に急激に電流が流れ
てコンデンサ6の電圧が急峻に立ち上がるが、その後
は、トランジスタ4のソース・ドレイン電流IDがIDSS
から減少する。このようにリセット解除後、時間の経過
とともにドレイン電流IDが減少するが、この第1の実
施例では、スイッチ5をオンにしたときにノイズ電流I
Nが発生するので、全体の電流値は差程減少せず、従っ
て、トランジスタ4の出力インピーダンスは差程高くな
らない。この結果、この出力インピーダンスとコンデン
サ6のキャパシタンスとで定まる時定数を従来に比べ小
さくすることができて、コンデンサ6の電圧の立ち上が
りを速めることができる。図8の符号Bは、光電変換部
1に光が入射していない場合のこの第1の実施例による
コンデンサ6の電圧変化を示しており、これを図8の符
号Aに示す従来の電圧変化と比べればわかるように、コ
ンデンサ6の電圧は迅速に立ち上がり、一定の電圧とな
る。
【0027】図3は本発明に係る光電変換装置の第2の
実施例の構成図である。この第2の実施例では、スイッ
チ5をクロック信号CLKに同期させてオン・オフ動作
させるかわりに、コンデンサ17をトランジスタ4のソ
ースに接続し、このコンデンサ17にAND回路12か
らの信号S4を電圧として印加し、このコンデンサ17
を通してノイズ電流INを供給するようになっている。
【0028】このような構成においても、上述した第1
の実施例と同様に、コンデンサ17から供給されるノイ
ズ電流INにより、トランジスタ4の相互コンダクタン
スgmを高め、光の入射強度に対する出力電圧の直線性
を改善することができる。また、コンデンサ6の電圧の
立ち上がりを速めることができ、蓄積時間を変える場合
にもほぼ一定のオフセット電圧を出力させることができ
る。
【0029】なお、上述したような光電変換装置は、各
ビットがアレイ状に配列されている光電変換素子の1ビ
ットに対応したものとなっている。この場合、第1の実
施例では、ノイズ電流INをスイッチ5から供給するの
で、スイッチ5の寄生容量がロットごとにばらつくこと
に帰因して、ノイズ電流INが各光電変換装置ごとにば
らつき、オフセット電圧が各ビットごとにばらつく恐れ
がある。これに対し、第2の実施例では、各ビットの光
電変換装置に同じ特性,精度をもつコンデンサ17を設
けることによって、ノイズ電流INのばらつきを抑え、
オフセット電圧が各ビットごとにばらつくという事態を
回避することができる。
【0030】図4,図5は本発明に係る光電変換装置の
第3,第4の実施例の構成図である。図4に示す第3の
実施例は、図1に示した第1の実施例に対応した構成の
ものであり、また、図5に示す第4の実施例は、図3に
示した第2の実施例に対応した構成のものであって、第
3,第4の実施例では、Nチャネル型MOSトランジス
タ4のかわりに、Pチャネル型MOSトランジスタ18
を用い、これに対応させてスイッチ等の接続を変更した
ものとなっている。
【0031】光電変換結果の出力制御用のトランジスタ
としてNチャネル型MOSトランジスタのかわりに、P
チャネル型MOSトランジスタを用いる場合にも、Nチ
ャネル型MOSトランジスタを用いる第1,第2の実施
例の場合と全く同様の動作を行なわせ、同様の効果を得
ることができる。
【0032】また、上記各実施例では、出力電圧を発生
するトランジスタに、デプレションMOS型FETを用
いたが、これのかわりに接合型FETを用いることも可
能であり、その場合にも上記各実施例と同様の効果を得
ることができる。
【0033】
【発明の効果】以上に説明したように、請求項1乃至5
記載の発明によれば、ノイズ電流を発生させて出力電圧
発生手段の相互コンダクタンスを高くするようにしてい
るので、信号電流の変化によるゲート・ソース間電圧の
変化を小さくして光の入射強度に対する出力電圧の直線
性を改善することができ、また、出力電圧の立ち上がり
を速め、出力電圧の蓄積時間を変える場合にもこれに依
存せず一定のオフセット電圧を出力させることができ
る。
【0034】特に、請求項4記載の発明によれば、ノイ
ズ電流供給手段として、出力電圧発生手段からの出力電
圧をリセット時に蓄積出力手段に与えるのを遮断する既
存の切替手段を用いることができるので、ハードウェア
量の増加を抑えて、上記効果を得ることができる。
【0035】また、請求項5記載の発明によれば、ノイ
ズ電流をコンデンサからの放電により発生するようにし
ているので、例えばアレイ状に配列されている光電変換
素子の各ビットにこの光電変換装置が用いられる場合、
オフセット電圧が各ビットごとにばらつくという事態を
回避することができる。
【図面の簡単な説明】
【図1】本発明に係る光電変換装置の第1の実施例の構
成図である。
【図2】(a)乃至(f)は図1の光電変換装置の動作
を説明するためのタイムチャートである。
【図3】本発明に係る光電変換装置の第2の実施例の構
成図である。
【図4】本発明に係る光電変換装置の第3の実施例の構
成図である。
【図5】本発明に係る光電変換装置の第4の実施例の構
成図である。
【図6】従来の光電変換装置の構成図である。
【図7】(a)乃至(e)は図6の光電変換装置の動作
を説明するためのタイムチャートである。
【図8】トランジスタからの出力電圧を蓄積するコンデ
ンサの電圧変化を示す図である。
【符号の説明】
1 光電変換部 2 コンデンサ 3 スイッチ 4 トランジスタ 5 スイッチ 6 コンデンサ 7 スイッチ 8 スイッチ 10,11 シフトレジスタ 12 AND回路 17 コンデンサ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 入力光の強度に比例した電流を発生し、
    該電流に応じた電圧を蓄積する光電変換手段と、該光電
    変換手段に蓄積された電圧に基づき信号電流を発生し、
    該信号電流に応じた出力電圧を発生する出力電圧発生手
    段と、該出力電圧を蓄積し、所定期間蓄積された出力電
    圧を光電変換結果として出力する蓄積出力手段と、前記
    出力電圧発生手段において発生する信号電流に重畳させ
    る形でノイズ電流を供給するノイズ電流供給手段とを備
    えていることを特徴とする光電変換装置。
  2. 【請求項2】 請求項1記載の光電変換装置において、
    前記出力電圧発生手段は、Nチャネル型またはPチャネ
    ル型のMOS型FETで構成され、前記光電変換手段に
    蓄積された電圧は該MOS型FETのゲートに加わり、
    該電圧に応じてソース・ドレイン電流を信号電流として
    発生するようになっていることを特徴とする光電変換装
    置。
  3. 【請求項3】 請求項1記載の光電変換装置において、
    前記出力電圧発生手段は、接合型FETで構成されてい
    ることを特徴とする光電変換装置。
  4. 【請求項4】 請求項1記載の光電変換装置において、
    前記ノイズ電流供給手段は、前記出力電圧発生手段で発
    生する信号電流を前記蓄積出力手段に与えたり遮断した
    りするよう所定のタイミング周期でオン・オフ制御され
    る切替手段を有し、ノイズ電流は該切替手段がオンとな
    るときに切替手段内の寄生容量に基づき発生するように
    なっていることを特徴とする光電変換装置。
  5. 【請求項5】 請求項1記載の光電変換装置において、
    前記ノイズ電流供給手段は、所定のタイミング周期で充
    電されるコンデンサを有し、ノイズ電流は該コンデンサ
    からの放電により発生することを特徴とする光電変換装
    置。
JP4158790A 1992-05-26 1992-05-26 光電変換装置 Pending JPH05328011A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4158790A JPH05328011A (ja) 1992-05-26 1992-05-26 光電変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4158790A JPH05328011A (ja) 1992-05-26 1992-05-26 光電変換装置

Publications (1)

Publication Number Publication Date
JPH05328011A true JPH05328011A (ja) 1993-12-10

Family

ID=15679404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4158790A Pending JPH05328011A (ja) 1992-05-26 1992-05-26 光電変換装置

Country Status (1)

Country Link
JP (1) JPH05328011A (ja)

Similar Documents

Publication Publication Date Title
US5477182A (en) Delay circuit for delaying differential signals includes separately controllable first and second load and clamp circuits for effecting different delay times
JPH07154221A (ja) 遅延回路
US20060028253A1 (en) Power-on reset circuit
US6750685B1 (en) Apparatus and method for a bi-directional charge driver circuit
JP2738335B2 (ja) 昇圧回路
US5235218A (en) Switching constant current source circuit
JP3068752B2 (ja) 半導体装置
JPH05328011A (ja) 光電変換装置
US10826466B1 (en) Digital output buffer circuits with reduced input/output delay
JP2870464B2 (ja) 可変遅延回路
KR100234564B1 (ko) 아날로그 지연회로
TWI777831B (zh) 具備共享電路架構的電阻電容振蕩器
US5874842A (en) Sample and hold circuit having quick resetting function
CN113014240B (zh) 一种信号开关管的控制电路以及模拟开关电路
JP3159182B2 (ja) 半導体装置の出力回路
US7019563B2 (en) Waveform shaping circuit
KR100266638B1 (ko) 파워 온 리셋회로
JPH0360207B2 (ja)
JP3047828B2 (ja) コンパレータ回路
JPH05232149A (ja) ピークホールド回路
JPH079457Y2 (ja) ブレーク・ビフォア・メーク制御回路
KR900000486B1 (ko) 씨모오스 시간 지연회로
KR100672740B1 (ko) 비교회로
JPH07154166A (ja) 演算増幅回路
JP3653718B2 (ja) 電流出力装置