JPH05327805A - 復調回路 - Google Patents
復調回路Info
- Publication number
- JPH05327805A JPH05327805A JP4152930A JP15293092A JPH05327805A JP H05327805 A JPH05327805 A JP H05327805A JP 4152930 A JP4152930 A JP 4152930A JP 15293092 A JP15293092 A JP 15293092A JP H05327805 A JPH05327805 A JP H05327805A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase error
- detection circuit
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 復調回路における温度変化や時間経過等によ
る周波数ずれを補正して位相測定の精度を安定化する。 【構成】 ボータイミング抽出回路１，基準発振器３，
及び位相変化検出回路２とを有するπ/4シフトＱＰＳＫ
信号の受信機の復調回路に、位相変化の±π/4，±3/4
πラジアンからのずれを検出する位相誤差検出回路４
と、位相誤差検出回路からの位相誤差情報をもとに位相
誤差を減少するような電圧データを発生する電圧データ
発生器５と、この電圧データ発生器５の出力をアナログ
の制御電圧に変換するディジタル・アナログ変換器６と
を備え、電圧制御型発振器として構成される前記基準発
振器３の発振周波数をディジタル・アナログ変換器から
の制御電圧により制御する構成とする。
る周波数ずれを補正して位相測定の精度を安定化する。 【構成】 ボータイミング抽出回路１，基準発振器３，
及び位相変化検出回路２とを有するπ/4シフトＱＰＳＫ
信号の受信機の復調回路に、位相変化の±π/4，±3/4
πラジアンからのずれを検出する位相誤差検出回路４
と、位相誤差検出回路からの位相誤差情報をもとに位相
誤差を減少するような電圧データを発生する電圧データ
発生器５と、この電圧データ発生器５の出力をアナログ
の制御電圧に変換するディジタル・アナログ変換器６と
を備え、電圧制御型発振器として構成される前記基準発
振器３の発振周波数をディジタル・アナログ変換器から
の制御電圧により制御する構成とする。
Description
【０００１】
【産業上の利用分野】本発明はπ/4シフトＱＰＳＫ信号
受信機の復調回路に関し、特に復調回路の基準発振器の
周波数安定化回路に関する。
受信機の復調回路に関し、特に復調回路の基準発振器の
周波数安定化回路に関する。
【０００２】
【従来の技術】従来の復調回路は、図３に示すようにπ
/4シフトＱＰＳＫ信号Ｓ1 からボータイミングを抽出
し、ボータイミング信号Ｓ2 を出力するボータイミング
抽出回路１と、π/4シフトＱＰＳＫ信号Ｓ1 の搬送波周
波数のＮ倍の基準信号ＳR を発生する基準発振器７と、
ボータイミング信号Ｓ2 で決定される各ボー区間でのπ
/4シフトＱＰＳＫ信号Ｓ1 の位相変化を、基準信号ＳR
を参照して測定し、位相変化情報Ｄ1 を出力する位相変
化検出回路２を有している。
/4シフトＱＰＳＫ信号Ｓ1 からボータイミングを抽出
し、ボータイミング信号Ｓ2 を出力するボータイミング
抽出回路１と、π/4シフトＱＰＳＫ信号Ｓ1 の搬送波周
波数のＮ倍の基準信号ＳR を発生する基準発振器７と、
ボータイミング信号Ｓ2 で決定される各ボー区間でのπ
/4シフトＱＰＳＫ信号Ｓ1 の位相変化を、基準信号ＳR
を参照して測定し、位相変化情報Ｄ1 を出力する位相変
化検出回路２を有している。
【０００３】
【発明が解決しようとする課題】このような従来の復調
回路では、基準発振器７の周波数が固定であるため、温
度変化や時間経過などにより周波数にずれが生じ、位相
測定の精度が安定しないという問題点があった。本発明
の目的は、温度変化や時間経過等による周波数ずれを補
正して位相測定の精度を安定化した復調回路を提供する
ことにある。
回路では、基準発振器７の周波数が固定であるため、温
度変化や時間経過などにより周波数にずれが生じ、位相
測定の精度が安定しないという問題点があった。本発明
の目的は、温度変化や時間経過等による周波数ずれを補
正して位相測定の精度を安定化した復調回路を提供する
ことにある。
【０００４】
【課題を解決するための手段】本発明は、ボータイミン
グ抽出回路，基準発振器，及び位相変化検出回路とを有
するπ/4シフトＱＰＳＫ信号の受信機の復調回路におい
て、基準発振器を発振周波数の可変な電圧制御型基準発
振器で構成し、位相変化の±π/4，±3/4 πラジアンか
らのずれを検出する位相誤差検出回路と、前記位相誤差
検出回路から出力される位相誤差情報をもとに位相誤差
を減少するような電圧データを発生する電圧データ発生
器と、前記電圧データ発生器から出力される電圧データ
をアナログの制御電圧に変換するディジタル・アナログ
変換器とを備え、前記ディジタル・アナログ変換器から
出力される制御電圧により、前記電圧制御型基準発振器
の基準信号を制御する構成とする。又、基準発振器の出
力の分周数を可変なプログラマブルカウンタと、位相誤
差検出回路から出力される位相誤差情報をもとに位相誤
差を減少するような分周数データを発生する分周数デー
タ発生器とを備え、分周数データ発生器から出力される
分周数データによりプログラマブルカウンタの分周数を
制御する構成とする。
グ抽出回路，基準発振器，及び位相変化検出回路とを有
するπ/4シフトＱＰＳＫ信号の受信機の復調回路におい
て、基準発振器を発振周波数の可変な電圧制御型基準発
振器で構成し、位相変化の±π/4，±3/4 πラジアンか
らのずれを検出する位相誤差検出回路と、前記位相誤差
検出回路から出力される位相誤差情報をもとに位相誤差
を減少するような電圧データを発生する電圧データ発生
器と、前記電圧データ発生器から出力される電圧データ
をアナログの制御電圧に変換するディジタル・アナログ
変換器とを備え、前記ディジタル・アナログ変換器から
出力される制御電圧により、前記電圧制御型基準発振器
の基準信号を制御する構成とする。又、基準発振器の出
力の分周数を可変なプログラマブルカウンタと、位相誤
差検出回路から出力される位相誤差情報をもとに位相誤
差を減少するような分周数データを発生する分周数デー
タ発生器とを備え、分周数データ発生器から出力される
分周数データによりプログラマブルカウンタの分周数を
制御する構成とする。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例のブロック図である。π
/4シフトＱＰＳＫ信号からボータイミングを抽出するボ
ータイミング抽出回路１と、π/4シフトＱＰＳＫ信号の
搬送波周波数の整数倍の基準信号を発生する基準発振器
３と、π/4シフトＱＰＳＫ信号の各ボー区間での位相変
化を前記基準信号を参照して検出する位相変化検出回路
２は従来のものと同じであるが、前記基準発振器の代わ
りに電圧制御型基準発振器を用いている。又、前記位相
変化の±π/4，±3/4 πラジアンからのずれを検出する
位相誤差検出回路４と、この位相誤差検出回路から出力
される位相誤差情報をもとに位相誤差を減少するような
電圧データを発生する電圧データ発生器５と、この電圧
データ発生器５から出力される電圧データをアナログの
制御電圧に変換するディジタル・アナログ変換器６とを
有している。そして、このディジタル・アナログ変換器
６から出力される制御電圧により、前記電圧制御型基準
発振器３の基準信号を制御するように構成している。
る。図１は本発明の第１実施例のブロック図である。π
/4シフトＱＰＳＫ信号からボータイミングを抽出するボ
ータイミング抽出回路１と、π/4シフトＱＰＳＫ信号の
搬送波周波数の整数倍の基準信号を発生する基準発振器
３と、π/4シフトＱＰＳＫ信号の各ボー区間での位相変
化を前記基準信号を参照して検出する位相変化検出回路
２は従来のものと同じであるが、前記基準発振器の代わ
りに電圧制御型基準発振器を用いている。又、前記位相
変化の±π/4，±3/4 πラジアンからのずれを検出する
位相誤差検出回路４と、この位相誤差検出回路から出力
される位相誤差情報をもとに位相誤差を減少するような
電圧データを発生する電圧データ発生器５と、この電圧
データ発生器５から出力される電圧データをアナログの
制御電圧に変換するディジタル・アナログ変換器６とを
有している。そして、このディジタル・アナログ変換器
６から出力される制御電圧により、前記電圧制御型基準
発振器３の基準信号を制御するように構成している。
【０００６】この構成において、ボータイミング抽出回
路１は、π/4シフトＱＰＳＫ信号Ｓ1 からボータイミン
グを抽出し、ボータイミング信号Ｓ2 を出力する。電圧
制御型基準発振器３は、π/4シフトＱＰＳＫ信号Ｓ1 の
搬送波周波数のＮ倍の周波数の基準信号Ｓ3 を発生す
る。位相変化検出回路２は、ボータイミング信号Ｓ2 で
決定される各ボー区間でのπ/4シフトＱＰＳＫ信号Ｓ1
の位相変化を基準信号Ｓ3 を参照して測定し、位相変化
情報Ｄ1 を出力する。
路１は、π/4シフトＱＰＳＫ信号Ｓ1 からボータイミン
グを抽出し、ボータイミング信号Ｓ2 を出力する。電圧
制御型基準発振器３は、π/4シフトＱＰＳＫ信号Ｓ1 の
搬送波周波数のＮ倍の周波数の基準信号Ｓ3 を発生す
る。位相変化検出回路２は、ボータイミング信号Ｓ2 で
決定される各ボー区間でのπ/4シフトＱＰＳＫ信号Ｓ1
の位相変化を基準信号Ｓ3 を参照して測定し、位相変化
情報Ｄ1 を出力する。
【０００７】この位相変化情報Ｄ1 は本来位相変化±π
/4，± 3/4πラジアンに相当する４通りの値をとるが、
π/4シフトＱＰＳＫ信号Ｓ1 の周波数がずれることによ
り、π/4シフトＱＰＳＫ信号Ｓ1 の搬送波周波数のＮ倍
が基準信号と異なった場合、±π/4，± 3/4πラジアン
に相当した値からずれる。この±π/4，± 3/4πラジア
ンからのずれを位相誤差検出回路４が検出し、各ボー区
間ごとに位相誤差情報Ｄ2 を出力する。
/4，± 3/4πラジアンに相当する４通りの値をとるが、
π/4シフトＱＰＳＫ信号Ｓ1 の周波数がずれることによ
り、π/4シフトＱＰＳＫ信号Ｓ1 の搬送波周波数のＮ倍
が基準信号と異なった場合、±π/4，± 3/4πラジアン
に相当した値からずれる。この±π/4，± 3/4πラジア
ンからのずれを位相誤差検出回路４が検出し、各ボー区
間ごとに位相誤差情報Ｄ2 を出力する。
【０００８】電圧データ発生器５は位相誤差が減少する
ような電圧データＤ3 を出力する。電圧データＤ3 は、
ディジタル・アナログ変換器６で制御電圧Ｖ1 に変換さ
れる。電圧制御基準発振器３の制御電圧Ｖ1 を電圧デー
タ発振器の出力する電圧データで変化させることによっ
て周波数ずれを補正し、復調回路の周波数を安定化させ
る。
ような電圧データＤ3 を出力する。電圧データＤ3 は、
ディジタル・アナログ変換器６で制御電圧Ｖ1 に変換さ
れる。電圧制御基準発振器３の制御電圧Ｖ1 を電圧デー
タ発振器の出力する電圧データで変化させることによっ
て周波数ずれを補正し、復調回路の周波数を安定化させ
る。
【０００９】図２は本発明の第２実施例のブロック図で
ある。ボータイミング抽出回路１，位相変化検出回路
２，位相誤差検出回路４は前記第１実施例と同じであ
り、かつ基準発振器７は従来のものと同じであるが、新
たにプログラマブルカウンタ８と、分周数データ発生器
９を設けている。即ち、基準発振器７は、π/4シフトＱ
ＰＳＫ信号Ｓ1 の搬送波周波数のＮ倍の周波数の基準信
号ＳR を発生する。プログラマブルカウンタ８は基準信
号ＳR をＮ分周して、基準周波数信号Ｓ4 を出力する。
位相変化検出回路２はボータイミング信号Ｓ2 で決定さ
れる各ボー区間でのπ/4シフトＱＰＳＫ信号Ｓ1 の位相
変化を基準周波数信号Ｓ4 を参照して測定し、位相変化
情報Ｄ1 を出力する。
ある。ボータイミング抽出回路１，位相変化検出回路
２，位相誤差検出回路４は前記第１実施例と同じであ
り、かつ基準発振器７は従来のものと同じであるが、新
たにプログラマブルカウンタ８と、分周数データ発生器
９を設けている。即ち、基準発振器７は、π/4シフトＱ
ＰＳＫ信号Ｓ1 の搬送波周波数のＮ倍の周波数の基準信
号ＳR を発生する。プログラマブルカウンタ８は基準信
号ＳR をＮ分周して、基準周波数信号Ｓ4 を出力する。
位相変化検出回路２はボータイミング信号Ｓ2 で決定さ
れる各ボー区間でのπ/4シフトＱＰＳＫ信号Ｓ1 の位相
変化を基準周波数信号Ｓ4 を参照して測定し、位相変化
情報Ｄ1 を出力する。
【００１０】位相変化情報Ｄ1 は本来位相変化±π/4，
± 3/4πラジアンに相当する４通りの値をとるがπ/4シ
フトＱＰＳＫ信号Ｓ1 の周波数がずれることにより、π
/4シフトＱＰＳＫ信号Ｓ1 の搬送波周波数のＮ倍が基準
周波数信号と異なった場合、±π/4，± 3/4πラジアン
に相当した値からずれる。この±π/4，± 3/4πラジア
ンからのずれを位相誤差検出回路４が検出し、各ボー区
間ごとに位相誤差情報Ｄ2 を出力する。分周数データ発
生器９は、位相誤差が減少するような分周数データＤ4
を発生する。プログラマブルカウンタの出力する基準周
波数信号を分周数データＤ4 で変化させることによって
周波数ずれを補正し、復調回路の周波数を安定化させ
る。
± 3/4πラジアンに相当する４通りの値をとるがπ/4シ
フトＱＰＳＫ信号Ｓ1 の周波数がずれることにより、π
/4シフトＱＰＳＫ信号Ｓ1 の搬送波周波数のＮ倍が基準
周波数信号と異なった場合、±π/4，± 3/4πラジアン
に相当した値からずれる。この±π/4，± 3/4πラジア
ンからのずれを位相誤差検出回路４が検出し、各ボー区
間ごとに位相誤差情報Ｄ2 を出力する。分周数データ発
生器９は、位相誤差が減少するような分周数データＤ4
を発生する。プログラマブルカウンタの出力する基準周
波数信号を分周数データＤ4 で変化させることによって
周波数ずれを補正し、復調回路の周波数を安定化させ
る。
【００１１】
【発明の効果】以上説明したように本発明は、補正デー
タを発生するデータ発振器の出力に基づいて基準発振器
から出力される周波数を可変に構成しているので、この
周波数を変化させることで復調回路における周波数ずれ
を補正し、復調回路の周波数の安定化が行えるという効
果がある。特に、入力するπ/4シフトＱＰＳＫ信号の搬
送波周波数のＮ倍と、基準信号を一致させるような構成
とすることにより位相の測定精度を上げることができ
る。
タを発生するデータ発振器の出力に基づいて基準発振器
から出力される周波数を可変に構成しているので、この
周波数を変化させることで復調回路における周波数ずれ
を補正し、復調回路の周波数の安定化が行えるという効
果がある。特に、入力するπ/4シフトＱＰＳＫ信号の搬
送波周波数のＮ倍と、基準信号を一致させるような構成
とすることにより位相の測定精度を上げることができ
る。
【図１】本発明の復調回路の第１実施例のブロック図で
ある。
ある。
【図２】本発明の復調回路の第２実施例のブロック図で
ある。
ある。
【図３】従来の復調回路の一例のブロック図である。
１ ボータイミング抽出回路 ２ 位相変化検出回路 ３ 電圧制御型基準発振器 ４ 位相誤差検出回路 ５ 電圧データ発生器 ６ ディジタル・アナログ変換器 ７ 基準発振器 ８ プログラマブルカウンタ ９ 分周数データ発生器
Claims (2)
- 【請求項１】 π/4シフトＱＰＳＫ信号からボータイミ
ングを抽出するボータイミング抽出回路と、π/4シフト
ＱＰＳＫ信号の搬送波周波数の整数倍の基準信号を発生
する基準発振器と、π/4シフトＱＰＳＫ信号の各ボー区
間での位相変化を前記基準信号を参照して検出する位相
変化検出回路とを有するπ/4シフトＱＰＳＫ信号の受信
機の復調回路において、前記基準発振器を発振周波数の
可変な電圧制御型基準発振器で構成し、前記位相変化の
±π/4，±3/4 πラジアンからのずれを検出する位相誤
差検出回路と、前記位相誤差検出回路から出力される位
相誤差情報をもとに位相誤差を減少するような電圧デー
タを発生する電圧データ発生器と、前記電圧データ発生
器から出力される電圧データをアナログの制御電圧に変
換するディジタル・アナログ変換器とを備え、前記ディ
ジタル・アナログ変換器から出力される制御電圧によ
り、前記電圧制御型基準発振器の基準信号を制御するこ
とを特徴とする復調回路。 - 【請求項２】 π/4シフトＱＰＳＫ信号からボータイミ
ングを抽出するボータイミング抽出回路と、π/4シフト
ＱＰＳＫ信号の搬送波周波数の整数倍の基準信号を発生
する基準発振器と、π/4シフトＱＰＳＫ信号の各ボー区
間での位相変化を前記基準信号を参照して検出する位相
変化検出回路とを有するπ/4シフトＱＰＳＫ信号の受信
機の復調回路において、前記基準発振器の出力の分周数
を可変なプログラマブルカウンタと、前記位相変化の±
π/4，±3/4 πラジアンからのずれを検出する位相誤差
検出回路と、前記位相誤差検出回路から出力される位相
誤差情報をもとに位相誤差を減少するような分周数デー
タを発生する分周数データ発生器とを備え、前記分周数
データ発生器から出力される分周数データにより、前記
プログラマブルカウンタの分周数を制御することを特徴
とする復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15293092A JP3182881B2 (ja) | 1992-05-20 | 1992-05-20 | 復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15293092A JP3182881B2 (ja) | 1992-05-20 | 1992-05-20 | 復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327805A true JPH05327805A (ja) | 1993-12-10 |
| JP3182881B2 JP3182881B2 (ja) | 2001-07-03 |
Family
ID=15551255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15293092A Expired - Fee Related JP3182881B2 (ja) | 1992-05-20 | 1992-05-20 | 復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182881B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113381695A (zh) * | 2021-05-07 | 2021-09-10 | 宁波市芯能微电子科技有限公司 | 一种时钟振荡器电路 |
-
1992
- 1992-05-20 JP JP15293092A patent/JP3182881B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113381695A (zh) * | 2021-05-07 | 2021-09-10 | 宁波市芯能微电子科技有限公司 | 一种时钟振荡器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3182881B2 (ja) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0010077B1 (en) | A method of and an arrangement for regulating the phase position of a controlled signal in relation to a reference signal in a telecommunication system | |
| KR20010006861A (ko) | Ｐｌｌ 회로 | |
| EP0619052B1 (en) | Shifting phase of a clock signal, in particular for clock recovery of a digital data signal | |
| US20030016087A1 (en) | Phase-locked loop circuit and data reproduction apparatus | |
| US4318055A (en) | Digitally controlled phase lock distillator system | |
| JPH05327805A (ja) | 復調回路 | |
| GB2285354A (en) | AFC for PSK demodulators | |
| US5654674A (en) | Oscillator control circuit with phase detection feedback | |
| JP3102987B2 (ja) | オフセット補償形パルスカウント検波回路 | |
| JP2871932B2 (ja) | 周波数安定化回路 | |
| AU667959B2 (en) | Frequency stabilizer for use in phase-shift keying radio communications system | |
| JPH0221807Y2 (ja) | ||
| JP2005198120A (ja) | ジッタ発生装置 | |
| JPH0969773A (ja) | クロック抽出回路 | |
| AU661091B2 (en) | FM demodulation circuit | |
| US7468601B2 (en) | Direct phase and frequency demodulation | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| JPH0377434A (ja) | 局部発振回路 | |
| JP2885254B2 (ja) | ボータイミング抽出回路 | |
| JPH10224213A (ja) | Ｐｌｌ回路を使用したジッタ発生装置 | |
| JPH01251840A (ja) | 周波数シフトキーイング式変調器 | |
| JP2917841B2 (ja) | π／４シフトＱＰＳＫ変調信号受信機の自動周波数制御回路 | |
| JPH05110432A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH1090005A (ja) | 変位測定装置 | |
| JPH033420A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |