JP3102987B2 - オフセット補償形パルスカウント検波回路 - Google Patents
オフセット補償形パルスカウント検波回路Info
- Publication number
- JP3102987B2 JP3102987B2 JP06093170A JP9317094A JP3102987B2 JP 3102987 B2 JP3102987 B2 JP 3102987B2 JP 06093170 A JP06093170 A JP 06093170A JP 9317094 A JP9317094 A JP 9317094A JP 3102987 B2 JP3102987 B2 JP 3102987B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- master clock
- detection circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、無線機などに利用され
るオフセット補償形パルスカウント検波回路に関するも
のである。
るオフセット補償形パルスカウント検波回路に関するも
のである。
【０００２】
【従来の技術】図３は従来のパルスカウント検波回路の
構成を示している。図３において、１は入力端子であ
り、被検波信号として、ベースバンド信号によりパルス
変調された信号が入力される。２はマスタクロックが入
力されるマスタクロック入力端子である。３はシュミッ
ト回路であり、入力端子１から入力された被検波信号を
波形整形して、図２に示す波形１０のように、振幅が一
定の矩形のパルス信号を出力する。５はカウンタであ
り、シュミット回路３から出力されたパルス信号の立ち
上がりのタイミングに同期して、マスタクロック入力端
子２から入力されているマスタクロックのパルスのカウ
ントを開始し、同時に出力をオンにし、あらかじめ設定
されたカウント数のカウントが終了した時点で出力をオ
フにする。このようにして、カウンタ５の出力として、
図２に示す波形１１のように、カウンタ５に入力される
パルス信号の立ち上がりのタイミング毎に、この立ち上
がりに同期した一定幅のパルス信号が出力される。カウ
ンタ５から出力された信号は、レベルシフト回路６およ
びローパスフィルタ（ＬＰＦ）７によって平均化され、
図２に示す波形１２のような信号となって出力端子９か
ら出力される。出力端子９から出力される信号は、被検
波信号に含まれる変調信号であり、つまりベースバンド
信号である。以上のようにして、入力端子１から入力さ
れた被検波信号が検波され、変調信号であるベースバン
ド信号が復調される。
構成を示している。図３において、１は入力端子であ
り、被検波信号として、ベースバンド信号によりパルス
変調された信号が入力される。２はマスタクロックが入
力されるマスタクロック入力端子である。３はシュミッ
ト回路であり、入力端子１から入力された被検波信号を
波形整形して、図２に示す波形１０のように、振幅が一
定の矩形のパルス信号を出力する。５はカウンタであ
り、シュミット回路３から出力されたパルス信号の立ち
上がりのタイミングに同期して、マスタクロック入力端
子２から入力されているマスタクロックのパルスのカウ
ントを開始し、同時に出力をオンにし、あらかじめ設定
されたカウント数のカウントが終了した時点で出力をオ
フにする。このようにして、カウンタ５の出力として、
図２に示す波形１１のように、カウンタ５に入力される
パルス信号の立ち上がりのタイミング毎に、この立ち上
がりに同期した一定幅のパルス信号が出力される。カウ
ンタ５から出力された信号は、レベルシフト回路６およ
びローパスフィルタ（ＬＰＦ）７によって平均化され、
図２に示す波形１２のような信号となって出力端子９か
ら出力される。出力端子９から出力される信号は、被検
波信号に含まれる変調信号であり、つまりベースバンド
信号である。以上のようにして、入力端子１から入力さ
れた被検波信号が検波され、変調信号であるベースバン
ド信号が復調される。
【０００３】以上の構成において、入力端子１から入力
される被検波信号の周波数が変化すると、カウンタ５か
ら出力されるパルス信号の立ち上がりの間隔が変化す
る。例えば、被検波信号の周波数が低くなると、カウン
タ５の出力パルス信号の間隔が大きくなり、レベルシフ
ト回路６およびＬＰＦ７によって平均化された信号のレ
ベルは低くなる。また逆に、被検波信号の周波数が高く
なると、カウンタ５の出力パルス信号の間隔が小さくな
り、レベルシフト回路６およびＬＰＦ７によって平均化
された信号のレベルは高くなる。
される被検波信号の周波数が変化すると、カウンタ５か
ら出力されるパルス信号の立ち上がりの間隔が変化す
る。例えば、被検波信号の周波数が低くなると、カウン
タ５の出力パルス信号の間隔が大きくなり、レベルシフ
ト回路６およびＬＰＦ７によって平均化された信号のレ
ベルは低くなる。また逆に、被検波信号の周波数が高く
なると、カウンタ５の出力パルス信号の間隔が小さくな
り、レベルシフト回路６およびＬＰＦ７によって平均化
された信号のレベルは高くなる。
【０００４】このようにして、上記のパルスカウント検
波回路は、入力端子１における入力信号である被検波信
号の周波数が変化したとき、それをカウンタ５でパルス
間隔の変化とし、レベルシフト回路６およびＬＰＦ７に
よって平均化することにより被検波信号を検波して、変
調信号であるベースバンド信号を復調する。
波回路は、入力端子１における入力信号である被検波信
号の周波数が変化したとき、それをカウンタ５でパルス
間隔の変化とし、レベルシフト回路６およびＬＰＦ７に
よって平均化することにより被検波信号を検波して、変
調信号であるベースバンド信号を復調する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のパルスカウント検波回路では、カウンタ５
において、あらかじめ設定されたマスタクロックのカウ
ント数が固定であるため、周辺温度の変動が発生した場
合には、この影響により、マスタクロックの周波数いい
かえればパルスの繰り返し周期がオフセットし、この繰
り返し周期のオフセットにより、カウンタ５から出力さ
れるパルス信号のパルス幅が変化し、このため、ＬＰＦ
７の出力レベルもオフセットするという問題点を有して
いた。
ような従来のパルスカウント検波回路では、カウンタ５
において、あらかじめ設定されたマスタクロックのカウ
ント数が固定であるため、周辺温度の変動が発生した場
合には、この影響により、マスタクロックの周波数いい
かえればパルスの繰り返し周期がオフセットし、この繰
り返し周期のオフセットにより、カウンタ５から出力さ
れるパルス信号のパルス幅が変化し、このため、ＬＰＦ
７の出力レベルもオフセットするという問題点を有して
いた。
【０００６】本発明は、上記の問題点を解決するもので
あり、マスタクロックの周波数がオフセットした場合で
も、このオフセットによる復調信号レベルへの影響を補
償することができるオフセット補償形パルスカウント検
波回路を提供することを目的とする。
あり、マスタクロックの周波数がオフセットした場合で
も、このオフセットによる復調信号レベルへの影響を補
償することができるオフセット補償形パルスカウント検
波回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明のオフセット補償形パルスカウント検波回路
は、ベースバンド信号によりパルス変調された信号に基
づいてマスタクロックのパルスをカウントして、前記ベ
ースバンド信号を復調するパルスカウント検波回路であ
って、前記マスタクロックと基準周波数を有する基準信
号との位相差を検出する位相比較器と、前記位相差に基
づいて前記カウントに対するカウント数の設定を変更す
るカウンタとを備えた構成とする。
に本発明のオフセット補償形パルスカウント検波回路
は、ベースバンド信号によりパルス変調された信号に基
づいてマスタクロックのパルスをカウントして、前記ベ
ースバンド信号を復調するパルスカウント検波回路であ
って、前記マスタクロックと基準周波数を有する基準信
号との位相差を検出する位相比較器と、前記位相差に基
づいて前記カウントに対するカウント数の設定を変更す
るカウンタとを備えた構成とする。
【０００８】
【作用】以上の構成によると、位相比較器がマスタクロ
ックと基準信号との位相差を検出し、この位相差に基づ
いて、カウンタがマスタクロックをカウントする際の設
定カウント数を変更する。
ックと基準信号との位相差を検出し、この位相差に基づ
いて、カウンタがマスタクロックをカウントする際の設
定カウント数を変更する。
【０００９】以上により、マスタクロックの周波数がオ
フセットした場合には、位相比較器から出力されたマス
タクロックと基準信号との位相差に応じて、カウンタの
カウント数の設定が変更される。
フセットした場合には、位相比較器から出力されたマス
タクロックと基準信号との位相差に応じて、カウンタの
カウント数の設定が変更される。
【００１０】
【実施例】以下、本発明の一実施例のオフセット補償形
パルスカウント検波回路について図面を参照しながら説
明する。
パルスカウント検波回路について図面を参照しながら説
明する。
【００１１】図１は本実施例のオフセット補償形パルス
カウント検波回路の構成を示すものである。図１におい
て、シュミット回路３、レベルシフト回路６、ローパス
フィルタ（ＬＰＦ）７は、それぞれ従来例と同様に動作
する。また、入力端子１、マスタクロック入力端子２、
出力端子９における信号は、従来例と同様である。
カウント検波回路の構成を示すものである。図１におい
て、シュミット回路３、レベルシフト回路６、ローパス
フィルタ（ＬＰＦ）７は、それぞれ従来例と同様に動作
する。また、入力端子１、マスタクロック入力端子２、
出力端子９における信号は、従来例と同様である。
【００１２】４は基準周波数を有する基準信号が入力さ
れる基準周波数入力端子である。この基準信号として
は、この周波数が周辺温度の変動に対して充分に温度補
償され安定化された信号を使用する。８は位相比較器で
あり、マスタクロック入力端子２から入力されるマスタ
クロックと、基準周波数入力端子４から入力される基準
信号との位相差を検出する。１３はカウンタであり、従
来例と同様に、シュミット回路３から出力された図２に
示す波形１０のようなパルス信号の立ち上がりのタイミ
ングに同期して、マスタクロック入力端子２から入力さ
れているマスタクロックのパルスのカウントを開始し、
同時に出力をオンにし、あらかじめ設定されたカウント
数のカウントが終了した時点で出力をオフにする。この
ようにして、カウンタ５の出力として、図２に示す波形
１１のように、カウンタ５に入力されるパルス信号の立
ち上がりのタイミング毎に、この立ち上がりに同期した
一定幅のパルス信号が出力される。このカウンタ１３に
おいては、マスタクロックのパルスのカウントに対して
あらかじめ設定された設定カウント数が、位相比較器８
から出力されるマスタクロックと基準信号との位相差に
応じて変更される。
れる基準周波数入力端子である。この基準信号として
は、この周波数が周辺温度の変動に対して充分に温度補
償され安定化された信号を使用する。８は位相比較器で
あり、マスタクロック入力端子２から入力されるマスタ
クロックと、基準周波数入力端子４から入力される基準
信号との位相差を検出する。１３はカウンタであり、従
来例と同様に、シュミット回路３から出力された図２に
示す波形１０のようなパルス信号の立ち上がりのタイミ
ングに同期して、マスタクロック入力端子２から入力さ
れているマスタクロックのパルスのカウントを開始し、
同時に出力をオンにし、あらかじめ設定されたカウント
数のカウントが終了した時点で出力をオフにする。この
ようにして、カウンタ５の出力として、図２に示す波形
１１のように、カウンタ５に入力されるパルス信号の立
ち上がりのタイミング毎に、この立ち上がりに同期した
一定幅のパルス信号が出力される。このカウンタ１３に
おいては、マスタクロックのパルスのカウントに対して
あらかじめ設定された設定カウント数が、位相比較器８
から出力されるマスタクロックと基準信号との位相差に
応じて変更される。
【００１３】この構成において、周辺温度に変動がない
場合には、位相比較器８により検出されるマスタクロッ
クと基準信号との位相差にも変動が現れないため、カウ
ンタ１３は、設定カウント数は変更されず、あらかじめ
設定されたカウント数に応じてマスタクロックのパルス
のカウントを実行し、従来例と同様に動作する。
場合には、位相比較器８により検出されるマスタクロッ
クと基準信号との位相差にも変動が現れないため、カウ
ンタ１３は、設定カウント数は変更されず、あらかじめ
設定されたカウント数に応じてマスタクロックのパルス
のカウントを実行し、従来例と同様に動作する。
【００１４】ここで、周辺温度の変動が発生した場合に
は、この影響により、マスタクロックの周波数いいかえ
ればパルスの繰り返し周期にオフセットが発生し、従来
例において発生していた、カウンタ５の出力信号のパル
ス幅の変動によるＬＰＦ７の出力レベルのオフセットに
対して、この変動を補償するような方向に、カウンタ１
３の設定カウント数を、位相比較器８が検出したマスタ
クロックと基準信号との位相差の変動に応じて変更す
る。
は、この影響により、マスタクロックの周波数いいかえ
ればパルスの繰り返し周期にオフセットが発生し、従来
例において発生していた、カウンタ５の出力信号のパル
ス幅の変動によるＬＰＦ７の出力レベルのオフセットに
対して、この変動を補償するような方向に、カウンタ１
３の設定カウント数を、位相比較器８が検出したマスタ
クロックと基準信号との位相差の変動に応じて変更す
る。
【００１５】以上の動作が実行されたうえで、周辺温度
の変動によるパルス幅の変動が補償されたカウンタ５の
出力信号を、レベルシフト回路６およびＬＰＦ７によっ
て平均化することにより被検波信号を検波して、図２に
示す波形１２のような変調信号であるベースバンド信号
を復調する。
の変動によるパルス幅の変動が補償されたカウンタ５の
出力信号を、レベルシフト回路６およびＬＰＦ７によっ
て平均化することにより被検波信号を検波して、図２に
示す波形１２のような変調信号であるベースバンド信号
を復調する。
【００１６】以上の動作により、マスタクロックの周波
数がオフセットした場合でも、このオフセットによる復
調信号レベルへの影響を補償することができる。なお、
上記の実施例における基準周波数入力端子４へ入力され
る基準信号は、他のブロックで用いられる充分に温度補
償された発振子による発振信号を用いてもよいし、ま
た、周辺温度の変動に影響されない外部より入力される
信号を用いてもよい。この場合には、位相比較器８を間
欠動作とすることができ、さらに低消費電流化を図るこ
とができる。
数がオフセットした場合でも、このオフセットによる復
調信号レベルへの影響を補償することができる。なお、
上記の実施例における基準周波数入力端子４へ入力され
る基準信号は、他のブロックで用いられる充分に温度補
償された発振子による発振信号を用いてもよいし、ま
た、周辺温度の変動に影響されない外部より入力される
信号を用いてもよい。この場合には、位相比較器８を間
欠動作とすることができ、さらに低消費電流化を図るこ
とができる。
【００１７】
【発明の効果】以上のように本発明によれば、位相比較
器はマスタクロックと基準信号との位相差を検出し、こ
の位相差に基づいて、カウンタはマスタクロックをカウ
ントする際の設定カウント数を変更することができる。
器はマスタクロックと基準信号との位相差を検出し、こ
の位相差に基づいて、カウンタはマスタクロックをカウ
ントする際の設定カウント数を変更することができる。
【００１８】以上により、マスタクロックの周波数がオ
フセットした場合には、位相比較器から出力されたマス
タクロックと基準信号との位相差に応じて、カウンタの
カウント数の設定が変更できる。
フセットした場合には、位相比較器から出力されたマス
タクロックと基準信号との位相差に応じて、カウンタの
カウント数の設定が変更できる。
【００１９】そのため、マスタクロックの周波数がオフ
セットした場合でも、このオフセットによる復調信号レ
ベルへの影響を補償することができる。また、基準信号
を外部より入力しているため、マスタクロックの偏差の
許容値が広くなり、マスタクロック用発振子の選択肢を
増やすことができる。
セットした場合でも、このオフセットによる復調信号レ
ベルへの影響を補償することができる。また、基準信号
を外部より入力しているため、マスタクロックの偏差の
許容値が広くなり、マスタクロック用発振子の選択肢を
増やすことができる。
【００２０】さらに、本回路は、受信信号がオフセット
した場合にも適用することができ、その変化量に応じ
て、位相比較器８に補正をかけることにより同様の効果
がえられる。
した場合にも適用することができ、その変化量に応じ
て、位相比較器８に補正をかけることにより同様の効果
がえられる。
【図１】本発明の実施例のオフセット補償形パルスカウ
ント検波回路の構成図
ント検波回路の構成図
【図２】同実施例の動作説明のための波形図
【図３】従来のパルスカウント検波回路の構成図
８ 位相比較器 １３ カウンタ
フロントページの続き (56)参考文献 特開 昭63−139409（ＪＰ，Ａ) 特開 平１−93206（ＪＰ，Ａ) 特開 昭64−74825（ＪＰ，Ａ) 特開 平１−204524（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 3/00 H03K 9/06
Claims (1)
- 【請求項１】 ベースバンド信号によりパルス変調され
た信号に基づいてマスタクロックのパルスをカウントし
て、前記ベースバンド信号を復調するパルスカウント検
波回路であって、前記マスタクロックと基準周波数を有
する基準信号との位相差を検出する位相比較器と、前記
位相差に基づいて前記カウントに対するカウント数の設
定を変更するカウンタとを備えたオフセット補償形パル
スカウント検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06093170A JP3102987B2 (ja) | 1994-05-02 | 1994-05-02 | オフセット補償形パルスカウント検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06093170A JP3102987B2 (ja) | 1994-05-02 | 1994-05-02 | オフセット補償形パルスカウント検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07303011A JPH07303011A (ja) | 1995-11-14 |
| JP3102987B2 true JP3102987B2 (ja) | 2000-10-23 |
Family
ID=14075106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06093170A Expired - Fee Related JP3102987B2 (ja) | 1994-05-02 | 1994-05-02 | オフセット補償形パルスカウント検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3102987B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113415998A (zh) | 2013-03-15 | 2021-09-21 | 尤尼弗瑞克斯 I 有限责任公司 | 无机纤维 |
| MX2017000670A (es) | 2014-07-16 | 2017-06-29 | Unifrax I Llc | Fibra inorganica con encogimiento y resistencia mejoradas. |
| US10023491B2 (en) | 2014-07-16 | 2018-07-17 | Unifrax I Llc | Inorganic fiber |
| US9919957B2 (en) | 2016-01-19 | 2018-03-20 | Unifrax I Llc | Inorganic fiber |
| US10882779B2 (en) | 2018-05-25 | 2021-01-05 | Unifrax I Llc | Inorganic fiber |
-
1994
- 1994-05-02 JP JP06093170A patent/JP3102987B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07303011A (ja) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5584068A (en) | Direct conversion receiver | |
| US5640428A (en) | Direct conversion receiver | |
| US5548619A (en) | Radio receiver apparatus of orthogonal detection type comprising local oscillator means with improved automatic frequency control arrangement | |
| US4338569A (en) | Delay lock loop | |
| JP3102987B2 (ja) | オフセット補償形パルスカウント検波回路 | |
| US5261004A (en) | Noise blanking circuit for AM stero | |
| US4656431A (en) | Digital frequency discriminator | |
| US7298202B2 (en) | FSK demodulator | |
| EP1229653A1 (en) | Feedback loop with slew rate limiter | |
| JP2950189B2 (ja) | ９０゜移相器 | |
| EP0599414B1 (en) | A direct conversion receiver | |
| JPH08195691A (ja) | 受信回路 | |
| JPH10178458A (ja) | 復調回路 | |
| US4511915A (en) | Color television encoding circuit | |
| JPH0636275B2 (ja) | Ａｆｃオフセツト・エラ−を減少するための回路 | |
| GB2129634A (en) | A self-adjusting delay device | |
| JP2530307B2 (ja) | 映像・音声復調回路 | |
| KR100460357B1 (ko) | 제어신호발생을위한회로장치및무선수신기 | |
| JPH04213229A (ja) | 無線呼出用受信機の間欠受信回路 | |
| JP2754540B2 (ja) | パルスカウント型検波装置 | |
| JP2545108B2 (ja) | 回線モニタ回路 | |
| JP3182881B2 (ja) | 復調回路 | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JP3090696B2 (ja) | Ｆｓｋ復調回路 | |
| JP3658769B2 (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |