JPH05327523A - 誤り検出訂正回路 - Google Patents

誤り検出訂正回路

Info

Publication number
JPH05327523A
JPH05327523A JP12503492A JP12503492A JPH05327523A JP H05327523 A JPH05327523 A JP H05327523A JP 12503492 A JP12503492 A JP 12503492A JP 12503492 A JP12503492 A JP 12503492A JP H05327523 A JPH05327523 A JP H05327523A
Authority
JP
Japan
Prior art keywords
error
correction
data
circuit
syndrome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12503492A
Other languages
English (en)
Other versions
JP3255183B2 (ja
Inventor
Katsumi Karasawa
勝己 柄沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP12503492A priority Critical patent/JP3255183B2/ja
Priority to EP93303421A priority patent/EP0571096B1/en
Priority to DE69325415T priority patent/DE69325415T2/de
Priority to US08/055,358 priority patent/US5436917A/en
Publication of JPH05327523A publication Critical patent/JPH05327523A/ja
Application granted granted Critical
Publication of JP3255183B2 publication Critical patent/JP3255183B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】 【目的】 多数の伝送誤りに対しても、一定時間内に誤
り検出訂正処理を終了するようにする。 【構成】 データ再生回路32は入力する情報データと
その誤り検出訂正符号を再生する。再生データはデータ
・メモリ34に書き込まれる。シンドローム計算回路3
6はデータ再生回路32の出力からシンドロームを計算
し、シンドローム・メモリ38に書き込む。誤り処理回
路40は、シンドローム・メモリ38を参照してデータ
・メモリ34の情報データの誤りを検出訂正する。誤り
処理回路40は当初は2誤り検出2誤り訂正で動作し、
2誤り訂正の都度、訂正カウンタ42をカウントアップ
する。訂正カウンタ42が所定値以上になると、誤り処
理回路40は2誤り検出1誤り訂正で動作する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、誤り検出訂正回路に関
する。
【0002】
【従来の技術】ディジタル・データの伝送システム(記
録再生システムを含む。)では、誤り検出訂正符号によ
り伝送誤りを検出訂正する。即ち、送信側には、誤り検
出訂正符号を付加する誤り検出訂正符号化回路を設け、
受信側には、当該誤り検出訂正符号により伝送誤りを検
出訂正する誤り検出訂正回路を設ける。
【0003】図3は、従来の誤り検出訂正回路の構成ブ
ロック図を示す。入力端子10には、誤り検出訂正符号
化され、且つ伝送系により一定確率で伝送誤りを生じた
データ又は符号列が入力する。具体的には、ディジタル
・ビデオ・テープ・レコーダの再生ヘッド出力や、ディ
ジタル通信回線からの受信信号などである。
【0004】データ再生回路12は、入力端子10から
のデータを復調し、同期ブロックの同期コードにより各
同期ブロックを分離し、同期ブロックのIDを認識す
る。データ再生回路12により再生されたデータ(情報
データと、誤り検出訂正のためのパリティ)は、認識さ
れたIDに従いデータ・メモリ14に書き込まれる。
【0005】データ再生回路12による再生データはま
た、シンドローム計算回路16にも供給され、シンドロ
ーム計算回路16は、周知の方法により、誤り検出訂正
のためのシンドロームを計算し、各符号列のシンドロー
ムをシンドローム・メモリ18に順次書き込む。
【0006】誤り処理回路20はシンドローム・メモリ
18を参照して、データ・メモリ14の誤りデータを検
出訂正し、訂正不能の場合には修正フラグをデータ・メ
モリ14の対応箇所に書き込む。具体的には、先ず、シ
ンドローム・メモリ18を参照して誤りを検出し、訂正
可能な場合には誤り位置及び誤りパターンを計算する。
そして、訂正可能な誤りに対しては、算出された誤り位
置に記憶される誤りデータをデータ・メモリ14から読
み出し、誤りパターンを加算して、再度データ・メモリ
14に書き込む。訂正不能な場合には、データ・メモリ
14上の誤りデータをそのままにし、誤りデータを含む
符号列に対し修正フラグをデータ・メモリ14に書き込
み。
【0007】誤り処理回路20は、具体的には、上記誤
り処理を実行するためのマイクロプログラムやマイクロ
コードをロードした汎用のディジタル演算回路からな
る。
【0008】誤り処理回路20による誤り処理の後、デ
ータ・メモリ14のデータ(修正フラグを含む)は順次
読み出され、出力端子22から後段の回路(例えば、訂
正不能の誤りデータに対する補間回路など)に出力され
る。
【0009】このような誤り検出訂正回路は、ディジタ
ル・ビデオ・テープ・レコーダ(VTR)の再生系に組
み込まれており、そこでの誤り検出訂正処理を簡単に説
明する。
【0010】ディジタルVTRでの、1ラインの記録フ
ォーマットを図4に示し、1トラックの記録フォーマッ
トを図5に示す。図4に示すように、1ライン当たり、
同期データ、ID、mシンボルの情報データ及び当該情
報データに対する(n−m)シンボルの誤り検出訂正符
号(内符号パリティ)からなる。1トラックでは、図4
の符号列を複数ライン分、縦に配置し、縦方向には外符
号を形成する。内符号と外符号とで誤り検出訂正の積符
号ブロックを形成する。信号の伝送順序は、図5におい
て内符号方向に一致する。
【0011】図6は誤り検出訂正のフローチャートを示
す。各再生符号列について内符号と外符号のシンドロー
ムが計算され、シンドローム・メモリに格納される。1
トラック分のシンドローム(内符号シンドロームがq
個、外符号シンドロームがm個)が書き込まれた後、先
ず、内符号の誤り検出訂正処理を実行する。即ち、0行
目のシンドロームをシンドローム・メモリから読み出
し、誤りの有無を調べる。1個の誤りのときには1訂正
し、2個の誤りのときには2訂正し、3以上の誤りのと
きには訂正不能なので修正フラグをセットし、次の行の
処理に移る。勿論、誤りが無いときには、何もせず次の
行の処理に移る。以上の処理を内符号のp行分について
実行する。
【0012】内符号の処理が終了したら、外符号の処理
に移る。外符号についても、基本的には内符号の処理と
同じであり、各列について、外符号のシンドロームをシ
ンドローム・メモリから読み出し、誤りの有無を調べ
る。1誤りのときには1訂正し、2誤りのときには2訂
正し、3以上の誤りのときには訂正不能なので修正フラ
グをセットし、次の列の処理に移る。勿論、誤りが無い
ときには、何もせず次の行の処理に移る。以上の処理を
外符号のm列分について実行する。
【0013】
【発明が解決しようとする課題】画像データの場合、訂
正不能なときには補間により誤りデータを修正できる。
しかし、VTRのような電磁変換系では、ヘッドの目詰
まりや磁気テープの傷によるバースト・エラーが発生
し、誤り率が極度に悪化することがある。例えば、図7
に示すような記録フォーマットで画像データ(情報デー
タ)を磁気テープに記録再生する記録再生装置で、図8
に示すような誤りが発生したとする。図8において、2
つの×印を結ぶ2本の横線及び2本の縦線が、誤りの発
生箇所を示す。このとき、内符号による誤り検出訂正に
は、94符号列の2訂正及び2符号列の訂正不能処理が
必要になり、外符号による誤り検出訂正には、92符号
列の2訂正処理が必要になる。
【0014】図9は、各誤り検出訂正過程におけるステ
ップ数を示す。各ブロックの右側の数値がステップ数を
示す。上述の内符号と外符号の誤り検出訂正処理に対し
1トラックで割ける時間を20,000ステップと仮定
すると、内符号の2訂正処理で11,280ステップ、
訂正不能処理で40ステップ、外符号の2訂正処理で1
1,040ステップ、修正フラグの書き込みで960ス
テップを要する。即ち、1トラック当たり23,320
ステップの時間が必要であり、訂正能力をオーバーし、
修正フラグをデータ・メモリに書き込む時間的余裕が無
くなる。
【0015】このように、従来例では、多数の誤りが発
生した場合、修正フラグも書き込めなくなり、その結
果、例えば画像データの場合には後段で補間しようとし
ても補間できなくなる。
【0016】本発明は、このような不都合を解消した誤
り検出訂正回路を提示することを目的とする。
【0017】
【課題を解決するための手段】本発明に係る誤り検出訂
正回路は、入力した情報データを記憶するデータ・メモ
リと、入力した情報データに付加された誤り検出訂正符
号を用いて、当該データ・メモリに記憶される情報デー
タの誤りを検出訂正する誤り処理手段と、当該誤り処理
手段による所定の訂正処理回数を計数するカウント手段
とからなり、当該カウント手段の計数値に従い当該誤り
処理手段の動作を切り換えるようにしたことを特徴とす
る。
【0018】
【作用】上記手段により、多数の伝送誤りがあるときに
は、短い処理時間の誤り処理に切り換える。この結果、
誤り検出訂正に一定以上の時間がかかって、後段での処
理に時間を割けなくなるといった事態を防止できる。
【0019】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
【0020】図1は、本発明の一実施例の構成ブロック
図を示す。30は、誤り検出訂正の内符号及び外符号を
付加され、同期ブロック化された符号列の入力する入力
端子、32は入力端子30に入力する符号列を復調し、
同期ブロック毎の再生データ及びそのIDを出力するデ
ータ再生回路、34は、データ再生回路32により再生
されたデータ(情報データと、誤り検出訂正のためのパ
リティ)を一時記憶するデータ・メモリ、36は、デー
タ再生回路32による再生データからシンドロームを計
算するシンドローム計算回路、38はシンドローム計算
回路36により計算されたシンドロームを記憶するシン
ドローム・メモリである。
【0021】なお、これらの回路32,34,36,3
8の夫々は、図3の回路12,14,16,18と同じ
機能を果たす。
【0022】40は、シンドローム・メモリ38を参照
して、データ・メモリ34の誤りデータを検出訂正し、
訂正不能の場合に修正フラグをセットする誤り処理回
路、42は誤り処理回路40の2訂正処理の回数をカウ
ントする訂正カウンタ、42は誤り処理の済んだ後にデ
ータの出力端子である。詳細は後述するが、誤り処理回
路40は、通常では、2誤り検出2誤り訂正で誤りを処
理するが、訂正カウンタ42によるカウント値が一定期
間(又は所定処理)内に所定値以上になると、2以上の
誤りに対して訂正処理を行なわずに直ちに修正フラグを
セットする。
【0023】なお、誤り処理回路40は、誤り処理回路
20と同様に、上記誤り処理を実行するためのマイクロ
プログラムやマイクロコードをロードした汎用のディジ
タル演算回路からなる。
【0024】図1の動作を説明する。入力端子30に
は、入力端子10と同様に、誤り検出訂正の内符号及び
外符号を付加され同期ブロック化され、且つ伝送系によ
り一定確率で伝送誤りを生じたデータ又は符号列が入力
する。データ再生回路32は、入力端子30からのデー
タを復調し、同期ブロックの同期コードにより各同期ブ
ロックを分離し、同期ブロックのIDを認識する。デー
タ再生回路32により再生されたデータ(情報データ
と、誤り検出訂正のためのパリティ)は、認識されたI
Dに従いデータ・メモリ34に書き込まれる。
【0025】データ再生回路32による再生データはま
た、シンドローム計算回路36にも供給され、シンドロ
ーム計算回路36は、周知の方法により、誤り検出訂正
のためのシンドロームを計算し、各符号列のシンドロー
ムをシンドローム・メモリ38に順次書き込む。
【0026】誤り処理回路40はシンドローム・メモリ
38を参照して、データ・メモリ34の誤りデータを検
出訂正し、訂正不能の場合には修正フラグをデータ・メ
モリ34の対応箇所に書き込み、内符号の2訂正処理を
実行すると訂正カウンタ42をカウントアップする。
【0027】具体的には、誤り処理回路40は、先ず、
シンドローム・メモリ38を参照して誤りを検出し、訂
正可能な場合には誤り位置及び誤りパターンを計算す
る。そして、訂正可能な誤りに対しては、算出された誤
り位置に記憶される誤りデータをデータ・メモリ34か
ら読み出し、誤りパターンを加算して、再度データ・メ
モリ34に書き込む。2訂正処理を実行すると訂正カウ
ンタ42をカウントアップする。訂正不能な場合には、
データ・メモリ14上の誤りデータをそのままにし、誤
りデータを含む符号列に対し修正フラグをデータ・メモ
リ34に書き込み。
【0028】訂正カウンタ42は、上述のように、誤り
処理回路40の2訂正処理の実行の都度カウントアップ
する。一定期間(又は内符号による誤り処理の様に所定
処理)内に、訂正カウンタ42のカウント値が所定値以
上になると、誤り処理回路40は、以後ではより簡略
な、即ち短時間で済む誤り処理に切り換わる。
【0029】誤り処理回路40による誤り処理の終了
後、データ・メモリ34のデータ(修正フラグを含む)
は順次読み出され、出力端子44から後段の回路(例え
ば、訂正不能の誤りデータに対する補間回路など)に出
力される。
【0030】従来例の場合と同様に、ディジタル・ビデ
オ・テープ・レコーダ(VTR)の再生系に組み込んだ
場合を例に説明する。その誤り処理のフローチャートを
図2に示す。
【0031】一例として、図7に示すデータ・フォーマ
ットで、図8に示すような伝送誤りが発生したとする。
各再生符号列について内符号と外符号のシンドロームが
計算され、シンドローム・メモリに格納される。1トラ
ック分のシンドロームが書き込まれた後、先ず、内符号
の誤り検出訂正処理を実行する。図8の例では、96ラ
インの内符号列の内、94ラインで2訂正処理が実行さ
れ、残りの2ラインで訂正不能処理(即ち、修正フラグ
のセット)が実行される。2訂正処理の実行の都度、訂
正カウンタ42がカウントアップする。
【0032】内符号の処理が終了したら、外符号の処理
に移る。内符号の誤り処理により92個の外符号列全て
で2つの誤りが検出されるが、訂正カウンタ42のカウ
ント値が所定値(ここでは、117)になるまでは、2
誤りに対して2訂正を実行し、訂正カウンタ42のカウ
ント値が所定値以上になった後は、2誤りに対して訂正
不能処理(修正フラグのセット)を実行する。即ち、2
誤り訂正から1誤り訂正に切り換える。
【0033】図8の例では、内符号の2訂正の回数が9
4であるので、外符号の2訂正は23符号列までであ
り、残りの71符号列については訂正不能処理になる。
【0034】外符号の誤り処理が終了したら、補間のた
めの修正フラグをデータ・メモリに書き込み、誤り処理
を終了する。
【0035】図8の誤り例に対しては、内符号の2訂正
に11,280ステップ、訂正不能処理に40ステッ
プ、外符号の2訂正に2,760ステップ、修正フラグ
の書き込みに960ステップで、合計16,460ステ
ップになり、1トラックの処理時間20,000ステッ
プ以内に誤り検出訂正の全処理を終了できる。
【0036】本実施例では、2誤り検出・2誤り訂正の
誤り検出訂正符号を例に説明したが、本発明がこれに限
定されないことは明らかである。また、誤り処理回路4
0内での処理の切り換えも、2訂正から1訂正に限定さ
れないことは勿論である。
【0037】
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、誤りの発生状況に応じて誤り検出
訂正の処理時間を選択でき、誤りが多くても所定時間内
に誤り検出訂正処理を完了することが出来る。従って、
例えばディジタルVTRなどの動画像の再生処理に非常
に有効である。
【図面の簡単な説明】
【図1】 本発明の一実施例の構成ブロック図である。
【図2】 図1の誤り処理回路40の動作フローチャー
トである。
【図3】 従来例の構成ブロック図である。
【図4】 同期ブロックのフォーマットである。
【図5】 ディジタルVTRの1トラックの論理フォー
マットである。
【図6】 図3の誤り処理回路20の動作フローチャー
トである。
【図7】 ディジタルVTRの1トラックの論理フォー
マットである。
【図8】 誤りの発生例である。
【図9】 誤り処理のステップ数の一例である。
【符号の説明】
10:入力端子 12:データ再生回路 14:データ
・メモリ 16:シンドローム計算回路 18:シンド
ローム・メモリ 20:誤り処理回路 22:出力端子
30:入力端子 32:データ再生回路 34:デー
タ・メモリ 36:シンドローム計算回路 38:シン
ドローム・メモリ 40:誤り処理回路 42:訂正カウンタ 44:出力端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入力した情報データを記憶するデータ・
    メモリと、入力した情報データに付加された誤り検出訂
    正符号を用いて、当該データ・メモリに記憶される情報
    データの誤りを検出訂正する誤り処理手段と、当該誤り
    処理手段による所定の訂正処理回数を計数するカウント
    手段とからなり、当該カウント手段の計数値に従い当該
    誤り処理手段の動作を切り換えるようにしたことを特徴
    とする誤り検出訂正回路。
JP12503492A 1992-05-18 1992-05-18 誤り訂正装置及び誤り訂正方法 Expired - Lifetime JP3255183B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12503492A JP3255183B2 (ja) 1992-05-18 1992-05-18 誤り訂正装置及び誤り訂正方法
EP93303421A EP0571096B1 (en) 1992-05-18 1993-04-30 Data processing apparatus
DE69325415T DE69325415T2 (de) 1992-05-18 1993-04-30 Datenverarbeitungsvorrichtung
US08/055,358 US5436917A (en) 1992-05-18 1993-05-03 Data processing apparatus having error detection/correction codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12503492A JP3255183B2 (ja) 1992-05-18 1992-05-18 誤り訂正装置及び誤り訂正方法

Publications (2)

Publication Number Publication Date
JPH05327523A true JPH05327523A (ja) 1993-12-10
JP3255183B2 JP3255183B2 (ja) 2002-02-12

Family

ID=14900213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12503492A Expired - Lifetime JP3255183B2 (ja) 1992-05-18 1992-05-18 誤り訂正装置及び誤り訂正方法

Country Status (1)

Country Link
JP (1) JP3255183B2 (ja)

Also Published As

Publication number Publication date
JP3255183B2 (ja) 2002-02-12

Similar Documents

Publication Publication Date Title
US5436917A (en) Data processing apparatus having error detection/correction codes
JP3137119B2 (ja) 誤り訂正装置
JPS6276825A (ja) 符号誤り訂正方法
JPS62120670A (ja) デ−タの誤り訂正方法
US4972416A (en) Error detection and correction method
JPH0447569A (ja) ディジタル記録再生装置
JPS6161466B2 (ja)
US6522831B2 (en) Reproducing apparatus
JPH0634313B2 (ja) エラ−訂正方法
US5805618A (en) Reproducing apparatus for reproducing video information recorded together with error correction codes
JP3255183B2 (ja) 誤り訂正装置及び誤り訂正方法
JP2000010807A (ja) ディジタルデータ再生装置
JPH05328290A (ja) データ再生処理回路
JP3210002B2 (ja) 誤り訂正装置
JPS6117060B2 (ja)
JPS6052964A (ja) 誤り訂正方法
JPS62256270A (ja) 誤り訂正装置
JP2751415B2 (ja) 誤り検出訂正回路
JP2872342B2 (ja) 誤り訂正装置
JP3246926B2 (ja) 誤り訂正処理装置
JP2557638B2 (ja) Pcm音声再生装置
JP2993306B2 (ja) ディジタル記録再生装置
JPH0756735B2 (ja) 誤り訂正符号の復号方法
JPH07107780B2 (ja) デ−タの誤り訂正方法
JPS5990440A (ja) デ−タ伝送装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11