JPH05326739A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH05326739A
JPH05326739A JP4123442A JP12344292A JPH05326739A JP H05326739 A JPH05326739 A JP H05326739A JP 4123442 A JP4123442 A JP 4123442A JP 12344292 A JP12344292 A JP 12344292A JP H05326739 A JPH05326739 A JP H05326739A
Authority
JP
Japan
Prior art keywords
integrated circuit
inductor
capacitor
semiconductor device
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4123442A
Other languages
Japanese (ja)
Inventor
Yoshinobu Kadowaki
好伸 門脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4123442A priority Critical patent/JPH05326739A/en
Publication of JPH05326739A publication Critical patent/JPH05326739A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Microwave Amplifiers (AREA)
  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

PURPOSE:To obtain a semiconductor device having high characteristics at low cost wherein the chip area is to be cut down by removing respective patterns of inductor and capacitor from an integrated circuit substrate having high-frequency integrated circuit. CONSTITUTION:Respective patterns of an inductor 2 and a capacitor 3 are provided on a laminated ceramic substrate 9 as a mother body of a package containing a high-frequency integrated circuit and then these patterns are removed from an integrated circuit substrate 8 whereon the high-frequency integrated circuit is formed so as to cut down the chip area.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に係り、特
に、マイクロ波帯半導体装置のパッケージ構造に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a microwave band semiconductor device package structure.

【0002】[0002]

【従来の技術】マイクロ波半導体装置として、モノリシ
ックマイクロ波集積回路増幅器(以下、MMIC増幅器
と称する)を例にとって説明する。
2. Description of the Related Art A monolithic microwave integrated circuit amplifier (hereinafter referred to as MMIC amplifier) will be described as an example of a microwave semiconductor device.

【0003】図5は従来のMMIC増幅器のチップパタ
ーンの一例を示す平面図である。この図において、1は
高周波トランジスタ、2はインダクタ、3はコンデン
サ、4は入力信号端子、5は出力信号端子、6は前記高
周波トランジスタ1の直流バイアス印加端子、7は前記
高周波トランジスタ1のインピーダンス整合回路、8は
集積回路基板である。
FIG. 5 is a plan view showing an example of a chip pattern of a conventional MMIC amplifier. In this figure, 1 is a high frequency transistor, 2 is an inductor, 3 is a capacitor, 4 is an input signal terminal, 5 is an output signal terminal, 6 is a DC bias application terminal of the high frequency transistor 1, and 7 is impedance matching of the high frequency transistor 1. A circuit, 8 is an integrated circuit board.

【0004】次に、動作について説明する。入力信号端
子4に印加された信号は、高周波トランジスタ1により
増幅され、出力信号端子5より取り出される。ここで、
高周波トランジスタ1を動作させるための直流バイアス
は、直流バイアス印加端子6より供給される。
Next, the operation will be described. The signal applied to the input signal terminal 4 is amplified by the high frequency transistor 1 and taken out from the output signal terminal 5. here,
A DC bias for operating the high frequency transistor 1 is supplied from a DC bias applying terminal 6.

【0005】コンデンサ3およびインダクタ2は高周波
トランジスタ1の直流バイアス印加回路として作用し、
直流成分のみを通し高周波信号成分を阻止する。高周波
トランジスタ1の入,出力インピーダンスを所定の特性
インピーダンスに整合させるため、インピーダンス整合
回路7が用いられる。
The capacitor 3 and the inductor 2 act as a DC bias applying circuit for the high frequency transistor 1,
Passes only DC components and blocks high-frequency signal components. An impedance matching circuit 7 is used to match the input and output impedances of the high frequency transistor 1 with a predetermined characteristic impedance.

【0006】[0006]

【発明が解決しようとする課題】従来のMMIC増幅器
は、以上のように構成されているので、増幅器に要求さ
れる特性や使用周波数によって大容量のコンデンサ3お
よびインダクタ2が必要となる。
Since the conventional MMIC amplifier is constructed as described above, a large capacity capacitor 3 and inductor 2 are required depending on the characteristics required of the amplifier and the operating frequency.

【0007】その結果、コンデンサ3およびインダクタ
2の面積が増大し、MMIC増幅器パターンの大部分が
コンデンサ3およびインダクタ2のそれぞれのパターン
となり、MMICチップの大面積化によるコストアップ
の問題と、広面積のインダクタ2,コンデンサ3および
それぞれのパターン配置によるMMIC回路設計が困難
になる等の問題点があった。
As a result, the areas of the capacitor 3 and the inductor 2 are increased, and most of the MMIC amplifier pattern becomes the respective patterns of the capacitor 3 and the inductor 2, which causes a problem of cost increase due to an increase in the area of the MMIC chip and a large area. However, there is a problem that it is difficult to design the MMIC circuit by the inductor 2, the capacitor 3, and the respective pattern arrangements.

【0008】本発明は、上記のような問題点を解消する
ためになされたもので、コンデンサ,インダクタの占有
面積を減らした半導体装置を得ることを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to obtain a semiconductor device in which the area occupied by a capacitor and an inductor is reduced.

【0009】[0009]

【課題を解決するための手段】本発明に係る半導体装置
は、半導体素子を含む高周波集積回路が形成された集積
回路基板とは別の積層セラミック基板にコンデンサおよ
びインダクタのそれぞれのパターンを形成したものであ
る。
A semiconductor device according to the present invention has a capacitor and an inductor pattern formed on a laminated ceramic substrate different from an integrated circuit substrate on which a high frequency integrated circuit including a semiconductor element is formed. Is.

【0010】また、積層セラミック基板の一部にコイル
インダクタを収納する凹部を設けたものである。
Further, a concave portion for accommodating the coil inductor is provided in a part of the laminated ceramic substrate.

【0011】[0011]

【作用】本発明においては、コンデンサおよびインダク
タの各パターンを集積回路基板と別にして、パッケージ
である積層セラミック基板に設けたので、集積回路基板
に占有していたコンデンサおよびインダクタのそれぞれ
のパターンの面積が減少する。
In the present invention, since the respective patterns of the capacitor and the inductor are provided on the laminated ceramic substrate which is a package separately from the integrated circuit substrate, the respective patterns of the capacitor and the inductor occupying the integrated circuit substrate are The area is reduced.

【0012】また、積層セラミック基板の一部に凹部を
形成し、この凹部内にコイルインダクタを収納したの
で、インダクタの占有面積が減少する。
Further, since the concave portion is formed in a part of the laminated ceramic substrate and the coil inductor is housed in the concave portion, the area occupied by the inductor is reduced.

【0013】[0013]

【実施例】以下、本発明の一実施例を図面について説明
する。図1はMMIC増幅器のチップパターンを示す平
面図であり、図2は、図1に示したMMICチップパタ
ーンを本発明に係るパケージに収納した状態で上蓋がな
い場合の平面図である。また、図3は、図2のA−A線
における断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a plan view showing a chip pattern of an MMIC amplifier, and FIG. 2 is a plan view showing a case where the MMIC chip pattern shown in FIG. 1 is housed in a package according to the present invention and there is no upper lid. 3 is a sectional view taken along the line AA of FIG.

【0014】これらの図において、1〜8は図5に示し
たものと同等のものであるので説明を省略するが、イン
ダクタ2およびコンデンサ3は高周波トランジスタ1が
形成された集積回路基板8とは別のパッケージの多層セ
ラミック基板上に形成されている。
In these figures, reference numerals 1 to 8 are equivalent to those shown in FIG. 5, and therefore description thereof will be omitted. However, the inductor 2 and the capacitor 3 are different from the integrated circuit substrate 8 on which the high frequency transistor 1 is formed. It is formed on a multilayer ceramic substrate of another package.

【0015】すなわち、9はパッケージの母体である積
層セラミック基板、21および31は、セラミック層9
0の間に形成された電極金属層であり、セラミック層9
0をはさんで電極金属層32が設けられ、コンデンサ3
が形成され、また、電極金属層21でインダクタ2が構
成される。これらコンデンサ3,インダクタ2は集積回
路基板8上のパターンとパッケージの電極リード間に接
続される。
That is, 9 is a monolithic ceramic substrate that is the base of the package, and 21 and 31 are ceramic layers 9.
0, which is an electrode metal layer formed between
The electrode metal layer 32 is provided with 0 interposed therebetween, and the capacitor 3
And the electrode metal layer 21 constitutes the inductor 2. These capacitors 3 and inductors 2 are connected between the pattern on the integrated circuit board 8 and the electrode leads of the package.

【0016】以上のように構成することにより、従来は
高周波回路上に構成され、広い面積を占有していたコン
デンサ3およびインダクタ2のそれぞれのパターンを集
積回路基板8から除去でき、チップの縮小とともに、回
路パターンの配置でコンデンサ3およびインダクタ2の
それぞれのパターンの制約が解消もしくは少なくなり、
集積回路パターン設計における自由度が向上する。
With the above-described structure, the respective patterns of the capacitor 3 and the inductor 2 which are conventionally formed on a high-frequency circuit and occupy a large area can be removed from the integrated circuit board 8, and the chip size can be reduced. , The layout of the circuit pattern eliminates or reduces the restrictions on the respective patterns of the capacitor 3 and the inductor 2.
The degree of freedom in integrated circuit pattern design is improved.

【0017】なお、上記実施例では積層セラミック基板
9にコンデンサ3およびインダクタ2の各パターンを設
けたが、図4に示すようにパッケージの積層セラミック
基板9の一部に形状の大きい方のコイルインダクタ20
を収納する凹部9aを設けて、集積回路基板8よりイン
ダクタを取り去ってもよい。
In the above embodiment, each pattern of the capacitor 3 and the inductor 2 is provided on the laminated ceramic substrate 9, but as shown in FIG. 4, a coil inductor having a larger shape is formed on a part of the laminated ceramic substrate 9 of the package. 20
The inductor may be removed from the integrated circuit board 8 by providing a recess 9a for housing the.

【0018】また、上記実施例では、MMIC増幅器に
ついて説明したが、これに限定されるものではなく、他
の高周波集積回路に適用しても同様の効果を奏すること
はいうまでもない。
Further, although the MMIC amplifier has been described in the above embodiment, it is not limited to this, and it goes without saying that the same effect can be obtained even when applied to other high frequency integrated circuits.

【0019】[0019]

【発明の効果】以上説明したように、本発明は、パッケ
ージの母体である積層セラミック基板にコンデンサ,イ
ンダクタの両パターンを形成したので、多層配線が利用
できるため集積回路パターンの縮小が可能となり、回路
を小型化することができる。また、集積回路パターン設
計も容易となり安価な高周波集積回路が得られる効果が
ある。
As described above, according to the present invention, since both patterns of capacitors and inductors are formed on the laminated ceramic substrate which is the base of the package, it is possible to reduce the integrated circuit pattern because multilayer wiring can be used. The circuit can be miniaturized. Further, there is an effect that the design of the integrated circuit pattern becomes easy and an inexpensive high frequency integrated circuit can be obtained.

【0020】また、パッケージの一部に凹部を設け、こ
の中に形状の大きな方のコイルインダクタを収納するよ
うにしたので、集積回路パターンからインダクタパター
ンの除去ができ、同様にパターン縮小化により安価な高
周波集積回路が実現できる。
Further, since a concave portion is provided in a part of the package and the coil inductor having a larger shape is accommodated in the concave portion, the inductor pattern can be removed from the integrated circuit pattern, and similarly, the pattern can be reduced in size to reduce the cost. A high frequency integrated circuit can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の高周波集積回路の一実施例によるMM
IC増幅器のチップパターンを示す平面図である。
FIG. 1 is an MM according to an embodiment of a high frequency integrated circuit of the present invention.
It is a top view which shows the chip pattern of an IC amplifier.

【図2】図1のMMICチップパターンを本発明のパッ
ケージに収納し上蓋を取り去った状態の平面図である。
FIG. 2 is a plan view showing a state in which the MMIC chip pattern of FIG. 1 is housed in a package of the present invention and an upper lid is removed.

【図3】図2のA−A線における断面図である。3 is a cross-sectional view taken along the line AA of FIG.

【図4】本発明の他の実施例を示す平面図である。FIG. 4 is a plan view showing another embodiment of the present invention.

【図5】従来のMMIC増幅器のチップパターンを示す
平面図である。
FIG. 5 is a plan view showing a chip pattern of a conventional MMIC amplifier.

【符号の説明】[Explanation of symbols]

1 高周波トランジスタ 2 インダクタ 3 コンデンサ 4 入力信号端子 5 出力信号端子 6 直流バイアス印加端子 7 インピーダンス整合回路 8 集積回路基板 9 積層セラミック基板 9a 凹部 20 コイルインダクタ 21 インダクタの電極金属層 31 コンデンサの電極金属層 32 コンデンサの電極金属層 90 セラミック層 1 High Frequency Transistor 2 Inductor 3 Capacitor 4 Input Signal Terminal 5 Output Signal Terminal 6 DC Bias Applying Terminal 7 Impedance Matching Circuit 8 Integrated Circuit Board 9 Multilayer Ceramic Substrate 9a Recess 20 Coil Inductor 21 Inductor Electrode Metal Layer 31 Capacitor Electrode Metal Layer 32 Capacitor electrode metal layer 90 Ceramic layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01P 1/00 Z 3/08 H03F 3/60 8522−5J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Office reference number FI technical display location H01P 1/00 Z 3/08 H03F 3/60 8522-5J

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、この半導体素子を収納す
るパッケージからなる半導体装置において、前記半導体
素子を含む高周波集積回路が形成された集積回路基板と
は別の積層セラミック基板にコンデンサパターンおよび
インダクタパターンを形成したことを特徴とする半導体
装置。
1. A semiconductor device comprising a semiconductor element and a package accommodating the semiconductor element, wherein a capacitor pattern and an inductor pattern are provided on a laminated ceramic substrate different from an integrated circuit substrate on which a high frequency integrated circuit including the semiconductor element is formed. A semiconductor device comprising:
【請求項2】 半導体素子と、この半導体素子を収納す
るパッケージからなる半導体装置において、前記半導体
素子を含む高周波集積回路が形成された集積回路基板と
は別の積層セラミック基板の一部にコイルインダクタを
収納する凹部を設けたことを特徴とする半導体装置。
2. A semiconductor device comprising a semiconductor element and a package accommodating the semiconductor element, wherein a coil inductor is provided on a part of a laminated ceramic substrate different from an integrated circuit substrate on which a high frequency integrated circuit including the semiconductor element is formed. A semiconductor device having a recessed portion for accommodating therein.
JP4123442A 1992-05-15 1992-05-15 Semiconductor device Pending JPH05326739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4123442A JPH05326739A (en) 1992-05-15 1992-05-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4123442A JPH05326739A (en) 1992-05-15 1992-05-15 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH05326739A true JPH05326739A (en) 1993-12-10

Family

ID=14860705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4123442A Pending JPH05326739A (en) 1992-05-15 1992-05-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH05326739A (en)

Similar Documents

Publication Publication Date Title
JP4256575B2 (en) RF passive circuit and RF amplifier with via hole
GB2269935A (en) Compact semiconductor device with moulded body
JP2001168234A (en) Grounding plane for semiconductor chip
JPH05326739A (en) Semiconductor device
JPH06181289A (en) Semiconductor device
JPH04271161A (en) Semiconductor device
JP2001015885A (en) High-frequency electronic circuit and structure of mounting chip three-terminal capacitor on the same
JPS63224249A (en) High-frequency integrated circuit
JP2003086755A (en) Hybrid module
JPS63244761A (en) High-frequency planer circuit device
US6624703B1 (en) Terminal arrangement for an electrical device
JPH04116966A (en) High frequency integrated circuit
JPH04261206A (en) Amplifier
JPH06169064A (en) Semiconductor device
JPH04207212A (en) Semiconductor device
JP2002171144A (en) High frequency amplifier
JPS6056306B2 (en) Microwave IC device and its manufacturing method
JPH05211279A (en) Hybrid integrated circuit
JP2624370B2 (en) High frequency integrated circuit
JPH08340059A (en) Semiconductor device packaging system
JPH03261202A (en) Microwave semiconductor device
JPH05218102A (en) Field effect transistor having internal matching circuit
JP3032038B2 (en) Semiconductor device
JPH03184367A (en) High-frequency integrated circuit
JPH02140969A (en) Semiconductor integrated circuit device