JPH05326523A - バンプ形成用キャピラリ - Google Patents
バンプ形成用キャピラリInfo
- Publication number
- JPH05326523A JPH05326523A JP4130521A JP13052192A JPH05326523A JP H05326523 A JPH05326523 A JP H05326523A JP 4130521 A JP4130521 A JP 4130521A JP 13052192 A JP13052192 A JP 13052192A JP H05326523 A JPH05326523 A JP H05326523A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- capillary
- bump
- diameter
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
(57)【要約】
【目的】 バンプ高さを高く、バンプ直径を小さく形成
し、狭ピッチ化するＩＣ上への安定したバンプ形成を実
現することを目的とする。 【構成】 ワイヤ２２を通過するワイヤホール２３を中
心に貫通して構成するバンプ形成用キャピラリにおい
て、前記ワイヤホール２３の先端部を底面側に垂直にあ
けて底面と直結し、かつワイヤホール２０の先端径は通
過するワイヤ２２の直径に出来るだけ近くなるように形
成する。
し、狭ピッチ化するＩＣ上への安定したバンプ形成を実
現することを目的とする。 【構成】 ワイヤ２２を通過するワイヤホール２３を中
心に貫通して構成するバンプ形成用キャピラリにおい
て、前記ワイヤホール２３の先端部を底面側に垂直にあ
けて底面と直結し、かつワイヤホール２０の先端径は通
過するワイヤ２２の直径に出来るだけ近くなるように形
成する。
Description
【０００１】
【産業上の利用分野】本発明は、ベアチップＩＣ上にバ
ンプを形成するためのバンプ形成用キャピラリ（以下キ
ャピラリとする。）に関する。
ンプを形成するためのバンプ形成用キャピラリ（以下キ
ャピラリとする。）に関する。
【０００２】
【従来の技術】この種のバンプ形成方法について「Ｇａ
ＡｓＩＣへのＴＡＢ適用技術」電子情報通信学会春季全
国大会（１９８９年）５−１３９ページに示されるもの
がある。図４〜図６はこのようなバンプ形成方法による
バンプ形成工程を示す側断面図であり、図において、１
はワイヤを通過するワイヤホールを中心に貫通して構成
するキャピラリである。
ＡｓＩＣへのＴＡＢ適用技術」電子情報通信学会春季全
国大会（１９８９年）５−１３９ページに示されるもの
がある。図４〜図６はこのようなバンプ形成方法による
バンプ形成工程を示す側断面図であり、図において、１
はワイヤを通過するワイヤホールを中心に貫通して構成
するキャピラリである。
【０００３】まず、図４のようにワイヤホールに通され
たワイヤ６の先端に電気トーチの放電により作られたボ
ール１１を図５においてベアチップＩＣ９のボンディン
グパッド部１０上へキャピラリ１にて荷重により矢印方
向へ押しつけると同時に６方向へ超音波エネルギにより
摺動させ、さらに熱を加えて溶着させ、図６のように矢
印Ｃ方向へキャピラリ１を引き上げることによりワイヤ
をボールのネック部８で引きちぎることによりバンプ７
がＩＣ９上へ形成される。
たワイヤ６の先端に電気トーチの放電により作られたボ
ール１１を図５においてベアチップＩＣ９のボンディン
グパッド部１０上へキャピラリ１にて荷重により矢印方
向へ押しつけると同時に６方向へ超音波エネルギにより
摺動させ、さらに熱を加えて溶着させ、図６のように矢
印Ｃ方向へキャピラリ１を引き上げることによりワイヤ
をボールのネック部８で引きちぎることによりバンプ７
がＩＣ９上へ形成される。
【０００４】上記キャピラリの従来技術は各キャピラリ
メーカで出しているカタログに示されているが、図７に
この種のキャピラリの一従来例を示す。この従来例は、
カイザーツールカタログの４ページに記載されている。
図において、１はキャピラリ、２はワイヤを通過するワ
イヤホールであり、該ワイヤホール２は先端に行くに従
い細くなっており、その先端に近い部分４はストレート
になっている。また、ストレート部４は更にキャピラリ
底面３とは深さＴ1 と開き角度θ：θ＝９０〜１２０°
程度の面取部１２が形成されている。
メーカで出しているカタログに示されているが、図７に
この種のキャピラリの一従来例を示す。この従来例は、
カイザーツールカタログの４ページに記載されている。
図において、１はキャピラリ、２はワイヤを通過するワ
イヤホールであり、該ワイヤホール２は先端に行くに従
い細くなっており、その先端に近い部分４はストレート
になっている。また、ストレート部４は更にキャピラリ
底面３とは深さＴ1 と開き角度θ：θ＝９０〜１２０°
程度の面取部１２が形成されている。
【０００５】このような構成で、図００に示した動作を
行いバンプを形成していた。
行いバンプを形成していた。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た構成の従来技術によれば、以下に示す問題があった。
図８，図９は上記従来例の問題点を示す側断面図であ
る。すなわち、電気トーチで作られたボールの体積Ｖを
図８に示すように、キャピラリ１の面取り部１２で形成
される体積Ｖ1 が差し引かれた体積Ｖ2 ＝Ｖ−Ｖ1とな
り、小さな体積Ｖ2 分がキャピラリによりつぶされるた
め、出来上がったバンプ形状は直径Ｄ2 は大きく高さＨ
2 は低いものとなる。
た構成の従来技術によれば、以下に示す問題があった。
図８，図９は上記従来例の問題点を示す側断面図であ
る。すなわち、電気トーチで作られたボールの体積Ｖを
図８に示すように、キャピラリ１の面取り部１２で形成
される体積Ｖ1 が差し引かれた体積Ｖ2 ＝Ｖ−Ｖ1とな
り、小さな体積Ｖ2 分がキャピラリによりつぶされるた
め、出来上がったバンプ形状は直径Ｄ2 は大きく高さＨ
2 は低いものとなる。
【０００７】更に、バンプ形成条件が強すぎると、図９
のように極端に直径Ｄ3 が広すぎ、高さＨ3 も薄すぎる
ものとなり、ＩＣ上の電極パッドＥからはみ出し、広が
ったバンプにより隣の電極との電気的ショート、また後
に行われるＴＡＢ・インナーリードとの接続に対し高さ
が低いためＩＣとのエッジショート等の問題となる。ま
た今後更にファインピッチ化するには対応できないとい
う問題がある。
のように極端に直径Ｄ3 が広すぎ、高さＨ3 も薄すぎる
ものとなり、ＩＣ上の電極パッドＥからはみ出し、広が
ったバンプにより隣の電極との電気的ショート、また後
に行われるＴＡＢ・インナーリードとの接続に対し高さ
が低いためＩＣとのエッジショート等の問題となる。ま
た今後更にファインピッチ化するには対応できないとい
う問題がある。
【０００８】本発明は、以上の問題点に鑑み、体積の減
少を起こさせないでバンプをつぶす構成を得て、パンプ
高さを高く、バンプ直径を小さく形成し、狭ピッチ化す
るＩＣ上への安定したバンプ形成を実現することを目的
とする。
少を起こさせないでバンプをつぶす構成を得て、パンプ
高さを高く、バンプ直径を小さく形成し、狭ピッチ化す
るＩＣ上への安定したバンプ形成を実現することを目的
とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、ワイヤホールへバンプがもぐり込まない
ようにする。すなわち、本発明は、ワイヤを通過するワ
イヤホールを中心に貫通して構成するバンプ形成用キャ
ピラリにおいて、前記ワイヤホールの先端部を底面側に
垂直に明けて底面と直結し、かつワイヤホール先端径は
通過するワイヤの直径に出来るだけ近くなるように形成
する事を特徴とする。
め、本発明は、ワイヤホールへバンプがもぐり込まない
ようにする。すなわち、本発明は、ワイヤを通過するワ
イヤホールを中心に貫通して構成するバンプ形成用キャ
ピラリにおいて、前記ワイヤホールの先端部を底面側に
垂直に明けて底面と直結し、かつワイヤホール先端径は
通過するワイヤの直径に出来るだけ近くなるように形成
する事を特徴とする。
【００１０】
【作用】上記構成により本発明は、ＩＣ上の電極パッド
に超音波エネルギーと熱を加え、ワイヤ先端に生じるハ
ンダのボールを荷重で加圧することによりバンプを形成
する。このとき、キャピラリ先端部のワイヤホール先端
部はストレートで結ばれていて、しかも面取りがされて
いないので、キャピラリ底面からワイヤホール内部への
もぐり込みによる体積の減少がないため、出来上がるバ
ンプは初期のボール体積がそのまま押しつぶされ、高さ
は高く直径は小さくなる。
に超音波エネルギーと熱を加え、ワイヤ先端に生じるハ
ンダのボールを荷重で加圧することによりバンプを形成
する。このとき、キャピラリ先端部のワイヤホール先端
部はストレートで結ばれていて、しかも面取りがされて
いないので、キャピラリ底面からワイヤホール内部への
もぐり込みによる体積の減少がないため、出来上がるバ
ンプは初期のボール体積がそのまま押しつぶされ、高さ
は高く直径は小さくなる。
【００１１】
【実施例】以下図面に従って実施例を説明する。図１は
本発明の一実施例を示す側断面図である。図において、
２１はキャピラリ、２２はワイヤ、２３は該ワイヤ２２
を通過するワイヤホールであり、該ワイヤホール２３は
キャピラリ２１の中心を貫通するものであり、その先端
部を底面側に垂直に明けて底面と直結している。さら
に、前記ワイヤホール先端径は通過するワイヤ２２の直
径に出来るだけ近くなるように形成してある。
本発明の一実施例を示す側断面図である。図において、
２１はキャピラリ、２２はワイヤ、２３は該ワイヤ２２
を通過するワイヤホールであり、該ワイヤホール２３は
キャピラリ２１の中心を貫通するものであり、その先端
部を底面側に垂直に明けて底面と直結している。さら
に、前記ワイヤホール先端径は通過するワイヤ２２の直
径に出来るだけ近くなるように形成してある。
【００１２】上記構成の本実施例の作用は以下の通りで
ある。上記構成のキャピラリ２２を用いて、電気トーチ
で形成された体積ＶのボールをＩＣ９上の電極パッド１
０に超音波エネルギーと熱を加え荷重で加圧することに
よりバンプ２４が形成される。このとき、キャピラリ先
端部２５のワイヤーホール部先端はストレートで結ばれ
ており、しかも面取りがされていないため、キャピラリ
底面２５からワイヤホール内部へのもぐり込みによる体
積の減少がないため、出来上がるバンプ２４は初期のボ
ール体積Ｖがそのまま押し潰され、高さＨ1 は高くした
がって直径Ｄ1 は小さくなる。
ある。上記構成のキャピラリ２２を用いて、電気トーチ
で形成された体積ＶのボールをＩＣ９上の電極パッド１
０に超音波エネルギーと熱を加え荷重で加圧することに
よりバンプ２４が形成される。このとき、キャピラリ先
端部２５のワイヤーホール部先端はストレートで結ばれ
ており、しかも面取りがされていないため、キャピラリ
底面２５からワイヤホール内部へのもぐり込みによる体
積の減少がないため、出来上がるバンプ２４は初期のボ
ール体積Ｖがそのまま押し潰され、高さＨ1 は高くした
がって直径Ｄ1 は小さくなる。
【００１３】このようにして、狭ピッチ化された幅の狭
い電極パッド上へ充分収まるようなバンプが実現でき
る。図２は本発明の第２の実施例を示す側断面図であ
り、同図に示す如く、底面の形状は角度αを持ったテー
パ面としてもよい。図３は本発明の第３の実施例を示す
側断面図であり、同図に示す如く、底面の形状は半径Ｒ
をもった凸曲面状としてもよい。
い電極パッド上へ充分収まるようなバンプが実現でき
る。図２は本発明の第２の実施例を示す側断面図であ
り、同図に示す如く、底面の形状は角度αを持ったテー
パ面としてもよい。図３は本発明の第３の実施例を示す
側断面図であり、同図に示す如く、底面の形状は半径Ｒ
をもった凸曲面状としてもよい。
【００１４】
【発明の効果】以上詳細に説明した如く、本発明は、ワ
イヤを通過するワイヤホールを中心に貫通して構成する
バンプ形成用キャピラリにおいて、前記ワイヤホールの
先端部を底面側に垂直に明けて底面と直結し、かつワイ
ヤホール先端径は通過するワイヤの直径に出来るだけ近
くなるように形成するので、ワイヤホールへバンプがも
ぐり込まない。
イヤを通過するワイヤホールを中心に貫通して構成する
バンプ形成用キャピラリにおいて、前記ワイヤホールの
先端部を底面側に垂直に明けて底面と直結し、かつワイ
ヤホール先端径は通過するワイヤの直径に出来るだけ近
くなるように形成するので、ワイヤホールへバンプがも
ぐり込まない。
【００１５】これにより、体積の減少を起こさせないで
バンプをつぶすことが可能となり、パンプ高さを高く、
バンプ直径を小さく形成し、狭ピッチ化するＩＣ上への
安定したバンプ形成を実現するという効果がある。同時
に、バンプの上面のワイヤネック部にダメージを与えや
すくなりネック部を容易に切断でき、高さのバラ付き少
ない安定したバンプヲ提供するという効果がある。
バンプをつぶすことが可能となり、パンプ高さを高く、
バンプ直径を小さく形成し、狭ピッチ化するＩＣ上への
安定したバンプ形成を実現するという効果がある。同時
に、バンプの上面のワイヤネック部にダメージを与えや
すくなりネック部を容易に切断でき、高さのバラ付き少
ない安定したバンプヲ提供するという効果がある。
【図１】本発明の第１の実施例を示す側断面図である。
【図２】本発明の第２の実施例を示す側断面図である。
【図３】本発明の第３の実施例を示す側断面図である。
【図４】バンプ形成工程を示す側断面図である。
【図５】バンプ形成工程を示す側断面図である。
【図６】バンプ形成工程を示す側断面図である。
【図７】従来例を示す側断面図である。
【図８】従来例の問題点を示す側断面図である。
【図９】従来例の問題点を示す側断面図である。
２１ キャピラリ ２２ ワイヤ ２３ ワイヤホール ２４ バンプ
Claims (1)
- 【請求項１】 ワイヤを通過するワイヤホールを中心に
貫通して構成するバンプ形成用キャピラリにおいて、 前記ワイヤホールの先端部を底面側に垂直に明けて底面
と直結し、 かつワイヤホール先端径は通過するワイヤの直径に出来
るだけ近くなるように形成する事を特徴とするバンプ形
成用キャピラリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4130521A JPH05326523A (ja) | 1992-05-22 | 1992-05-22 | バンプ形成用キャピラリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4130521A JPH05326523A (ja) | 1992-05-22 | 1992-05-22 | バンプ形成用キャピラリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326523A true JPH05326523A (ja) | 1993-12-10 |
Family
ID=15036291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4130521A Pending JPH05326523A (ja) | 1992-05-22 | 1992-05-22 | バンプ形成用キャピラリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05326523A (ja) |
-
1992
- 1992-05-22 JP JP4130521A patent/JPH05326523A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3765778B2 (ja) | ワイヤボンディング用キャピラリ及びこれを用いたワイヤボンディング方法 | |
| US5953624A (en) | Bump forming method | |
| US5574311A (en) | Device having pins formed of hardened mixture of conductive metal particle and resin | |
| JP2697411B2 (ja) | Ｔａｂインナーリードの接合方法 | |
| TWI246731B (en) | Wirebonding insulated wire | |
| JP3333399B2 (ja) | ワイヤボンディング装置用キャピラリ | |
| JPS59191338A (ja) | ワイヤボンダ用ツ−ル | |
| JP3347598B2 (ja) | ワイヤボンディング装置用キャピラリ | |
| KR100718889B1 (ko) | 투스텝 하이 보틀넥을 갖는 와이어 본딩 캐필러리 | |
| JPH05326523A (ja) | バンプ形成用キャピラリ | |
| US6270000B1 (en) | Wire bonding method | |
| JP3128717B2 (ja) | バンプ形成方法 | |
| JPH11214451A (ja) | 半導体装置とその製造装置および製造方法 | |
| JP3322642B2 (ja) | 半導体装置の製造方法 | |
| JP2500655B2 (ja) | ワイヤ―ボンディング方法及びその装置 | |
| JPH056893A (ja) | キヤピラリ、それによるバンプ製造方法及びそれによる半導体装置 | |
| JPH10112479A (ja) | 基板の接続方法 | |
| JP3202193B2 (ja) | ワイヤボンディング方法 | |
| JP2574531B2 (ja) | バンプ電極の形成方法 | |
| JP3233194B2 (ja) | ワイヤボンディング方法 | |
| JPH0428241A (ja) | 半導体装置の製造方法 | |
| JPS61219159A (ja) | 金ボ−ルバンプの製造方法 | |
| JPH0982742A (ja) | ワイヤボンディング方法 | |
| JPH04123434A (ja) | バンプ形成方法 | |
| JP2976645B2 (ja) | バンプ形成方法 |