JPH0532018A - 情報処理方法及び装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】システム機器内の各部を非動作時では省電力状
態とし、それらを順次制御することによりシステム全体
の省電力化をはかる情報処理方法及び装置に関する。 【構成】ＲＥＳＥＴ時にＲｅａｄｙ Ｍｏｄｅとなり、
これからの変化系の第一は、Ｒｅａｄｙ Ｍｏｄｅで、
ＣＰＵ−Ｐが制御する。第二は、印字が終了し処理でき
るデータが無いとＳｌｅｅｐをコントローラに設定しＨ
ａｌｔとなるが、この設定で、Ｒｅａｄｙ Ｍｏｄｅ→
Ｓｌｅｅｐ Ｍｏｄｅになる。Ａｃｔｉｖｅ Ｍｏｄｅ
は、この変化系は１モードのみで、Ａｃｔｉｖｅ Ｍｏ
ｄｅ→Ｒｅａｄｙ Ｍｏｄｅは、ＣＰＵが制御する。Ｓ
ｌｅｅｐ Ｍｏｄｅは、変化系の第一は、Ｓｌｅｅｐ
Ｍｏｄｅ→Ｒｅａｄｙ Ｍｏｄｅで紙挿入、操作ＳＷ、
データ入力等の発生で、ＣＰＵ−Ｐにハード割り込みを
発生し、第二は、Ｓｌｅｅｐ Ｍｏｄｅ→Ｓｔｏｐ Ｍ
ｏｄｅで、ＣＰＵ−Ｐの制御は介在しない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、システム機器内の各部
を非動作時では省電力状態とし、それらを順次制御する
ことによりシステム全体の省電力化をはかる情報処理方
法及び装置に関するものである。

【０００２】

【従来の技術】従来、主制御部である情報処理部と印字
制御部を備え、それぞれ独自に制御するシステム機器の
印字部の省電力化を考えた場合、停止状態、待機状態等
の遷移状態を設け、それらの管理は主制御部で行われて
いた。

【０００３】

【発明が解決しようとしている課題】しかしながら、上
記従来例では印字部の都合によるＢｕｓｙ状態が各所に
あり、主制御部はその間待ち状態になるという不具合が
あった。又、印字部への印字データ等のデータ転送を行
う際、印字部側も待機状態でなければ受け付けられず、
時間、電力ともに無駄が発生していた。

【０００４】

【課題を解決するための手段（及び作用）】本発明によ
れば、主制御部の他に印字制御部内にも省電力制御部を
設け、省電力状態の遷移を管理、制御し、主制御部から
の命令の他に各種入力手段、たとえばペーパエンドセン
サからの紙有り検出等により遷移を可能にすることによ
り、主制御部が印字部を管理することなく、印字制御部
に対し、独自に省電力制御及び命令データ転送を行う様
にしたものである。

【０００５】又、印字データ等のデータ転送も、印字部
側が省電力状態でも実行できる様な制御方式を行う様に
した。

【０００６】

【実施例】図１は本発明の情報処理装置としてのパーソ
ナルコンピュータ（以下パソコンと略す）を示す斜視図
である。パソコン１は、装置本体１０１、キーボード１
０２、表示部１０３を備える上カバー１０４、およびプ
リンタ２等の各部によって構成される。上カバー１０４
は、装置本体１０１に対して、その後縁の両端に設けら
れたヒンジ１０４ａを介して回動可能に取り付けられて
いる。これにより本装置の使用時には、上カバー１０４
は、その回動によって表示部１０３が視易くなる位置ま
で開けられ、また、不使用時は閉じられてカバーとして
機能することができる。表示部１０３の表示素子として
は、表示部を薄く構成できることから液晶表示素子が用
いられる。

【０００７】インクジェット方式の記録ヘッドを用いた
プリンタユニット２は表示部１０３の前方に配置され、
装置本体１０１内に収納されている。また、プリンタユ
ニット２は操作者が開閉可能な開口部（不図示）をも
ち、記録ヘッドの交換が可能なようになっている。

【０００８】記録紙３はキーボード１０２の下部に設け
られた給紙口１０１ａから挿入され、装置本体１０１内
を貫通する搬送路内を搬送されて装置後方の排紙口（不
図示）から排出される。キーボード１０２は装置本体１
０１の両側に設けられたヒンジ１０２ａを介して回動可
能に取り付けられている。これにより、封筒、ハガキ等
の比較的長さの短い記録紙を使用する場合もキーボード
１０２を上部に開き、記録紙３を搬送路内の奥に挿入す
ることができる。このように、キーボード１０２の下部
に記録紙３の搬送路が設けられているため、記録紙をセ
ットした状態でもキーボード１０２および表示部１０３
及びプリンタ操作ＳＷ１０５を用いた種々の操作が可能
である。

【０００９】［Ｈｏｓｔ−Ｐｒｉｎｔｅｒの概略ブロッ
ク図］図２に、ホストコンピュータとプリンタの概略ブ
ロック図を示す。

【００１０】まずホストコンピュータにおいては、主制
御をつかさどっているのが中央処理装置（ＣＰＵ）であ
り、その基本的な制御を指示するのがＢＩＯＳ ＲＯＭ
（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅ
ｍ ＲＯＭ）である。フロッピーディスク（ＦＤＤ）や
ハードディスク（ＨＤＤ）からフロッピーディスクコン
トローラ（ＦＤＣ）やハードディスクコントローラ（Ｈ
ＤＣ）を経由してアプリケーション プログラムを読み
出し、システムメモリ（ＲＡＭ）を利用してプログラム
の実行を行なう。この時、画面の表示方法としてはＬＣ
Ｄコントローラ（ＬＣＤＣ）を使って液晶（ＬＣＤ）に
キャラクタ等の表示を行ない、キーボード（ＫＢ）から
のキー入力はキーボードコントローラ（ＫＢＣ）を経由
して行なわれる。ここで、数値演算プロセッサ（ＦＰ
Ｕ）はＣＰＵに対して演算処理のサポートを行なうもの
である。又、リアルタイムクロック（ＲＴＣ）は現時点
の経過時間を示すものでシステム全体の電源が切られた
状態においても、専用バッテリーにより動作は行なわれ
る。ＤＭＡコントローラ（ＤＭＡＣ）は、メモリ〜メモ
リ間、メモリ〜Ｉ／Ｏ間、Ｉ／Ｏ〜Ｉ／Ｏ間において高
速にデータの転送を行なう為に、ＣＰＵの介在なしでデ
ータ転送を行なう。割り込みコントローラ（ＩＲＱＣ）
は各Ｉ／Ｏからの割り込みを受け付け、優先順位に従っ
て処理を行なう。タイマ（ＴＩＭＥＲ）は、数チャンネ
ルのフリーランニングタイマを持ち、種々の時間管理を
行なう。その他に外部につながる、シリアルインターフ
ェイス（ＳＩＯ）、拡張ポート（ＰＯＲＴ）や、ユーザ
に動作状況を伝えるＬＥＤがある。

【００１１】一般のパソコンが持つ上記の各制御に加え
て、ノートブック型パーソナルコンピュータ（パソコ
ン）に於ては、ＡＣアダプター／電池の少なくとも２電
源に対応する必要があり、特に電池使用時の省電力が必
要となり、以下の構成を有する。ＥＬのインバータ回路
のｏｎ−ｏｆｆ／ＦＤＤへの電源供給／ＨＤＤへの電源
供給／ｐｒｉｎｔｅｒ−ｏｆｆ／ＲＡＭ及びＶＲＡＭ以
外のディバイスへの電源供給の各時間制御や、ＣＰＵ等
のＣＬＯＣＫ制御、サスペンド／レジューム時の電源制
御手順等を制御するホストパワーマネージメント部（ホ
ストＰＭ部）と、ホストＰＭ部の指示信号によりＲＡＭ
及びＶＲＡＭをサスペンド時とｃｐｕ−ｃｌｏｃｋ動作
時とで切り替えてｒｅｆｒｅｓｈするためのリフレッシ
ュコントローラと、２次電池をチャージしながらホスト
側も駆動可能なチャージコントローラよりなる。

【００１２】プリンタは、ホストコンピユータに対して
汎用のパラレルインターフェイスでつながる形になり、
Ｉ／Ｏポートのレジスタレベルでデータ送受信を行な
い、接続のイメージとしては外部プリンタとやり取りし
た時と同等となる。

【００１３】［プリンタドライバの構成図］図４に、記
録ヘッドおよびヘッドドライバの構成を示す。

【００１４】ここで、本例では吐出ユニットは６４個の
吐出口を有するものとし、＃１〜＃６４は吐出ユニット
に設けられた吐出口の位置に対応した番号を示すものと
する。Ｒ１〜Ｒ６４はそれぞれ＃１〜＃６４の吐出口に
対応して設けられた吐出エネルギ発生素子としての発熱
抵抗体である。発熱抵抗体Ｒ１〜Ｒ６４は８個を単位と
したブロックに分割され、各ブロックに共通にコモン側
ドライバ回路のスイッチング用トランジスタＱ１〜Ｑ８
が接続される。トランジスタＱ１〜Ｑ８は、それぞれ制
御信号ＣＯＭ１〜ＣＯＭ８のオン／オフに応じ通電経路
をオン／オフする。なお、各発熱抵抗体Ｒ１〜Ｒ６４へ
の通電経路に配置されたＤ１〜Ｄ６４は逆流防止用のダ
イオードである。

【００１５】各ブロック間で対応する位置にある発熱抵
抗体に対しては、セグメント側ドライバ回路のオン／オ
フ用トランジスタＱ９〜Ｑ１６が接続される。トランジ
スタＱ１〜Ｑ１６はそれぞれ制御信号ＳＥＧ１〜ＳＥＧ
８のオン／オフに応じて発熱抵抗体に対する通電経路を
オン／オフする。

【００１６】図５は、斯かる構成によるヘッド駆動のタ
イミングチャートを示す。ヘッド走査方向上のある位置
において、コモン側制御信号ＣＯＭ８〜ＣＯＭ１が順次
オンされる。そのオンにより１つのブロックが選択され
て通電可能な状態になるので、選択されたブロック内に
おいて記録による画像に応じてセグメント側制御信号Ｓ
ＥＧ８〜ＳＥＧ１をそれぞれオンまたはオフすることに
より、発熱抵抗体に選択的に通電が成され、発熱に応じ
てインクが吐出されてドット記録が行なわれる。

【００１７】図１３は、本発明が実施もしくは適用され
たインクジェット記録方式を用いたプリンタユニット２
の内部構成を説明するための斜視図である。図１におい
て、５００１はインクタンクであり、５０１２はそれに
結合された記録ヘッドである。５００１のインクタンク
と５０１２の記録ヘッドで一体型の交換可能なカートリ
ッジを形成するものである。５０１４は、そのカートリ
ッジをプリンター本体に取り付けるためのキャリッジで
あり、５００３はそのキャリッジを副走査方向に走査す
るためのガイドである。

【００１８】５０００は、記録紙３を主走査方向に走査
させるためのプラテンローラである。５０２４は、プラ
テンローラを回転させるための紙送りモータである。な
お、キャリッジ５０１４には、記録ヘッド５０１２に対
して駆動のための信号パルス電流やヘッド温調用電流を
流すためのフレキシブルケーブル（図示せず）が、プリ
ンターをコントロールするための電気回路を具備したプ
リント板（図示せず）に接続されている。

【００１９】さらに、上記構成のプリンタユニット２を
詳細に説明する。駆動モータ５０１３の正逆回転に連動
して駆動力伝達ギア５０１１、５００９を介して回転す
るリードスクリュー５００５の螺旋溝５００４に対して
係合するキャリッジ５０１４はピン（不図示）を有し、
矢印ａ，ｂ方向に往復移動される。５００２は紙押え板
であり、キャリッジ移動方向にわたって紙をプラテン５
０００に対して押圧する。５００７、５００８はフォト
カプラでキャリッジ５０１４のレバー５００６のこの域
での存在を確認してモータ５０１３の回転方向切換等を
行うためのホームポジション検知手段である。５０１６
は記録ヘッドの前面をキャップするキャップ部材５０２
２を支持する部材で、５０１５はこのキャップ内を吸引
する吸引手段であり、キャップ内開口５０２３を介して
記録ヘッド５０１２の吸引回復を行う。

【００２０】５０１７は、クリーニングブレードで、５
０１９はこのブレード５０１７を前後方向に移動可能に
する部材であり、本体支持板５０１８にこれらは支持さ
れている。ブレードは、この形態でなく周知のクリーニ
ングブレードが本例に適用できることはいうまでもな
い。また、５０２１は、吸引回復の吸引を開始するため
のレバーで、キャリッジ５０１４と係合するカム５０２
０の移動に伴って移動し、駆動モータからの駆動力がク
ラッチ切換等の公知の伝達手段で移動制御される。

【００２１】すなわち、駆動モータ５０１３をキャリッ
ジ５０１４のホームポジションから逆回転することによ
り、動力伝達ギア５０１１を５０１０に切り替え（不図
示）、駆動モータ５０１３からの駆動力がカム５０２０
を介してレバー５０２１に伝わり、記録ヘッド５０１２
のキャッピングおよびクリーニング、吸引回復が行なえ
るように構成されている。

【００２２】［Ｐｒｉｎｔｅｒのブロック図］図３にプ
リンタ部の制御系の構成例をしめすブロック図である。

【００２３】ここでＣＰＵ−Ｐはプリンタ部の主制御を
なすマイクロプロセッサ形態のＣＰＵであり、ホスト側
から後述のパラレルＩＦを介して得られるプリンタコマ
ンドやデータに基づいて所望の処理を実行する。ＲＯＭ
−ＰはＣＰＵ−Ｐが実行する記録制御手順等に対応した
プログラム、キャラクターゲネレータ（ＣＧ）、その他
の固定データを格納するＲＯＭ、ＲＡＭ−Ｐはレジスタ
として用いるワーク領域、１ライン分の印字データを格
納する為のラインバッファ、ドットに再展開されたドッ
ト展開バッファ、パラレルＩＦからのＩＮＰＵＴバッフ
ァ等の領域を有するＲＡＭ、ＴＩＭＥＲで、ＲＴＣ−Ｐ
は紙送りモータ（ＦＭ）／ヒータ等の駆動相時間を得る
ためのＴＩＭＥＲ１−Ｐは回復動作の経過時間を知るた
めのＲＴＣ、また、ＩＦ転送制御／省電力制御／ＲＡＭ
アクセス制御／プリンタポート制御を合体させた複合制
御ＵＮＩＴがＣＰＵ−ＰのＢＵＳに接続されている。複
合制御ＵＮＩＴからは各プリンタ駆動制御信号が出力さ
れ、ＦＭ駆動回路／ＣＭ駆動回路／ヘッドドライバー／
ヒータドライバーではＦＭ／ＣＭ／ＢＪ−Ｈｅａｄ／ヒ
ータ等の駆動レベルに変換している。省電力制御信号と
して複合制御ＵＮＩＴからＶｃｃ１Ｐ−ｏｆｆ／Ｖｃｃ
２Ｐ−ｏｆｆ／Ｖｐ−ｏｆｆの電源コントロール信号
と、入力信号としてＰｒｉｎｔｅｒ−ｏｆｆ／プリンタ
センサー類／操作パネル等を持つ。このうちＰｒｉｎｔ
ｅｒ−ｏｆｆ信号のアクティブからインアクティブの変
化のみによってＶｃｃ１−Ｐの電源供給がなされて、複
合制御ＵＮＩＴ／ＣＰＵ−Ｐ／ＲＡＭ−Ｐのみに電源供
給が可能となる。また、Ｖｃｃ１Ｐ−ｏｆｆはＰｒｉｎ
ｔｅｒ−ｏｆｆ信号をプリンタの駆動状況に合わせて、
変更したＯＦＦタイミングでＶｃｃ１Ｐなる電源を切る
ことができる。即ちヘッドがキャップオープン状態で電
源が切れてしまい、致命的な障害を及ぼすことがないの
である。

【００２４】図６に複合制御ＵＮＩＴの構成図を示す。

【００２５】機能ブロックとしては、主としてホスト側
からのＩＦアダプタとして機能するパラレルＩＦアダプ
タ、パラレルＩＦアダプタを介してＲＡＭ−Ｐのｉｎｐ
ｕｔ−ｂｕｆｆｅｒ（ＩＢ）上にパラレルデータの格納
を行うＩＦデータ取り込み制御部、ＲＡＭ−Ｐのリフレ
ッシュタイミングを発生するリフレッシュ制御部、ＲＡ
Ｍ−Ｐ上の１ラインドット展開データ（ＰＢ）を読みだ
してＢＪヘッドを駆動印字しつつ合わせてキャリアの相
砺磁も制御するＢＪ−ヘッド／ＣＭ制御部と、ＦＭ／ヒ
ータ／ＬＥＤ等を駆動するプリンタポート制御部と、Ｉ
Ｆデータ取り込み制御部とリフレッシュ制御部とＢＪ−
ヘッド／ＣＭ制御部とＣＰＵ−Ｐの４つのアクセス要求
に対して優先度別にアクセス権を持つＲＡＭアクセス制
御部と、省電力制御を行うプリンタＰＭ部で構成され
る。尚、ＩＮＴは後述の図２２のハード割り込みに用い
られる割り込み信号である。ＩＦデータ取り込み制御部
或は紙挿入センサ或はパネルＳＷからの信号に基づいて
発生し、ＣＰＵ−Ｐに対して割り込み信号を発生する。
これが図２２で示すハード割り込みのことである。

【００２６】図７にはパラレルＩＦアダプタのホスト側
からみえるＩＯレジスタ（ＰＩＯ／ＩＯ）の構成を示す
が、ＩＦ ｓｅｎｄ ｄｅｔａ／ＩＦ ｒｅｃｅｉｖｅ
ｄａｔａ／ＩＦ ｓｔａｔｕｓ／Ｂｕｆｆｅｒ ＳＰ
／ＩＦコントロールの各レジスタからなる。

【００２７】図８は、ＩＦデータ取り込み制御部でプリ
ンタ側からみえるＩＯレジスタ（ＰＩＦ／ＩＯ）の構成
を示すが、ＩＢ ｓｔａｒｔ／ＩＢ ｅｎｄ／ＩＢ Ｐ
ＯＩＮＴ／ＩＢ ｓｔａｔｕｓ／ＩＢ制御情報／ＩＢ
ｓｅｎｄ ｄａｔｅの各レジスタからなる。

【００２８】図９は、プリンタポート制御部でプリンタ
側からみえるＩＯレジスタ（ＰＦＭ／ＩＯ）の構成を示
すが、ＦＭ相砺磁／ＳＨヒータ信号／ＬＥＤコントロー
ルの各レジスタで構成される。

【００２９】図１０は、ＢＪ−ヘッド／ＣＭ制御部でプ
リンタ側からみえるＩＯレジスタ（ＰＢＪ／ＩＯ）の構
成を示すが、ＰＢ ｓｔａｒｔ／ＰＢ ｅｎｄ／ＰＢ
ＰＯＩＮＴ／ＰＢ ｓｔａｔｕｓ／ＰＢ制御情報／ＣＭ
相砺磁の各レジスタからなる。

【００３０】図１１は、プリンタＰＭ部でプリンタ側か
らみえるＩＯレジスタ（ＰＦＭ／ＩＯ）の構成を示す
が、ＰＰＭ ｓｔａｔｕｓ／ＰＰＭ制御情報の各レジス
タで構成される。

【００３１】図１２は、図３のＲＡＭ−Ｐ上でＢＪ−ヘ
ッド／ＣＭ制御部が制御する印字バッファ（ＰＢ）とＩ
Ｆデータ取り込み制御部が制御する受信バファ（ＩＢ）
のアドレスの領域配置を示す。

【００３２】印字バッファ領域は、印字に必要なデータ
領域を設定するもので、開始アドレス（ＰＢ ＳＴＡＲ
Ｔ）と終了アドレス（ＰＢ ＥＮＤ）を設定することに
より、その範囲内でＢＪ−ヘッド／ＣＭ制御部によって
開始アドレスから順番に記憶データを読み出し、終了ア
ドレスに至る迄ＲＡＭ−Ｐから記憶データを読み出し、
ヘッドドライバーに制御信号を送出する。この時、印字
データアドレスポインタ（ＰＢポイント）は現在データ
送出中のデータ送出中のデータアドレスを示している。

【００３３】受信データバッファ領域も同様に、受信に
必要なデータ領域を設定するもので、開始アドレス（Ｉ
Ｂ ＳＴＡＲＴ）と終了アドレス（ＩＢ ＥＮＤ）を設
定することにより、その範囲内でＩＦデータ取り込み制
御部によって開始アドレスから順番に記憶データを読み
出し、終了アドレスに至る迄ＲＡＭ−Ｐから記憶データ
を読み出し、ヘッドドライバーに制御信号を送出する。
この時、受信データアドレスポインタ（ＩＢポイント）
は現在データ受信済のデータアドレスを示している。

【００３４】図１４は図２のホスト側のＲＡＭ上のメモ
リーマップの詳細な配置を示す。ＲＡＭは標準領域とし
てアドレス００００ｈ〜Ａ００００ｈ、拡張領域として
１０００００ｈ〜ＦＥ００００ｈとがあり、それぞれ６
４０ＫＢ、１５ＭＢの大きさをもつ領域となる。ＲＡＭ
はこれらの領域に配置されるようにメモリマッピングさ
れる。

【００３５】ＲＡＭの標準領域の先頭部分０００００ｈ
〜０００４００ｈには、割り込み用のベクタを保存する
エリアがあり、この中に割り込みに対する各処理のエン
トリーアドレスが保存される。

【００３６】図１３のビデオＲＡＭ領域、及びビデオＢ
ＩＯＳ ＲＯＭ領域は、図２のＬＣＤＣの中に配置さ
れ、ビデオＢＩＯＳ ＲＯＭ領域内にはビデオ制御のた
めのプログラムが保持され、ビデオＲＡＭ領域には、ビ
デオ表示データが保持される。

【００３７】Ｃ８０００ｈ〜Ｅ００００ｈまでの領域
は、拡張ＲＯＭ領域となり、拡張ポート等により使用さ
れるＲＯＭ領域となる。

【００３８】Ｆ００００ｈ〜１００００ｈまでの領域
は、ＲＯＭ ＢＩＯＳに配置され、各種Ｉ／Ｏの処理を
行うＢＩＯＳプログラムを保持している。

【００３９】図１５に各Ｉ／Ｏのアドレスマップを示
す。各々のハードウェアに設定されたアドレスポートへ
のデータのリード、ライトにより各々のハードウェアと
のデータのやりとりが行われる。一例としてキーボード
について説明すると、キーボードコントローラーとのデ
ータのやりとりは６０ｈ〜６４ｈのアドレスに配置され
たポートを介して行い、このうちのデータ受取りポート
を読み出すことにより、キーボードからのデータを受け
ることができる。

【００４０】他のアドレスについても、同様に扱うこと
が出きる。

【００４１】ここで、パラレルセントロニクス１〜３で
示されるのがインターフェイス領域を示していて、プリ
ンタのインターフェイス領域と共通のＩ／Ｏ空間になっ
ている。

【００４２】図１６、１７は、図１４の割り込みベクタ
の内容を詳細に示した図で、Ｏｈ〜Ｆｈまでがハードウ
ェア割り込み、１０ｈ以降をソフトウェアに割り込みに
割り当てている。

【００４３】各割り込みに対して各エントリーに登録さ
れたアドレスのプログラムが実行される。各エントリー
には、ＲＯＭ ＢＩＯＳのプログラム、あるいはＲＡＭ
内にあるプログラムへのアドレスがセットされ、ハード
ウェア割り込み時、及びソフトウェア割り込み時に各処
理が実行され、それぞれの処理が行われる。

【００４４】以下、本体側電源投入後の各処理について
説明する。

【００４５】図１８に電源投入時のフローチャートで、
まずステップＳ１に進む。キーボードによるソフトリセ
ット処理も電源投入時と同様に、ステップＳ１へ入って
来る。ステップＳ１でＰＯＳＴ処理が行なわれ、ＰＯＳ
Ｔ処理はｐｏｗｅｒ ｏｎｓｅｌｆ−ｔｅｓｔで、各ハ
ードウェアのテスト及び初期化を実行する。次にステッ
プＳ２へ進みシステムプログラム起動のための、ブート
プログラムのロードが行なわれる。ブートプログラムは
ＦＤ（フロピィディスク）あるいはＨＤ（ハードディス
ク）などに保存され、例えば、トラック０、セクタ０に
配置される。トラック０、セクタ０をメモリ内に読み込
むことでブートプログラムのロードが行なわれる。ステ
ップＳ１からステップＳ２まではＲＯＭ ＢＩＯＳ内に
存在する。次にステップＳ３へ進み、ロードされたブー
トプログラムが実行される。ブートプログラムは、Ｆ
Ｄ、あるいはＨＤからＯＳプログラムをロードするため
のプログラムをロードするプログラムで、次にステップ
Ｓ４へ進み、ＯＳロードプログラムをロードする。次に
ステップＳ５へ進み、ＯＳロードプログラムを実行す
る。ＯＳロードプログラムは、ＯＳをメモリ内にロード
するためのプログラムで、まずステップＳ６でＩ／Ｏド
ライバをロードする。Ｉ／Ｏドライバというのは、Ｉ／
Ｏを制御するためのプログラムで、Ｉ／Ｏドライバによ
りＯＳは、各種Ｉ／Ｏとのデータのやりとりを行なう。
次にステップＳ７へ進み、Ｉ／Ｏのテストと初期化を行
なう。次にステップＳ８へ進みＯＳをメモリへロードす
る。ここまでのステップでＯＳが実行される準備がとと
のい次にステップＳ９へ進んで、ＯＳが実行に移され
る。ＯＳは、キーボードからの入力を処理し、各種メッ
セージを表示器に表示し、操作者とのやりとりを行な
う。ＯＳは操作者の各種コマンドの入力に従って各種コ
マンド処理の実行を行なう。

【００４６】図１９は、図１８のＳ１のＰＯＳＴを詳細
に説明するフローチャートで、図２のＦＰＵ（数値演算
プロセッサ）のテストを行なう（ステップＳ１０）。次
にＲＯＭのテストを行なう（ステップＳ１１）。次に電
源、バッテリィのチェックを行なう（ステップＳ１
２）。次にＬＣＤ、ＬＣＤアダプタのテストと初期化を
行なうＬＣＤアダプタには、ＲＡＭ、ＲＯＭを含みそれ
らのチェックも行なう（ステップＳ１３）。次に割り込
みコントローラのテストと初期化を行なう（ステップＳ
１４）。次にタイマのテストを行なう（ステップＳ１
５）。次にＤＭＡコントローラのテストを行なう（ステ
ップＳ１６）。次にキーボード、キーボードコントロー
ラのテストを行なう（ステップＳ１７）。次にシリアル
パラレルポートのテスト、初期化を行なう（ステップＳ
１８）。次にソフトリセットかどうかをチェックする
（ステップＳ１９）。ソフトリセットならば、ステップ
Ｓ２０のＲＡＭのテストと初期化処理をスキップしステ
ップＳ２１へ進む。ソフトリセットでない場合ステップ
Ｓ２０へ進みＲＡＭのテストと初期化を行なう。次にＦ
Ｄのテストを行なう（ステップＳ２１）。次にＨＤのテ
ストを行なう（ステップＳ２２）。次にリアルタイムク
ロックのテストを行なう（ステップＳ２３）。次にプリ
ンタのテストを行なう。プリンタのテストは各種プリン
タポートのチェックとプリンタ接続のチェックを行なう
（ステップＳ２４）。次にＬＥＤのテストを行なう（ス
テップＳ２５）。次に戻りとなる。以上の処理により図
１８のＳ１で示すＰＯＳＴ処理が行なわれ、各装置にエ
ラー等があった場合、それらを知らしめる。

【００４７】図３３はキャッピングの詳細フローであ
る。駆動モータ５０１３をキャリッジ５０１４のホーム
ポジションから逆方向に回転させることによって動力伝
達ギアを切り替え、カム５０２０を介してレバー５０２
１を移動させる。レバー５０２１をキャッピング位置に
移動させるためにキャッピングフローとして以下の３つ
の制御（Ｓ３０１〜Ｓ３０３）が必要となる。まずキャ
リッジ５０１４がホームポジションにあると駆動モータ
５０１３を逆方向に３４ステップ回転させ、駆動伝達ギ
ア５０１０、５０１１を切り替える（Ｓ３０１）。次に
さらに逆方向に１１ステップ回転し、キャップ部材５０
２２を記録ヘッド５０１２から一度遠ざけ（Ｓ３０
２）、さらに逆方向に４５ステップ回転してキャップ部
材５０２２を記録ヘッド５０１２の表面に押しあてて、
キャッピングを完了する（Ｓ３０３）。

【００４８】図２０は、プリンタ側のソフト制御フロー
の概要図である。

【００４９】Ｓ５１にて初期化処理を行い、ホストから
Ｐｒｉｎｔｅｒ−ｏｆｆ設定がされていればＳ５６へ移
りＥＮＤとなり、ホストからＰｒｉｎｔｅｒ−ｏｆｆ設
定がされていなければＳ５２へ進む。Ｓ５２の省電力制
御処理においても同様に、ホストからＰｒｉｎｔｅｒ−
ｏｆｆ設定がされていればＳ５６へ移りＥＮＤとなり、
ホストからＰｒｉｎｔｅｒ−ｏｆｆ設定がされていなけ
れば、Ｓ５３、Ｓ５４、Ｓ５５の３つの並列処理へ移
る。Ｓ５３は、ラインバッファに有るキャラクタコード
データを実際の１ラインのドットデータに展開するドッ
テデータ展開処理、Ｓ５４は、次ラインのドットデータ
が揃いその行の印字起動コマンドが実行されるか逐次実
行コマンドが実行された場合の一連の印字処理で、Ｓ５
５はＩＮＰＵＴバッフに取り込まれたコマンド及びデー
タを解釈しラインバッファを作成するコマンド取り込み
解析処理である。Ｓ５３、Ｓ５４、Ｓ５５の各処理が終
了した時点で再びＳ５２の省電力制御処理に戻る。

【００５０】図２１は図２０の初期化処理の詳細フロー
である。

【００５１】Ｓ６１で割り込みＭＡＳＫ処理を行いＳ６
２へ進む。Ｓ６２ではＲＯＭ−Ｐ及びＲＡＭ−Ｐ、ＴＩ
ＭＥＲ−Ｐなどのディバイスチェックを行いＳ６３へ進
む。Ｓ６３では上述のレジスタ（ＰＩＦ／ＩＯ、ＰＦＭ
／ＩＯ、ＰＢＪ／ＩＯ、ＰＰＭ／ＩＯ）等を所望の設定
とするディバイスＩＯレジスタ初期化を行いＳ６５へ進
む。Ｓ６５ではプリンタがキャプポジションに有るか否
かによって、キャプポジションに有る場合にはＳ７０へ
進み、否の場合には、Ｓ６６で機械的なプリンタの位置
だしを行うプリンタ初期化処理と引き続いてインクが出
るまでヘッドの回復吸引を繰り返した後キャプする回復
処理を行いＳ７０へ進む。Ｓ７０ではＰＲＩＮＴＥＲ−
ｏｆｆが有りや無しやによって、ＰＲＩＮＴＥＲ−ｏｆ
ｆが有りの場合には、Ｓ７１及びＳ７２及びＳ７３と引
き続く一連の処理は後述のｓｌｅｅｐ Ｍｏｄｅへ移行
する際のＣＰＵ−Ｐの手順でありＰＰＭ／ＩＯをＳｌｅ
ｅｐ Ｍｏｄｅに設定しＣＰＵ−ＰをＨａｌｔにする処
理である。また、ＰＲＩＮＴＥＲ−ｏｆｆが無しの場合
には、ｍａｉｎへ戻る。

【００５２】図２２は図２０の省電力制御処理の詳細フ
ローである。

【００５３】Ｓ８０で割り込みＭＡＳＫ処理を行いＳ８
１へ進む。Ｓ８１では、プリンタ駆動制御中か否かに従
って、プリンタ駆動制御中の場合にはＳ１０３にて割り
込みＭＡＳＫを解除した後Ｍａｉｎへ戻り、プリンタ駆
動制御中でない場合にはＳ８２へ進む。Ｓ８２では、１
ラインドットデータ展開処理が完了しているか否かによ
って、１ラインドットデータ展開処理が完了している場
合には、Ｓ８３で現在プリンタが動作中で有るか無しか
によって、現在プリンタが動作中で有る場合には上述の
Ｓ１０３へ進み、現在プリンタが動作中でない場合に
は、Ｓ８４にてプリンタ駆動用電源ＶｐをＯＮとして同
様にＳ１０３へ進む。元に戻って、１ラインドットデー
タ展開処理が完了していない場合には、Ｓ８５へ進む。
Ｓ８５でＶｐをｏｆｆした後、Ｓ８６へ進み、ドットデ
ータア展開処理が完了している否かによって、ドットデ
ータ展開処理が完了している場合には、Ｓ８８に進み、
ドットデータ展開処理が完了していない場合には、Ｓ８
７に進み、Ｓ８７ではＰｒｉｎｔｅｒ−ｏｆｆが有りや
無しやによって、ＰＲＩＮＴＥＲ−ｏｆｆが有りの場合
には、図２１のＳ７１へ進み、Ｓ７１、Ｓ７２のＥＮＤ
処理を行い、ＰＲＩＮＴＥＲ−ｏｆｆが無しの場合には
同様にＳ１０３へ進む。Ｓ８８ではＩＮＰＵＴバッファ
にデータが有るか無いかによって、ＩＮＰＵＴバッファ
にデータが無い場合には前述のＳ８７へ進み、ＩＮＰＵ
Ｔバッファにデータが有る場合には、Ｓ９０にてＴＩＭ
ＥＲ−Ｐの設定モードを解除し、続くＳ９１、Ｓ９２、
Ｓ９３はハードウエアによる外部割り込みで再び起き上
がる事を予定して行われる手順で、ｓｌｅｅｐを設定し
た後ハード割り込みを解除しＨａｌｔ設定する。Ｓ９３
の状態でハード割り込みが有るとＳ１００、Ｓ１０１、
Ｓ１０２に対応しＨａｌｔ解除し、Ｓｌｅｅｐ解除とハ
ード割り込みに対応したコマンド書き込み等のＲｅａｄ
ｙ Ｍｏｄｅ再開処理が行われＳ１０３へ進む。

【００５４】図２３は、プリンタＰＭ部が条件により状
態を変遷する図である。

【００５５】ＲＥＳＥＴ後は、プリンタＰＭ部はＡに示
す状態で有るが、ＰＭＭ／ＩＯのｓｌｅｅｐが設定され
るとＢに示す状態に変わる。状態Ａに於ける変化はｃｐ
ｕ−Ｐのｓｌｅｅｐ設定によるＡ→Ｂ変化以外にない。
次に、状態Ｂに於ける変化は紙挿入、操作ＳＷ、データ
入力等の発生により状態Ａに変化する場合と、ホストか
らのＰｒｉｎｔｅｒ−ｏｆｆ信号により状態Ｃに変化す
る場合の２通りがある。

【００５６】図２４は、プリンタシステム全体の変遷図
である。

【００５７】状態としては、全てのｃｌｏｃｋ及び電源
供給が無いＳＴＯＰ ＭＯＤＥと、全ての電源及びＣＬ
ＯＣＫがノーマルであり印字可能なＡｃｔｉｖｅＭｏｄ
ｅと、Ａｃｔｉｖｅ Ｍｏｄｅに比べてプリンタ駆動電
源供給の無いＲｅａｄｙＭｏｄｅと、ＣＰＵ−Ｐとコン
トローラ及びＲＡＭ−ＰだけにＶｃｃ電源供給がなされ
ておりＣＰＵ−Ｐ及びＲＡＭ−Ｐは基本的には停止して
いてメモリー及びレジスタの内容を保持するだけの状態
なＳｌｅｅｐ Ｍｏｄｅと、の４つの状態から成る。

【００５８】以下に各モードの変化系とＣＰＵ−Ｐの制
御及びコントローラの変化系と関連づけて説明する。

【００５９】ＲＥＳＥＴ時にＲＥＡＤＹ Ｍｏｄｅとな
るがこれは図２３に於けるＲＥＳＥＴ→Ａの変化系を用
いて実現されている。

【００６０】次にＲＥＡＤＹ Ｍｏｄｅについては、Ｒ
ＥＡＤＹ Ｍｏｄｅからの変化系の第一は、ＲＥＡＤＹ
Ｍｏｄｅ→Ａｃｔｉｖｅ Ｍｏｄｅで前述図２２のＳ
８４により、ＣＰＵ−Ｐが制御する。ＲＥＡＤＹ Ｍｏ
ｄｅからの変化系の第二は、図２２のＳ８１〜Ｓ９３に
至る一連のＣＰＵ−Ｐの処理で印字が終了した状態で処
理できるデータが無いとＳｌｅｅｐをコントローラに設
定しＨａｌｔとなるが、このＳｌｅｅｐ設定によって、
コントローラでは図２３のＡ→Ｂ変化が発生してＲＥＡ
ＤＹ Ｍｏｄｅ→Ｓｌｅｅｐ Ｍｏｄｅへと変化する。

【００６１】ＡＣＴＩＶＥ Ｍｏｄｅについては、Ａｃ
ｔｉｖｅ Ｍｏｄｅからの変化系は１モードのみで、Ａ
ｃｔｉｖｅ Ｍｏｄｅ→ＲＥＡＤＹ Ｍｏｄｅは前述図
２２のＳ８５により、ＣＰＵ−Ｐが制御する。

【００６２】Ｓｌｅｅｐ Ｍｏｄｅにおいては、Ｓｌｅ
ｅｐＭｏｄｅからの変化系の第一は、Ｓｌｅｅｐ Ｍｏ
ｄｅ→ＲＥＡＤＹ Ｍｏｄｅで紙挿入、操作ＳＷ、デー
タ入力等の発生により図２３のＢ→Ａへの変化が起ると
共にＣＰＵ−Ｐに対してハード割り込みを発生して、Ｃ
ＰＵ−Ｐ側では図２２のＳ１００〜Ｓ１０３により復帰
する。Ｓｌｅｅｐ Ｍｏｄｅからの変化系の第二は、Ｐ
ｒｉｎｔｅｒ−ｏｆｆ信号での条件によるＳｌｅｅｐ
Ｍｏｄｅ→Ｓｔｏｐ Ｍｏｄｅで、コントローラに於け
る図２３のＢ→Ｃの変化であり、ｃｐｕ−Ｐの制御は介
在しない。

【００６３】従って、データの受渡が発生していない場
合殆どＳｌｅｅｐ Ｍｏｄｅにいるので、パワーセーブ
が可能であるばかりでなく、Ｓｌｅｅｐ Ｍｏｄｅにい
る状態から急にブロック転送の様な早い転送が発生して
も、データ転送開始時に素早く復帰してデータを受ける
ことが可能である。

【００６４】尚、本発明は、特にインクジェット方式の
記憶方式での実施例についてのみ説明したが、プリンタ
ーの種類や記録方式を選ばないことは自明である。

【００６５】加えて、本発明は、パソコンとプリンタが
一体構造になった実施例についてのみ説明を加えたが、
パソコンとプリンタが同一の電池駆動源である分離型の
構成も同様に実現できる。

【００６６】またさらに加えて、プリンタが単独の電池
駆動源を有する場合においては、Ｈｏｓｔ部から与えら
れるＰｒｉｎｔｅｒ−ｏｆｆ信号によるＲＥＡＤＹ Ｍ
ＯＤＥ→ＳＴＯＰ ＭＯＤＥが存在しなくなるので、こ
のモードを除いた形式で実現可能であるのは言うまでも
ない。

【００６７】さらに、図２３，２６，２８での状態Ｂに
おいては、ＣＰＵ−Ｐへのクロックを低速としている
が、これはＣＰＵ−Ｐ内部のレジスタが情報を維持でき
て復帰可能な最低クロック速度を意味しており、スタテ
ィック動作可能なＣＰＵ−Ｐであれば、クロックは停止
可能であるのは言うまでもない。また同様に、ＲＡＭ−
Ｐは、コストの安いＤ−ＲＡＭ及びＰＳ−ＲＡＭ等のリ
フレッシュが必要なタイプを想定してあるが、リフレッ
シュを必要としないあるいはデータ保持モードを有し、
データを保持して復帰可能なＲＡＭであれば、なお省電
力化が可能であるのは言うまでもない。また、ＣＰＵ−
Ｐ，ＲＡＭ−ＰともにＢ状態における供給電圧はデータ
保持可能な最低の電圧に切替えれば、なお省電力化が可
能であることも言うまでもない。

【００６８】さらに、ホストをパソコンを主体として説
明を加えたが、プリンタ部が独立して制御できる構造で
あれば、日本語ＷＰやシステム手帳等の外部への通信手
段をもっているかあるいは、Ｂｕｓを介してのコミュニ
ケーションがとれるものであれば装置を選ばない。

【００６９】（実施例２）図２７に示す状態にＣＰＵ−
Ｐを介さない高速Ｂｌｏｃｋ ＴｒａｎｓｍｉｔＭｏｄ
ｅを追加したもので、Ｂｌｏｃｋ ｓｔａｒｔでのＳｌ
ｅｅｐ Ｍｏｄｅ→Ｂｌｏｇｋ Ｔｒａｎｓｍｉｔ Ｍ
ｏｄｅへの変化は図２６のＢ→Ｄの追加された変化によ
る物であり、Ｂｌｏｃｋ Ｔｒａｎｓｍｉｔ Ｍｏｄｅ
→Ｒｅａｄｙ Ｍｏｄｅの変化は図２６のＤ→Ａの変化
に対応している。他の変遷は図２４と同様であるので省
略するが、実施例１に比べてＲＡＭのＲｅｆｒｅｓｈを
介在しない為より高速のＢｌｏｃｋ転送が可能である。
また、図２５には信号線としてＨ−ｂｌｏｃｋを追加し
ているのみであるので説明を省略する。

【００７０】（実施例３）図２９に示す状態にＣＰＵ−
Ｐを介さない高速Ｂｌｏｃｋ ＴｒａｎｓｍｉｔＭｏｄ
ｅを追加したもので、Ｂｌｏｃｋ ｓｔａｒｔでのＳｌ
ｅｅｐ Ｍｏｄｅ→Ｂｌｏｇｋ Ｔｒａｎｓｍｉｔ Ｍ
ｏｄｅへの変化は図２８のＢ→Ｄの追加された変化によ
る物であり、Ｂｌｏｃｋ Ｔｒａｎｓｍｉｔ Ｍｏｄｅ
→Ｓｌｅｅｐ Ｍｏｄｅの変化は図２８のＤ′→Ｂの変
化に対応している。他の変遷は図２４と同様であるので
省略するが、実施例１に比べてＲＡＭのＲｅｆｒｅｓｈ
を介在しない為より高速のＢｌｏｃｋ転送が可能であ
る。

【００７１】以上の説明から明らかな様に、少なくとも
プリンタ駆動電源が供給されていて印字可能なＡｃｔｉ
ｖｅ Ｍｏｄｅと、プリンタ駆動電源が供給されず印字
以外のプリンタ制御が実行可能なＲｅａｄｙ Ｍｏｄｅ
と、プリンタ制御を司るＣＰＵ制御をＭｏｄｅ中全く停
止させかつプリンタ制御を司るＣＰＵに供給するＣｌｏ
ｃｋをＲｅａｄｙ Ｍｏｄｅから変化させるＳｌｅｅｐ
Ｍｏｄｅとの３Ｍｏｄｅを有し、Ａｃｔｉｖｅ Ｍｏ
ｄｅ→Ｒｅａｄｙ Ｍｏｄｅ、Ｒｅａｄｙ Ｍｏｄｅ→
Ａｃｔｉｖｅ Ｍｏｄｅ、Ｒｅａｄｙ Ｍｏｄｅ→Ｓｌ
ｅｅｐ Ｍｏｄｅ、Ｓｌｅｅｐ Ｍｏｄｅ→Ｒｅａｄｙ
Ｍｏｄｅの変化が少なくとも可能でかつＲＥＳＥＴ入
力によりＲｅａｄｙ Ｍｏｄｅに遷移する省電力制御方
式を用いることによって、少なくともプリンタ部へのデ
ータ受渡部分ではプリンタの状態を意識することなく高
速なデータの転送が可能で、かつプリンタにとっては必
要な時以外は停止しているか電源供給が無いため、大幅
な省エネルギーが可能となる。

【００７２】

【発明の効果】以上、詳述した様に本発明により、主制
御を行う情報処理側と省電力制御を含む印字制御側を備
え、前記主制御側からの情報の転送に基づいて、前記印
字制御側は、複数の省電力状態を遷移させて、最適な省
電力状態を保ち、前記情報処理側では、この遷移に係わ
らず、各種制御を行う情報処理方法及び装置を提供する
ことが可能となった。

【図面の簡単な説明】

【図１】本発明を実施したパソコンを示す斜視図。

【図２】ホスト−Ｐｒｉｎｔｅｒ間概略ブロック図。

【図３】プリンタＩＦ部のブロック図。

【図４】記録ヘッド及びヘッドドライバーの電気的構成
図。

【図５】ヘッド駆動のタイミングチャート図。

【図６】複合制御ＵＮＩＴの内部ブロック図。

【図７】ＰＩＯ／ＩＯレジスタ構成図。

【図８】ＰＩＦ／ＩＯレジスタ構成図。

【図９】ＰＦＭ／ＩＯレジスタ構成図。

【図１０】ＰＢＪ／ＩＯレジスタ構成図。

【図１１】ＰＰＭ／ＩＯレジスタ構成図。

【図１２】プリンタＲＡＭ−ＰのＰＢ及びＩＢのアドレ
ス領域図。

【図１３】プリンタ内部ユニットの斜視図。

【図１４】ホストのメモリー空間アドレスマップ。

【図１５】ホストのＩＯ空間アドレスマップ。

【図１６】割り込みベクターの内容を示した図。

【図１７】割り込みベクターの内容を示した図。

【図１８】電源投入時のフローチャートを示す図。

【図１９】ＰＯＳＴのフローチャートを示す図。

【図２０】プリンタのＣＰＵ−Ｐの大まかな制御フロ
ー。

【図２１】プリンタのＣＰＵ−Ｐの初期化処理制御フロ
ー。

【図２２】プリンタのＣＰＵ−Ｐの省電力制御処理制御
フロー。

【図２３】プリンタＰＭコントローラの変化図。

【図２４】プリンタシステムとしての状態変化図。

【図２５】実施例２の複合制御ＵＮＩＴの内部ブロック
図。

【図２６】実施例２のプリンタＰＭコントローラの変化
図。

【図２７】実施例２のプリンタシステムとしての状態変
化図。

【図２８】実施例３のプリンタＰＭコントローラの変化
図。

【図２９】実施例３のプリンタシステムとしての状態変
化図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 内藤 久嗣 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 高橋 勉 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 西山 政希 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 立山 二郎 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 主制御を行う情報処理手段と省電力制御
   を含む印字制御を行う印字制御手段を備え、前記主制御
   手段からの情報の転送に基づいて前記印字制御手段は複
   数の省電力状態を遷移させて最適な省電力状態を保ち、
   前記情報処理手段は、その遷移に係わらず各種制御を行
   えることを特徴とする情報処理装置。
2. 【請求項２】 前記省電力状態は印字制御の駆動電源が
   供給されていて印字可能なアクティブモードと、プリン
   タ駆動電源が供給されず印字以外のプリンタ制御が実行
   可能なレディモードと、プリンタ制御を司るＣＰＵ制御
   を停止させかつプリンタ制御を司るＣＰＵに供給するク
   ロックをレディモードから変化させるスリープモードと
   の３モードを有し、アクティブモード→レディモード、
   レディモード→アクティブモード、レディモード→スリ
   ープモード、スリープモード→レディモードの変化が可
   能で、かつリセット指示によりレディモードに遷移する
   状態を有する事を特徴とする請求項１に記載の情報処理
   装置。
3. 【請求項３】 主制御を行う情報処理側と、省電力制御
   を含む印字制御側を備え、前記主制御側からの情報の転
   送に基づいて、前記印字制御側は、複数の省電力状態を
   遷移させて、最適な省電力状態を保ち、前記情報処理側
   は、その遷移に係わらず、各種制御を行うことを特徴と
   する情報処理方法。
4. 【請求項４】 前記省電力状態は印字側の駆動電源が供
   給されていて印字可能なアクティブモードと、プリンタ
   駆動電源が供給されず印字以外のプリンタ制御が実行可
   能なレディモードと、プリンタ制御を司るＣＰＵ制御を
   停止させかつプリンタ制御を司るＣＰＵに供給するクロ
   ックをレディモードから変化させるスリープモードとの
   ３モードを有し、アクティブモード→レディモード、レ
   ディモード→アクティブモード、レディモード→スリー
   プモード、スリープモード→レディモードの変化が可能
   で、かつリセット指示によりレディモードに遷移する状
   態を有する事を特徴とする請求項３に記載の情報処理方
   法。