JPH05318805A

JPH05318805A - プリンタ

Info

Publication number: JPH05318805A
Application number: JP4133314A
Authority: JP
Inventors: Hirofumi Komiya; 宏文小宮; Keita Sakai; 敬太坂井; Kazumine Koshi; 一峰越; Noriyuki Saito; 法幸斉藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-05-26
Filing date: 1992-05-26
Publication date: 1993-12-03
Also published as: US5588092A

Abstract

(57)【要約】【目的】プリンタの電気的要素であるサーマルヘッ
ド、モータ、センサなどの制御機能を１チップに集積化
し、かつ簡易な操作性で高機能な制御を実現する手段を
備えたプリンタを提供することを目的とする。【構成】履歴補正演算部６、パルス時間演算部７、パ
ラレル−シリアル変換部８、通電サイクル制御部１５、
分割駆動制御部１６などから構成されるプリンタの印字
ヘッドに送出する通電データの制御部、メカシーケンサ
部１２、モータ・センサ制御部１３などから構成される
プリンタの紙送りモータの制御部、ＤＭＡ受信制御部３
などから構成されるヘッド通電データの受信制御部、各
制御部の実行順序を制御する全体制御部１１、ヘッド制
御処理用メモリ５、モータ制御処理用メモリ１０、外部
温度とプリンタへの供給電圧を検出するためのＡ／Ｄ変
換部１４、クロック発生部９、およびデータバス３０、
制御信号３１などで構成されており、この構成により、
ホストシステムにおけるプリンタの制御負担を軽減する
とともにプリンタの高機能化、プリンタ搭載機器の小型
化、低価格化を実現することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば感熱記録装置と
して用いられるプリンタに関するものである。

【０００２】

【従来の技術】従来、紙幅方向に対して発熱素子が一列
に配置されたラインヘッドを搭載するラインサーマルプ
リンタの制御では、多数の発熱素子に対する印字ヘッド
制御は非常に複雑、かつ困難であること、さらにその複
雑な印字ヘッド制御と同期したモータ制御やサーマルヘ
ッドへの通電データの転送なども行う必要があるため、
汎用のパラレルもしくはシリアルのインターフェイス機
能を有するコントロールボードなどが用いられていた。

【０００３】

【発明が解決しようとする課題】ところが、近年では、
サーマルプリンタの需要が拡大し、多種多様の用途に使
用されるようになり、前記のプリンタの制御負担の軽減
はもちろん、高速処理を行う機器の出力端末としては、
高速・高品位の印字機能が、またハンディターミナルな
どの各種携帯機器では、プリンタの低価格化、小型化な
どが求められており、同時に高機能、かつ小型、低価格
のプリンタコントローラが要望されている。

【０００４】本発明は、上記の要望を満たすため、サー
マルプリンタの電気的要素であるサーマルヘッド、モー
タ、および各種センサなどの制御機能を１チップに集積
化し、かつ簡易な操作性で高機能な制御を実現する手段
を備えたプリンタを提供することを目的とする。

【０００５】

【課題を解決するための手段】この目的を達成するため
に本発明のプリンタは、プリンタ制御用集積回路を有
し、かつプリンタ制御用集積回路は、プリンタの印字ヘ
ッドに送出する通電データを外部温度およびプリンタへ
の供給電圧等に応じて制御する制御部と、プリンタの紙
送りモータを制御する制御部と、ホストシステムから送
出されるヘッド通電データの受信制御部と、前記各制御
部の実行順序を制御する全体制御部と、前記印字ヘッド
への通電データの制御およびモータ制御を行うために必
要なメモリと、前記各制御部および全体制御部の実行の
ために必要なクロック発生部と、前記各制御部、全体制
御部およびメモリと外部との間で各種データおよび信号
の転送を行う転送手段とを備えた構成を有している。

【０００６】

【作用】この構成によるプリンタを用いることにより、
ホストシステムにおけるプリンタ制御負担を軽減すると
ともに、プリンタの高機能化、プリンタを組み込む機器
の小型化、低価格化を実現することができる。

【０００７】

【実施例】

（実施例１）以下、本発明の一実施例のプリンタについ
て図面を参照しながら説明する。

【０００８】図１は、本発明のプリンタの制御用集積回
路の基本構成を示すブロック図である。図１において、
１は１チップのプリンタ制御用集積回路（ＰＣＵ）であ
り、このＰＣＵ１内には以降で説明する機能ブロックが
内蔵されている。

【０００９】２はホストインターフェイス部（ＨＩＦ）
であり、データやチップセレクト、リード、ライトなど
各種信号線の入出力、およびアドレスのデコードなど、
ホストシステムと接続してＰＣＵ１の動作を実行するた
めに必要な情報の入出力を行う。

【００１０】３はホストシステムから送出されるプリン
タへの通電データをダイレクトメモリアクセス手段によ
って高速に受信することを可能とするダイレクトメモリ
アクセス受信制御部（ＤＭＡ）、５はＤＭＡ３により受
信された通電データを格納し、各種補正演算処理を行う
ために設けられたメモリ（Ｈ−ＲＡＭ）、４はＤＭＡ３
からＨ−ＲＡＭ５の任意のアドレスに受信データを転送
するためのデータ転送制御部（ＤＴＲ）である。

【００１１】６はＨ−ＲＡＭ５に格納された通電データ
をもとに高品位な印字を実現するために演算処理を行う
履歴補正演算部（ＰＤＣ）、７はＰＤＣ６の履歴補正演
算結果により最適な通電パルス時間を算出するパルス時
間演算部（ＰＷＣ）である。

【００１２】８はパラレル−シリアル変換制御部（ＰＳ
Ｃ）であり、ラインサーマルヘッドに通電するためＨ−
ＲＡＭ５に格納されたパラレルの通電データをシリアル
に変換する。９はクロック発生部（ＣＧ）であり、ＰＣ
Ｕ１が制御処理を実行するために必要な基本クロック３
２を発生する。

【００１３】１０はモータやセンサの駆動方法を定義す
るためのプログラムメモリ（Ｍ−ＲＡＭ）、１２はＭ−
ＲＡＭ１０に書き込まれたプログラムデータを解析し、
その内容に従ってモータやセンサの駆動と、ヘッド通電
データの制御処理とのタイミング同期などの制御を行う
メカシーケンサ部（ＭＳＱ）、１３はモータ駆動データ
の出力や切り換えタイミング、およびセンサの入出力処
理を行うモータ・センサ制御部（ＭＳＣ）である。

【００１４】１４はアナログ−デジタル変換部（ＡＤ
Ｃ）であり、ＰＷＣ７のパルス時間演算に必要なプリン
タ周辺温度とプリンタ供給電圧のアナログ信号を読み取
り、デジタルデータに変換する。１５は通電サイクル制
御部（ＨＣＣ）であり、ＰＤＣ６による履歴補正演算、
ＰＷＣ７によるパルス時間演算、およびＰＳＣ８からの
通電データのヘッドへの転送など一連の通電サイクルを
制御する。１６は分割駆動制御部（ＤＩＶ）であり、通
電する印字データやプリンタに搭載されるサーマルヘッ
ドの物理条件により分割印字を行う場合、通電許可信号
の通電タイミングや通電周期を制御する。

【００１５】１１は前述の各制御部の実行順序を全体的
にコントロールする全体制御部（ＧＣＢ）である。

【００１６】１７はプリンタインターフェイス部（ＰＩ
Ｆ）であり、プリンタに搭載されたサーマルヘッドやモ
ータ、センサなどの制御対象を駆動するために必要な各
種信号線を接続し、各制御対象に必要なデータの入出力
を行う。

【００１７】また、２０ａ〜２０ｋは、各制御部におい
て処理を行うために必要なデータなどを設定するレジス
タであり、常にホストシステムから書換えが可能なもの
である。

【００１８】さらに、３０ａ〜３０ｆはＰＣＵ１内部の
各制御部、メモリ、および外部との間で各種データの転
送やアドレス指定を行うためのデータバスである。ま
た、３１はＧＣＢ１１と各制御部との間で動作の開始、
終了、状態変化、エラーなどを通知する制御信号であ
る。３３はＰＳＣ８から出力されるサーマルヘッドの制
御信号であり、シリアル通電データ、通電データ転送用
クロック、およびデータのラッチ信号などである。３４
はＤＩＶ１６から出力されるサーマルヘッドの制御信号
であり、通電許可信号などである。

【００１９】次に図２を用いて、本発明のプリンタを搭
載する場合のホストシステムの構成例を説明する。

【００２０】図２において、４０はホストシステムを制
御するマイクロプロセッサ（ＣＰＵ）、４２はホストシ
ステムにおいて各種処理を行うために必要なメモリで、
プリンタに送出する通電データも格納されているシステ
ムメモリである。４１はＤＭＡコントローラであり、シ
ステムメモリ４２からプリンタなど外部周辺機器にＤＭ
Ａ手段によって高速にデータを転送することを可能とす
る。４３はホストシステムにおける各種データやアドレ
ス、制御信号などを転送するためのシステムバス、４４
はホストシステムとＰＣＵ１との間でリード、ライト動
作を行うためのリード、ライト（Ｒ／Ｗ）制御信号、４
５はＰＣＵ１に対してリード、ライト動作を行うために
必要なアドレスデータ信号、４６はＰＣＵ１とホストシ
ステムとの間で各種データをリード、ライトするための
データバス、４７はＰＣＵ１からホストＣＰＵ４０に対
して状態の通知などを行うためのホスト通知信号、４８
はＰＣＵ１がホストシステムとの間でＤＭＡ受信をする
ために必要なＤＭＡ制御信号である。

【００２１】図２からわかるように、ＰＣＵ１をホスト
システムのシステムバス４３に接続することにより、プ
リンタメカニズムの制御を行うことが可能となる。

【００２２】続いて、図１，図２、および図３〜図５を
用いてＰＣＵ１の基本的な動作について説明する。な
お、図３〜図５はＰＣＵ１の基本的な動作の流れを説明
するフローチャートであるが、図３〜図５において、実
線で書かれた処理はＰＣＵ１が行う処理であり、破線で
書かれた処理はホスト側ＣＰＵ４０が行う処理である。

【００２３】まず、電源投入後、ＰＣＵ１はヘッド制御
信号３３，３４、およびデータバス３０ｆ上のモータ制
御信号のカットオフやＲ／Ｗ制御信号４４、ＤＭＡ制御
信号４８の動作停止処理、および図１の各制御部３〜１
６の動作停止処理などの初期化処理を行う。

【００２４】この初期化処理の間、ホスト側ＣＰＵ４０
に対してホスト通知信号４７により、ＰＣＵ１がアクセ
ス不可状態であることを通知する。初期化処理終了後、
ホスト通知信号４７によりＰＣＵ１がアクセス可能状態
であることを知らせ、ホスト側ＣＰＵ４０から２０ａ〜
２０ｋの各レジスタに、動作モード設定や補正演算処理
用のパラメータなど各制御部において処理を行うために
必要なデータが送られ、設定される。また、このとき、
モータやセンサ駆動方法を定義するプログラムデータも
Ｍ−ＲＡＭ１０に書き込まれる。この後、ホスト側ＣＰ
Ｕ４０からＧＣＢ１１に対し動作スタートが通知される
と、ヘッド通電データ制御、およびモータ、センサ制御
を実行する。なお、ヘッド通電データ制御、モータ、セ
ンサ制御は同時に平行して処理するので、まずヘッド通
電データ制御、続いてモータ、センサ制御の処理の流れ
について以下に説明する。

【００２５】ＤＭＡ３には、１ライン分のヘッド通電デ
ータを受信するためのバッファが設けられており、ＧＣ
Ｂ１１はこの受信バッファが空き状態であるかどうかを
確認し、空き状態であればホストシステムのＤＭＡコン
トローラ４１に対し、ＤＭＡデータ転送を要求する。

【００２６】ホストシステムのＤＭＡコントローラ４１
とＰＣＵ１のＤＭＡ３との間で１ライン分のＤＭＡデー
タ転送完了後、ＧＣＢ１１は履歴補正演算やパルス時間
演算などのヘッド通電データ制御処理が実行中であるか
どうかを確認し、停止状態であればＨＣＣ１５に実行指
示を通知する。ＨＣＣ１５は以下の一連のヘッド通電デ
ータ制御処理実行後、処理終了通知をＧＣＢ１１に通知
するものである。

【００２７】ＨＣＣ１５は、まずＤＴＲ４に指示し、Ｄ
ＴＲ４はＤＭＡ３の受信バッファからＨ−ＲＡＭ５への
通電データ転送処理を実行する。なお、ＤＭＡ３の受信
バッファからＨ−ＲＡＭ５へのデータ転送が終了すると
ＤＴＲ４はＤＭＡ３の受信バッファが空き状態であるこ
とを通知する。

【００２８】続いて、ＰＤＣ６はＨＣＣ１５からの指示
後、Ｈ−ＲＡＭ５に格納された通電データをもとに個々
の発熱素子単位で、前ラインおよび前々ラインの過去の
通電履歴状態を補正演算の対象とした履歴補正演算処理
を実行し、結果をＨ−ＲＡＭ５に書き戻す。その後、Ｈ
ＣＣ１５はＰＷＣ７に実行を指示し、履歴補正演算結
果、および周囲温度、プリンタへの供給電圧の検出結果
をもとに今回ラインデータの個々の発熱素子に最適な通
電パルス時間値を算出する。なお、周囲温度、およびプ
リンタへの供給電圧検出処理は、初期化処理終了後、Ｇ
ＣＢ１１がＡＤＣ１４に実行指示しており、ヘッド通電
データ制御処理と平行して行われている。

【００２９】ＰＷＣ７の実行終了後、ＨＣＣ１５はサー
マルヘッドに通電データを転送するために、ＰＳＣ８に
実行指示を通知し、ＰＳＣ８はＨ−ＲＡＭ５に格納され
ている履歴補正演算結果をシリアルデータに変換してヘ
ッドへの転送処理を行う。同時に、ＨＣＣ１５はＤＩＶ
１６に実行指示を通知し、ＤＩＶ１６はＭＳＣ１３のモ
ータ駆動データの切り換えタイミングに同期してサーマ
ルヘッドの通電許可信号を前記演算処理結果の通電パル
ス時間の間、許可状態にしプリンタの印字動作を実行す
る。

【００３０】ＨＣＣ１５は、上記の一連のヘッド通電デ
ータ制御処理実行後は、ＧＣＢ１１から再度動作実行指
示の通知があるまで動作を停止する。なお、ＨＣＣ１５
はヘッド通電データ制御処理実行中は、ＧＣＢ１１に対
し、処理実行中であることを知らせている。

【００３１】次に、モータ、センサ制御の処理の流れに
ついて説明する。ホスト側ＣＰＵ４０からＭＳＱ１２に
対し動作スタートが通知されると、ＭＳＱ１２はモー
タ、センサの駆動方法を定義したプログラムデータ（以
降コマンドという）が書き込まれているＨ−ＲＡＭ１０
からコマンドを１つずつ読み込み、内容を解析する。コ
マンドは１２種類あり、その内容に従い、例えばＭＳＣ
１３にあるモータ駆動データの出力レジスタにモータ駆
動データを設定したり、モータ駆動データ切り換えタイ
ミングを制御するタイマにモータ切り換え周期時間値を
設定したりする。１２種類のコマンドにより、紙送りモ
ータの起動、定速回転、停止などの動作や、駆動速度、
駆動ステップ数などが任意にプログラム可能であり、プ
リンタの印字動作に必要な一連のモータやセンサの動作
は、Ｍ−ＲＡＭ１０にコマンドを定義することにより、
ホスト側ＣＰＵ４０からの制御を必要とせずＰＣＵ１が
自動的に制御することが可能となる。

【００３２】なお、ＭＳＣ１３からはヘッド通電データ
制御処理との同期を取るために、ＭＳＱ１２に対しては
モータの通電周期が終了するまで次のコマンドの実行を
待たせる信号を通知し、またＤＩＶ１６にはサーマルヘ
ッドの通電許可信号の許可タイミングを通知する。ま
た、プログラムの最後には、動作終了処理を実行する停
止コマンドが定義されており、停止コマンド実行によ
り、ＭＳＱ１２はＧＣＢ１１に対し一連のモータ、セン
サ制御動作を終了したことを通知し、ＧＣＢ１１はＰＣ
Ｕ１の各制御部に対して動作停止状態を保持し、ホスト
側ＣＰＵ４０に対して一連のプリンタの印字動作を終了
したことを通知する。

【００３３】なお、上記の説明において、通電データの
ホストシステムからＰＣＵ１への転送は、ＤＭＡ手段の
みによるものではなく、各制御部のレジスタやＭ−ＲＡ
Ｍ１０へのデータ書き込みと同様に、Ｒ／Ｗ制御信号４
４、およびアドレス制御信号４５による通常書き込みに
よる手段でも可能である。

【００３４】（実施例２）以下、本発明のプリンタにお
いて、ＰＤＣ６における前歴制御について、図６〜図８
の図面を参照しながら説明する。

【００３５】図６にヘッドのドット部分を示している。
ヘッドは横方向に存在し、縦方向のヘッドの図は時間的
に１ステップ前の状態と２ステップ前の状態を示す。本
実施例は、制御状態を隣接するドットと２段階前までの
状態を前歴制御する例である。

【００３６】発色しようとするドットはＤ（ｎ）・
（ｔ）である。隣接するドットはそれぞれＤ（ｎ−１）
・（ｔ），Ｄ（ｎ＋１）・（ｔ）である。前回発色の様
子はＤ（ｎ）・（ｔ−１），Ｄ（ｎ−１）・（ｔ−
１），Ｄ（ｎ＋１）・（ｔ−１）であり、前々回発色の
様子はＤ（ｎ）・（ｔ−２），Ｄ（ｎ−１）・（ｔ−
２），Ｄ（ｎ＋１）・（ｔ−２）である。

【００３７】各々の発色ポイントには図７のように発色
の重み付け係数が施されている。着目しているヘッドか
ら同じ位置関係にあるポイントには同じ重み付けがされ
ている。

【００３８】図８（ａ），（ｂ）に具体例を示してい
る。数字は重み付けされた係数を説明のために表示した
ものである。黒い斜線部が発色を示すポイントであり、
熱の影響は７０＋４０＋２０＝１３０と算出される。こ
の結果を図８（ｂ）に示すしきい値表のどの部分かを判
定し、しきい値Ｌ２の８０とＬ１の１４０間にあること
がわかる。Ｌ２とＬ１の間の通電パルス幅はＴ１に位置
することになり通電パルス幅１．３ｍｓが決定される。

【００３９】このようにすることにより効率的な印字補
正が行われ美しい印字結果を得られる。

【００４０】なお、本実施例では重み付け係数と、しき
い値と通電パルス幅を固定化して説明したが、プログラ
ムまたはその他の方法で可変化しても同様な結果が得ら
れる。

【００４１】（実施例３）以下、実施例１で説明した本
発明の一実施例のプリンタにおける温度補正回路につい
て図面を参照しながら説明する。

【００４２】図９と図１０は、本発明の一実施例を示す
構成図で、図９において、１００はプリンタのサーマル
ヘッド、１０１はサーマルヘッド基板の温度検出素子、
１０２はサーマルヘッド温度から変換されたアナログ電
圧値を入力しデジタル値に変換するアナログ／デジタル
変換回路（以下、ＡＤ変換回路と呼ぶ）である。１０９
はＡＤ変換回路１０２から出力される現在の温度におけ
るアナログ／デジタル変換値（以下、ＡＤ変換値と呼
ぶ）を記憶するメモリである。

【００４３】また、図１０において、１０３は各温度区
間のアナログ／デジタル変換値の傾きＸ１〜Ｘ６（１℃
ごとのアナログ／デジタル変換値の刻み）を設定するた
めのメモリ、１０４は前記メモリ１０３から出力された
数ビットのデータを選択出力するためのデータ選択回
路、１０５は入力ＡとＢのデータの加算（Ａ＋Ｂ）また
は減算（Ａ−Ｂ）を行う加減算回路、１０６はプリンタ
動作温度範囲の中心値（この場合３０℃）でのＡＤ変換
値（ＡＤＸ）を設定するメモリ、１０７は入力ＡとＢの
データを選択出力するためのデータ選択回路、１０８は
データ選択回路１０７から出力されたデータを保持する
データ保持回路である。１１０は入力ＡとＢの比較を行
い、Ａ＜Ｂ，Ａ＝Ｂ，Ａ＞Ｂの状態を判定するデータ比
較回路、１１１は加減算回路１０５での演算回数をカウ
ントするカウンター、１１２はデータ比較回路であり、
入力ＡとＰ１の状態Ａ＞Ｐ１，入力ＡとＰ２の状態Ａ＞
Ｐ２，入力ＡとＡＤＸの状態Ａ＞Ｐ３，入力ＡとＰ４の
状態Ａ＞Ｐ４，入力ＡとＰ５の状態Ａ＞Ｐ５を判定す
る。

【００４４】１１３はデータ比較回路１１２および、デ
ータ比較回路１１０から出力されたデータによりデータ
選択回路１０４の選択信号を出力する選択信号形成回
路、１１４は温度コントロール回路であり、加減算回路
１０５で加算を行うか、減算を行うかを選択する選択信
号の出力、およびデータ選択回路１０７への選択信号の
出力、およびデータ保持回路１０８へのデータ保持信号
の出力、およびデータ比較回路１１０から出力される情
報の解析、カウンター１１１に加減算回路１０５での加
減算回数分のクロックの出力を行う。

【００４５】以上のように構成された温度補正回路につ
いて、図９と図１０の構成図、図１１の温度対ＡＤ変換
値の理想グラフ、図１２の温度対ＡＤ変換値の折れ線近
似グラフを用いて説明する。

【００４６】本実施例では、プリンタの動作温度範囲を
−１０℃〜７０℃と仮定し、−１０℃〜７０℃の温度範
囲を−１０℃〜０℃，０℃〜１５℃，１５℃〜３０℃，
３０℃〜４５℃，４５℃〜６０℃，６０℃〜７０℃の６
区間に区切って、温度の折れ線近似を行う方法を説明す
る。この場合、各温度の境界点をカウンター１１１の出
力形式で表現すると、Ｐ１＝３０，Ｐ２＝１５，Ｐ３＝
０，Ｐ４＝１５，Ｐ５＝３０となる。

【００４７】まず第１に、サーマルヘッドの温度をＡＤ
変換回路１０２によってＡＤ変換値に変換し、メモリ１
０９へ転送する。次に、メモリ１０６に格納されている
ＡＤ変換値（ＡＤＸ）をデータ選択回路１０７とデータ
保持回路１０８を介して、データ比較回路１１０の入力
Ａに転送する。データ比較回路１１０で、前記入力Ａと
入力Ｂに転送されているメモリ１０９に格納されてる現
在の温度におけるＡＤ変換値（ＴＭＰ）とを比較し、Ａ
＜Ｂ，Ａ＝Ｂ，Ａ＞Ｂの状態を判定する。

【００４８】ここで、前記の比較状態がＡ＝Ｂになった
場合、カウンター１１１の状態は初期値０になってい
る。この場合、プリンタの動作温度範囲の中心値３０℃
を前記カウンター１１１のカウント値を０とすると、現
在の温度が３０℃と判定される（図１２参照）。

【００４９】また、前記の比較状態がＡ＜Ｂになった場
合は、現在の温度が３０℃以上であると判断し、加減算
回路１０５の加算回路を選択する。次に、選択信号形成
回路１１３によりデータ選択回路１０４に選択信号を出
力する。ここで選択されるデータはメモリ１０３内のＸ
４である。Ｘ４のデータを加減算回路１０５，データ選
択回路１０７，データ保持回路１０８を介して、メモリ
１０６内のＡＤＸのデータに加算していく。

【００５０】この場合、カウンター１１１で前記加算の
回数をカウントし、その都度データ比較回路１１２で入
力データＡとＰ１〜Ｐ５の状態を比較し、その出力デー
タによって選択信号形成回路１１３を介してデータ選択
回路１０４でメモリ１０３内のデータＸ５，データＸ６
を選択していく。

【００５１】例えば前記の場合、カウンター１１１のカ
ウンター値０（プリンタの動作温度３０℃）を初期値と
して、現在のプリンタの動作温度が５０℃の場合は、メ
モリ１０３内のデータＸ４を、１５回メモリ１０６内の
ＡＤＸに加算し、その時点でカウンター１１１のカウン
ト値は１５になっている。この時、データ比較回路１１
２でＡ＞Ｐ４が成立しなくなるため、選択信号形成回路
１１３を介してデータ選択回路１０４でメモリ１０３内
のデータＸ５が選択される。次に、データ保持回路１０
８に保持されているデータにＸ５を５回加算する。この
時点で、データ比較回路１１０でＡ＝ＢまたはＡ＞Ｂの
状態が判定され、温度コントロール回路１１４によっ
て、温度補正が終了したことを認識し、カウンター１１
１内のカウント値が２０になっているため、現在のプリ
ンタの動作温度は５０℃と判定することができる。

【００５２】また、現在のプリンタの動作温度が３０℃
以下の場合も、加減算回路１０５で減算が選択される以
外は、前述した内容と同様の動作で、現在のプリンタの
動作温度が判定できる。

【００５３】なお、本実施例では、プリンタの動作温度
範囲を６区間に区切っているが、特に６区間でなくても
良い。

【００５４】プリンタの印字を行う場合、通常サーマル
ヘッド基板の温度を電圧値に変換し、更にＡＤ変換回路
を用いてサーマルヘッドの温度を判定する方法が主流で
ある。しかし、サーマルヘッド基板の温度を検出する素
子の代表的なものであるサーミスタ特有の指数関数特性
により、サーミスタ抵抗値と温度、つまり、ＡＤ変換値
と温度が正比例でないため（図１１参照）、通常は、Ａ
Ｄ変換値と温度の関係を１℃ごとにメモリに予め設定し
て、求められたＡＤ変換値から温度を判定する必要があ
る。この方式の場合、前記メモリに設定するデータ数が
非常に多くなり、メモリの負担が非常に大きくなるが、
本発明の、温度補正回路は数バイト分のメモリを用意す
るだけでＡＤ変換値から温度が判定でき、メモリの使用
効率をはるかに向上できるため、回路規模の縮小および
コストの低減が実現できるものである。

【００５５】（実施例４）以下、実施例１で説明した本
発明の一実施例のプリンタにおけるヘッド抵抗値ランク
補正回路について図面を参照しながら説明する。

【００５６】初めに、サーマルヘッドのヘッド抵抗値ラ
ンクについて説明する。サーマルヘッドは発熱抵抗体で
形成されているが、その発熱抵抗体にはサーマルヘッド
の製造工程において抵抗値のバラツキが発生する。その
バラツキの最大値から最小値までを数区間に区切って表
現することをヘッド抵抗値ランクと、一般的に呼ばれて
いる。また、一般的には印字品質を確保するために、各
ヘッド抵抗値ランクに応じて、サーマルヘッドの通電時
間を調整する制御が必要とされている。

【００５７】図１３は、本発明の一実施例を示す構成図
で、図１３において１５０は各ヘッド抵抗値ランクにお
けるプリンタの動作温度とサーマルヘッドの通電時間と
の傾きＫＡ〜ＫＨを設定するためのメモリ、１５１は前
記メモリ１５０から出力された数ビットのデータを選択
出力するためのデータ選択回路、１５２はメモリであ
り、プリンタの動作温度範囲の中心値（この場合３０
℃）における各ヘッド抵抗値ランク間でのサーマルヘッ
ド通電時間の差（Δｆ）を設定する。

【００５８】１５３はデータ選択回路１５１からの入力
データＡと、メモリ１５２からの入力データＢとを選択
出力するデータ選択回路、１５４は加減算回路であり、
データ選択回路１５３からの入力データＢと、後述する
データ保持回路１５７からの入力データＡとを加算（Ａ
＋Ｂ）または減算（Ａ−Ｂ）する。１５５はメモリであ
り、各ヘッド抵抗値ランクの中で最も抵抗値の高いラン
クにおけるプリンタ動作温度の中心値でのサーマルヘッ
ドの通電時間（ｆ）を設定する。

【００５９】１５６は加減算回路１５４からの入力デー
タＡと、メモリ１５５からの入力データＢとを選択出力
するデータ選択回路、１５７はデータ選択回路１５６か
らの入力データを保持するデータ保持回路、１５８はヘ
ッドランクコントロール回路であり、外部から入力され
るヘッド抵抗値ランク情報を元に、データ選択回路１５
１，１５３，１５６に選択制御信号を出力し、加減算回
路１５４で加算を行うか減算を行うかの選択信号を出力
し、データ保持回路１５７にデータの保持信号を出力す
る。１５９は現在のヘッド抵抗値ランクで現在のプリン
タ動作温度に適したサーマルヘッドの通電時間を記憶す
るためのメモリである。

【００６０】以上のように構成されたヘッド抵抗値ラン
ク補正回路について、図１３の構成図、図１４の温度対
サーマルヘッドの通電時間のグラフを用いて説明する。

【００６１】本実施例では、プリンタの動作温度範囲を
−１０℃〜７０℃と仮定し、ヘッドの抵抗値ランクをヘ
ッドランクＡ〜Ｈの８ランクと仮定して説明する。ま
た、前記ヘッド抵抗値ランクにおいて最も抵抗値が高い
ランクをＡとし、逆に最も抵抗値が低いランクをＨと仮
定する。

【００６２】まず第１に、メモリ１５５内のデータｆ
を、データ選択回路１５６とデータ保持回路１５７を介
して加減算回路１５４の入力Ａ部に転送する。次に、メ
モリ１５２内のデータΔｆを、データ選択回路１５３を
介して加減算回路１５４の入力Ｂ部に転送する。それと
平行して、現在のヘッド抵抗値ランク情報を元にヘッド
ランクコントロール回路１５８でヘッド抵抗値ランクＡ
と比較し、現在のヘッド抵抗値ランクが何ランク離れて
いるかを計算する。前記計算でｎランク離れていると計
算された場合、前述した加減算回路１５４の入力データ
Ａから入力データＢをｎ回減算し、データ保持回路１５
７にその結果を保持しておく。この時点で、データ保持
回路１５７にはプリンタ動作温度範囲の中心値（この場
合３０℃）における現在のヘッド抵抗値ランクでのサー
マルヘッドの通電時間が保持されている。

【００６３】次に、現在のヘッド抵抗値ランク情報を元
に、メモリ１５０内のデータＫＡ〜ＫＨをデータ選択回
路１５１から選択する。仮に、現在のヘッド抵抗値ラン
クがＧランクならば、メモリ１５０内のデータＫＧを選
択する。次に、現在の温度情報（プリンタ動作温度範囲
の中心値から何℃離れているか）を元にして、加減算回
路１５４で加算を行うか減算を行うかを選択する。具体
的には、現在のプリンタ動作温度が３０℃以上ならば減
算を選択し、３０℃以下ならば加算を選択する。前述し
たようにデータ選択回路１５１ではメモリ１５０内のデ
ータＫＧが選択され、そのデータＫＧはデータ選択回路
１５３を介して加減算回路１５４の入力Ｂ部に転送され
る。

【００６４】次に、データ保持回路１５７に保持されて
いるプリンタ動作温度範囲の中心値（この場合３０℃）
における現在のヘッド抵抗値ランクでのサーマルヘッド
の通電時間を、加減算回路１５４の入力Ａ部に転送す
る。例えば、現在のプリンタ動作温度が５０℃ならば、
加減算回路１５４では減算を選択し、入力Ａから入力Ｂ
のデータを、現在の温度情報（５０℃は３０℃から２０
℃離れているので、現在の温度情報は２０となってい
る）の回数分減算して行く（ここでは、入力Ａ−入力Ｂ
を２０回行う）。次に、その結果をデータ選択回路１５
６とデータ保持回路１５７を介して、メモリ１５９に転
送する。ここに転送されたデータが現在のヘッド抵抗値
ランク（Ｇランク）で、現在のプリンタ動作温度（５０
℃）に適した、サーマルヘッドの通電時間になる。

【００６５】また、上記例ではプリンタの動作温度が３
０℃以上である５０℃で説明したが、３０℃以下の場合
も、加減算回路１５４で加算が選択される以外は、前述
した内容と同様の動作で、現在のヘッド抵抗値ランク
で、現在のプリンタ動作温度に適したサーマルヘッドの
通電時間が得られる。

【００６６】以上の内容は、一実施例の説明であり、プ
リンタの動作温度範囲を−１０℃〜７０℃としている
が、特に前記の温度範囲に限定する必要はない。また、
ヘッド抵抗値ランクも８ランクにしているが、特に前記
ランク数に限定する必要はない。

【００６７】サーマルヘッド抵抗値ランクに応じて、サ
ーマルヘッドの通電時間を調整する制御が必要とされて
いることは、本実施例の説明の冒頭部で説明している。
その実現手段としては、各ヘッド抵抗値ランクとプリン
タ動作温度に対応するサーマルヘッドの通電時間値をメ
モリにテーブルとして、予め設定しておく方法である。
この方法の場合、前記メモリに設定するデータ数が非常
に多くなり、メモリの負担が非常に大きくなってしま
う。具体的には、ヘッド抵抗値ランクを８ランクとし、
プリンタ動作温度範囲を−１０℃〜７０℃（８１℃分の
データ）とすると、８×８１＝６４８個のテーブルが必
要となる。また、プリンタ動作温度範囲−１０℃〜７０
℃の温度のくくりを５℃ごとにしても、テーブル数とし
ては１００個以上になってしまう。

【００６８】本発明のヘッド抵抗値ランク補正回路は、
数バイト分のメモリを用意するだけで、各ヘッド抵抗値
ランクごとにプリンタ動作温度に適切なサーマルヘッド
の通電時間を設定することができる。また、メモリの使
用効率をはるかに向上できるため、回路規模の縮小およ
びコストの低減が実現できるものである。更に、実施例
３の温度補正回路の出力を、本実施例での現在の温度情
報（図１３参照）に適用すれば、回路規模の縮小、コス
トの低減およびデータ処理の高速化が実現できるもので
ある。

【００６９】（実施例５）以下、実施例１で説明した本
発明の一実施例のプリンタにおける電圧補正回路につい
て図面を参照しながら説明する。

【００７０】図１５と図１６は、本発明の電圧補正回路
の一実施例を示す構成図で、２００はプリンタのサーマ
ルヘッド、２０１はサーマルヘッド２００の発熱抵抗
体、２０２は発熱抵抗体２０１を駆動するドライブ回
路、２０３はプリンタ電圧（サーマルヘッドへの印加電
圧）のアナログ値を入力し、デジタル値に変換するアナ
ログ／デジタル変換回路（以下、ＡＤ変換回路と呼ぶ）
である。

【００７１】２０４は電圧補正の分解能を表すアナログ
／デジタル変換値Ｙ０〜Ｙ７（以下、ＡＤ変換値と呼
ぶ）を設定するメモリ、２０５はメモリ２０４から出力
されたデータを選択出力するデータ選択回路、２０６は
加減算回路であり、データ選択回路２０５からの入力デ
ータＡと、後述するデータ保持回路２０９からの入力デ
ータＢとを加算（Ａ＋Ｂ）または減算（Ａ−Ｂ）する。
２０７はプリンタ基準電圧でのＡＤ変換値（ＡＤＭ）を
設定するメモリ、２０８はメモリ２０７と加減算回路２
０６からの入力データを選択出力するデータ選択回路、
２０９はデータ選択回路２０８から出力されたデータを
保持するデータ保持回路である。

【００７２】２１０は現在のプリンタ電圧のＡＤ変換値
（ＡＤＡ）を記憶するためのメモリ、２１１はデータ比
較回路であり、メモリ２１０からの入力データＡと、デ
ータ保持回路２０９からの入力データとの大小を比較す
る。２１２はプリンタ基準電圧以上の電圧を補正するた
めの補正段階数（ＶＮ）を設定するメモリ、２１３はプ
リンタ基準電圧以下の電圧を補正するための補正段階数
（ＶＮＤ）を設定するメモリ、２１４はメモリ２１２と
２１３からの入力データを選択出力するためのデータ選
択回路、２１５は電圧補正の補正段階数をカウントする
カウンター、２１６はデータ一致回路であり、データ選
択回路２１４からの入力データＡと、メモリ２１５から
の入力データＢとの一致を判定する。

【００７３】２１７はメモリ２１２からの入力データと
ＧＮＤデータとを選択出力するデータ選択回路、２１８
はデータ選択回路２１７からの入力データと、カウンタ
ー２１５からの入力データとを加算する加算回路、２１
９はデータ比較回路２１１からの入力信号を反転するイ
ンバータ、２２０はプリンタ電圧によってサーマルヘッ
ドの通電時間を補正する通電時間値（ＫＴＶ）を設定す
るメモリ、２２１は電圧補正前のサーマルヘッド２００
の通電時間値（ＴＲ）が記憶されているメモリ、２２２
はメモリ２２０からの入力データＢと、後述するデータ
保持回路２２４からの入力データＡとを加算（Ａ＋Ｂ）
または減算（Ａ−Ｂ）するための加減算回路、２２３は
メモリ２２１からの入力データと、加減算回路２２２か
らの入力データとを選択出力するためのデータ選択回
路、２２４はデータ選択回路２２３から出力されたデー
タを保持するデータ保持回路、２２５はプリンタ電圧が
許容電圧補正範囲の限界点であることを示す電圧補正限
界通知信号である。

【００７４】２２６は電圧コントロール回路であり、デ
ータ保持回路２０９と２２４をコントロールし、またデ
ータ選択回路２０８と２２３をコントロールし、更にカ
ウンター２１５をコントロールする。２２７は現在のプ
リンタ電圧に適したサーマルヘッドへの通電時間が記憶
されるメモリである。

【００７５】以上のように構成された電圧補正回路につ
いて、図１５と図１６の構成図、図１７のプリンタ電圧
対サーマルヘッドの通電時間のグラフ、図１８のプリン
タ電圧のＡＤ変換値対サーマルヘッドの通電時間のグラ
フを用いて説明する。

【００７６】本実施例では、プリンタの電圧補正を８段
階で行うこととし、またプリンタ基準電圧以上の補正を
４段階（ＶＮ＝４）、プリンタ基準電圧以下の補正を４
段階（ＶＮＤ＝４）で補正すると仮定して説明する。

【００７７】まず第１に、メモリ２０７のデータを、デ
ータ選択回路２０８とデータ保持回路２０９を介してデ
ータ比較回路２１１の入力部Ｂに転送する。次に、メモ
リ２１０のデータをデータ比較回路２１１の入力Ａに転
送し、Ａ＞ＢまたはＡ＝Ｂの判定を行う。

【００７８】ここで、Ａ＝Ｂと判定された場合は、プリ
ンタの基準電圧と現在のプリンタの電圧が等しいとなる
ため、メモリ２２１内のデータＴＲをデータ選択回路２
２３とデータ保持回路２２４を介して、メモリ２２７に
転送する。この時のメモリ２２７のデータは、プリンタ
の基準電圧時におけるサーマルヘッドの通電時間が記憶
される。

【００７９】第２に、前記データ比較回路２１１でＡ＞
Ｂと判定された場合は、プリンタの基準電圧より、現在
のプリンタ電圧の方が大きいと判定されたことになる。
この時のインバータ２１９の入力は“１”で出力が
“０”となる。その信号によってデータ選択回路２１７
は、入力ＡのＧＮＤデータ“０”が選択され、また加算
回路２１８ではカウンター２１５のデータと前記ＧＮＤ
データが加算される（加算結果は０）。その加算結果に
より、データ選択回路２０５ではメモリ２０４内のデー
タＹ０を選択する。次に、データ選択回路２０５から出
力されたデータＹ０と、データ保持回路２０９に保持さ
れているデータＡＤＭとを、加減算回路２０６で加算
し、カウンター２１５をインクリメントする。それと平
行して、メモリ２２０内のデータＫＴＶとデータ保持回
路２２４に保持されているデータＴＲを加減算回路２２
２で減算（Ａ−Ｂ）して、そのデータをデータ選択回路
２２３を介してデータ保持回路２２４で保持しておく。
次に、加減算回路２０６から出力されたデータを、デー
タ選択回路２０８とデータ保持回路を介して、データ比
較回路２１１に転送し、再びメモリ２１０内のデータＡ
ＤＡとＡ＞ＢまたはＡ＝Ｂの判定を行う。この場合、図
１８のＹ０区間に現在のプリンタ電圧のＡＤ変換値が存
在するかを判定していることになる。前記判定でＡ＝Ｂ
となった場合はＹ０区間に存在することとなり、Ａ＞Ｂ
となった場合はＹ０区間より更に大きな値であることが
わかる。また、Ａ＞Ｂとなった場合は、更にメモリ２０
４内のデータＹ１を選択して、同様に比較を行ってい
く。そして、データ比較回路２０５で、Ａ＝Ｂが判定さ
れるかＡ＞Ｂが成立しなくなったところで電圧補正は終
了となり、データ保持回路２２４に保持されているデー
タを、メモリ２２７に転送する。例えば、メモリ２０４
内のデータＹ３までを選択して種々の演算を行った場
合、カウンター２１５のデータは“４”となり、データ
保持回路２２４に保持されているデータは、ＴＲ−（４
×ＫＴＶ）の値となる。その時、同時に電圧補正限界通
知信号２２５が出力され、必要によってはその信号を使
用してプリンタの動作を停止させる等の保護を行っても
良い。

【００８０】第３に、前記データ比較回路２１１でＡ＜
Ｂと判定された場合は、プリンタの基準電圧より、現在
のプリンタ電圧の方が小さいと判定されたことになる。
この場合は、加減算回路２０６では減算を選択し、加減
算回路２２２では加算を選択する以外は、前述した内容
と同様の動作で現在のプリンタ電圧に適したサーマルヘ
ッドの通電時間が求められる。

【００８１】本実施例の説明では、電圧補正段階数を８
段階にしているが、特に８段階でなくても良い。

【００８２】サーマルプリンタの印字濃度は、電気的要
因では主にプリンタ電圧（サーマルヘッド電圧）とサー
マルヘッドの通電時間およびサーマルヘッドの抵抗値等
によって決定される。印字濃度に関しては、その中でも
プリンタ電圧の影響が最も大きい。一般的には、電圧補
正を行う場合、Ｔ＝Ｅ・Ｒ／Ｖ²（Ｔはサーマルヘッド
の通電時間、Ｖはサーマルヘッドの印加電圧、Ｒはサー
マルヘッドの抵抗値、Ｅはサーマルヘッドの印加エネル
ギー）の近似式にそって、サーマルヘッドの通電時間を
求めている。しかし、この方法では乗算，除算機能が必
要になり、それによる回路規模の増大およびコストの増
大につながる。

【００８３】本発明の電圧補正回路は、数バイト分のデ
ータを設定するメモリを用意するだけで、現在のプリン
タ電圧に適したサーマルヘッドの通電時間が求められ、
非常に簡略化された回路であるため、回路規模の縮小お
よびコストの低減が実現できるものである。

【００８４】（実施例６）図１９は本発明のプリンタの
ヘッド通電データ制御処理における同時発色率補正の基
本構成を説明するブロック図である。図１９において、
２５０は同時に通電するドット数が何ドットであるかを
判定するためのドット数選択部（Ｄ−ＳＥＬＣＴ）、２
５１〜２５３は同時通電ドットに応じて通電パルス時間
値を補正する補正時間値（ｄＴ１〜ｄＴ３）、２５４は
前記ｄＴ１〜ｄＴ３を選択する補正時間値選択回路（ｄ
Ｔ−ＭＵＸ）、２５６は基準電圧時の通電パルス時間値
（Ｔｓ）、２５５はＴｓとｄＴ１〜ｄＴ３のいずれかを
加算する加算器、２６０はサーマルヘッドの物理ブロッ
ク単位で通電ドット数をカウントするストローブコント
ローラ（ＳＴＢＣＴＲ）、２６１はサーマルヘッドへの
通電データを格納するメモリ（Ｈ−ＲＡＭ）、２６２は
サーマルヘッドの物理ブロック単位でカウントされた通
電ドット数を保持するレジスタ（ＤＯＴＣＮＴ）、２６
３はＤＯＴＣＮＴ２６２の値と同一の値を保持し、本補
正処理演算に使用されるテンポラリレジスタ（ＴＭＰＲ
ＥＧ）である。また、２５０ａはＤ−ＳＥＬＣＴ２５０
の構成要素であり、ＴＭＰＲＥＧ２６３のビット１（ｂ
１）〜ビット８（ｂ８）の範囲内で、任意の連続する３
ビットをマスキングするマスクレジスタである。

【００８５】さらに、図２０，図２１，図２２，図２３
を用いてＳＴＢＣＴＲ２６０、Ｈ−ＲＡＭ２６１、およ
びＤＯＴＣＮＴ２６２の構成について詳しく説明する。

【００８６】図２０において、２６０ａはヘッドの物理
ブロック単位で、各物理ブロックが何ドットであるかを
設定するストローブドット数設定レジスタ（ＤＯＴ＿Ｓ
ＴＢ）であり、ＤＯＴ＿ＳＴＢ１〜ＤＯＴ＿ＳＴＢ８の
８個のレジスタを有している。２６０ｂはサーマルヘッ
ドに物理ブロックが幾つ存在するかを設定するストロー
ブ数設定レジスタ（ＳＴＢ＿ＮＵＭ）、２６０ｃはＨ−
ＲＡＭ２６１の任意のアドレスから１バイト単位でデー
タを読み取りその中で通電ドット数が何ドットあるかを
カウントするドットカウンタ、２６０ｄはＤＯＴ＿ＳＴ
Ｂ２６０ａおよびＳＴＢ＿ＮＵＭ２６０ｂの情報をもと
に、ドットカウンタ２６０ｃがアクセスするアドレス情
報を算出するＲＡＭアドレス算出回路、２６０ｅは上記
２６０ａ〜２６０ｄの各構成要素を制御するコントロー
ラである。

【００８７】また、図２１において、２７０はサーマル
ヘッドであり、例えば物理ブロック（ストローブ）が５
ブロックに分かれているものとし、各ブロックの構成ド
ット数は、左から１９２、１２８、１９２、１２８、１
９２ドットである。Ｈ−ＲＡＭ２６１に格納される通電
データは、ドットNO.１〜８の８ドットがアドレス０
に、ドットNO.９〜１６の８ドットがアドレス１に……
ドットNO.８２４〜８３２がアドレス３３Ｆｈにそれぞ
れ対応している。

【００８８】図２１のサーマルヘッドの場合に、各物理
ブロックごとの通電ドット数をカウントする処理を以下
に説明する。

【００８９】図２０のＳＴＢ＿ＮＵＭ２６０ｂにはスト
ローブが５個あることを示すため、数値５が設定されて
いる。また、ＤＯＴ＿ＳＴＢ２６０ａは最大８個までの
ストローブ数に対応できるように構成されているが、今
回のストローブ数は５個であるためＤＯＴ＿ＳＴＢ１〜
ＤＯＴ＿ＳＴＢ５に各ストローブ単位のドット数が設定
されている。なお、ＤＯＴ＿ＳＴＢ２６０ａに設定する
数値は、レジスタサイズを小さくするため、６４ドット
単位で計算されている。ここで図２２，図２３を参照し
ながら処理の流れを説明する。

【００９０】まず、Ｈ−ＲＡＭ２６１に格納されている
通電データの先頭アドレス設定、ＳＴＢ＿ＮＵＭ２６０
ｂの内容のロード、ストローブNo.設定などの初期化処
理をする（処理１）。

【００９１】次に、第１ストローブの通電ドット数をカ
ウントするため、ＤＯＴＣＮＴ２６２をクリアし、第１
ストローブのドット数をロードする（処理２）。

【００９２】以降、第１ストローブの通電ドット数をカ
ウント終了するまで、Ｈ−ＲＡＭ２６１からのデータの
ロード、通電ドット数のカウント処理、カウント結果の
ＤＯＴＣＮＴへの加算、Ｈ−ＲＡＭ２６１をアクセスす
るアドレスの更新などを繰り返す（処理３）。

【００９３】第１ストローブの通電ドット数のカウント
終了後は、ＤＯＴＣＮＴ２６２の内容をＴＭＰＲＥＧ２
６３に転送する（処理４）。

【００９４】以降、前記（処理２）から（処理４）を繰
り返して第２〜第５ストローブの通電ドット数をカウン
トする。

【００９５】以上のように構成されたヘッド通電データ
制御処理について、図１９を用いて説明する。上述のよ
うに、ＴＭＰＲＥＧ２６３は、各ストローブごとに同時
に通電するドット数が何ドットあるかを示しており、こ
のＴＭＰＲＥＧ２６３とマスクレジスタ２５０ａを有す
るＤ−ＳＥＬＣＴ２５０により、同時通電ドット数に応
じて通電パルス補正時間値ｄＴ１〜ｄＴ３のいずれかが
選択され、その値が加算器２５５により基準の通電パル
ス時間値に加算され、同時通電によるヘッド供給電圧の
ドロップ分を補正する通電パルス時間値ＴＨが得られる
ことになる。

【００９６】なお、図１９の例では、２５０ａはｂ６〜
ｂ８が選択されているので、ｄＴ１〜ｄＴ３はそれぞれ
６４、１２８、２５６ドットの同時通電時の電圧ドロッ
プ分を補正するパルス時間値となっており、その関係を
図２４に示している。また、図２５（ａ）〜（ｄ）には
上記の同時通電ドット数補正による通電パルス時間値を
示しており、（ａ）は補正なしの場合、（ｂ）〜（ｄ）
はそれぞれ補正時間値ｄＴ１〜ｄＴ３を加算した場合で
ある。

【００９７】以上のように、サーマルヘッドの物理ブロ
ック単位で通電ドット数をカウントする手段と、各物理
ブロック単位で同時に通電するドット数が何ドット数で
あるかを判定するドット数選択部と、同時に通電するド
ット数に応じて通電パルス時間値を補正する手段とを設
けることにより、同時通電によるヘッド供給電圧のドロ
ップによる印字品位の劣化を補正し高品位の印字が簡単
に実現できる。

【００９８】（実施例７）図２６は本発明のプリンタの
ヘッド通電データ制御処理における印字率補正処理の基
本構成を説明するブロック図である。図２６において、
２６０はサーマルヘッドの物理ブロック単位で通電ドッ
ト数をカウントするストローブコントローラ（ＳＴＢＣ
ＴＲ）、２６１はサーマルヘッドへの通電データを格納
するメモリ（Ｈ−ＲＡＭ）、２６２はサーマルヘッドの
物理ブロック単位でカウントされた通電ドット数を保持
するレジスタ（ＤＯＴＣＮＴ）、２６３はＤＯＴＣＮＴ
２６２の値と同一の値を保持し、本補正処理演算に使用
されるテンポラリレジスタ（ＴＭＰＲＥＧ）である。な
お、２６０〜２６３は既に実施例６で説明している手段
を用いることもできるので、詳しい説明は省略するもの
とする。

【００９９】３００は本発明の主要回路である印字率補
正回路（ＦＤＣＡＬ）であり、ＦＤＣＡＬ３００は下記
の印字率計算式１の演算を実行する。

【０１００】（式１）Ｓｎ＝Ｓｎ−１＋Ｄｎ／２^N1−Ｓｎ−１／２^N2＋α この式１において、Ｓｎは今回ラインの印字率データ、
Ｄｎは今回ラインの通電ドット数、Ｓｎ−１は前回ライ
ンまでの過去の累積の印字率データ、N1は印字率係数、
N2は空白率係数、αは補正パラメータである。なお、式
１の印字率計算は各物理ブロック単位ごとに行われ、補
正されるものである。

【０１０１】３０１〜３１１はＦＤＣＡＬ３００の主要
構成要素であり、３０１は式１のＤｎ／２^N1を計算する
ためのシフトレジスタ（ＳＦＲ１）、３０２は式１の印
字率係数（N1）で、一例として３〜６の範囲で任意に設
定可能である。３０３はＳｎ−１／２^N2を計算するため
のシフトレジスタ（ＳＦＲ２）、３０４は式１の空白率
係数（N2）で、一例として４〜７の範囲で任意に設定可
能である。

【０１０２】３０５は式１の補正パラメータ（ＡＬＰ）
で、一例として０〜７の範囲で任意に設定可能である。
３０６はＡ、Ｂ、Ｃ各入力を選択する選択器（ＭＵ
Ｘ）、３０７はＭＵＸ３０６、および式１を実行するた
めに必要な加減算器（ＡＤＳ）３０８の計算順序を制御
する加減算コントローラ（ＡＤＳＣＴＬ）で、ＭＵＸ３
０６の選択順序をＡ→Ｂ→Ｃの順で選択し、かつＭＵＸ
３０６からのデータで加減算を行う場合、ＳＦＲ１３
０１の計算結果とＡＬＰ３０５のデータがＡＤＳ３０８
に入力される場合、ＡＤＳ３０８が加算器として機能す
るように、またその後、前記加算結果にＳＦＲ２３０
３の計算結果が入力される場合、ＡＤＳ３０８が減算器
として機能するように制御する機能を有している。

【０１０３】さらに、３１３は各物理ブロック（以降、
ストローブという）ごとの累積の印字率データを格納す
る印字率データテーブル（ＳｎＴＢＬ）であり、例えば
メモリに設けられている。３０９は印字率データ制御部
（ＳｎＣＮＴ）であり、式１の計算において、ＳｎＴＢ
Ｌ３１３から過去の累積の印字率データをロードするた
め、また今回ラインの印字率計算結果を累積の印字率デ
ータとしてストアするため、ＳｎＴＢＬ３１３のデータ
のロード／ストアを制御する。

【０１０４】３１４は印字率計算結果に応じて通電パル
ス時間値を補正する補正時間値テーブル（ＳＵＢＴＢ
Ｌ）で、例えば通電パルス時間値を減算するための減算
時間値が格納されており、ｄＴ１からｄＴ８に遷移する
に従い減算時間値は大きくなるように設定されており、
補正レベルは８段階設けられている。

【０１０５】また、３１０および３１１は後で図２７を
用いて詳しく説明するが、３１０はＡＤＳ３０８の結果
よりＳＵＢＴＢＬ３１４の中から適切な補正時間値を選
択し、ロードしてくる補正時間値演算部（ＨＯＳＣＡ
Ｌ）、３１１はＨＯＳＣＡＬ３１０においてＳＵＢＴＢ
Ｌ３１４のロードアドレス計算に必要なマスクレジスタ
（ＭＳＫ）である。

【０１０６】３１２は印字率計算結果に応じて適切な通
電パルス時間値に補正するため、基準の通電パルス時間
値（Ｔｓ）３１５から補正時間値を減算するための減算
器（ＳＵＢ）である。

【０１０７】上述のように、印字率計算のための式１は
印字率補正回路（ＦＤＣＡＬ）３００により実行され
る。

【０１０８】ここで、補正時間値演算部３１０、マスク
レジスタ３１１について図２７を用いて説明する。

【０１０９】図２７において、３１０ａはＨＯＳＣＡＬ
３１０内にある前記ＡＤＳ３０８の加減算演算結果を格
納してあるレジスタで、例えば１３ビットのサイズを有
しており、ＭＳＫ３１１はレジスタ３１０ａのビット５
（ｂ５）からビット１２（ｂ１２）の８ビットの範囲内
で任意の連続する３ビットの位置に設定可能である。Ｍ
ＳＫ３１１はレジスタ３１０ａのマスクレジスタであ
り、ＭＳＫ３１１が設定された３ビットの内容がレジス
タ３１０ａから選択され３ビットのバイナリデータ３１
０ｂとなる。このデータ３１０ｂはＳＵＢＴＢＬ３１４
のオフセットアドレスを示すことにより、印字率計算結
果に応じた減算時間値が選択されることになる。

【０１１０】次に、図２８を用いて式１の印字率補正計
算の効果を説明する。図２８（ａ）はサーマルヘッドの
構成と、印字パターンの一例を説明するものであり、サ
ーマルヘッドは５個のストローブから構成され、各スト
ローブのドット数は第１ストローブは１９２ドット、第
２ストローブは１２８ドット、第３ストローブは１９２
ドット、第４ストローブは１２８ドット、第５ストロー
ブは１９２ドットである。また、例えば第３ストローブ
（ＳＴＢ３）の印字パターンが各２０mm、１０mmのベタ
印字、空白印字の繰り返しパターンで、１mm当たり８ド
ットラインの印字機構であるとする場合、１６０ライン
がベタ印字、８０ラインが空白印字のパターンとなって
いる。

【０１１１】このような印字パターンにおいて、上述の
式１の補正計算の実行結果を図２８（ｂ）に示すが、ベ
タ印字が連続する場合、Ｓｎの値が大きくなり、減算補
正値も大きくなって通電パルス時間値が小さくなり、逆
に空白印字が間にはさまると、それまでの印字率補正レ
ベルを逆に戻し、減算補正値も小さくなり、通電パルス
時間値が元の基準の時間値に戻るようになる。

【０１１２】なお、印字率計算の式１のN1，N2の各係
数、およびＭＳＫ３１１の設定位置を可変することによ
り、例えば図２９（ａ）に示すように、N1を大きく、も
しくはＭＳＫ３１１を下位ビットに設定した場合、印字
率補正による通電パルス時間値の減算特性の傾斜が大き
くなり、逆にN1を小さく、もしくはＭＳＫ３１１を上位
ビットに設定した場合は減算特性の傾斜が小さくなる。
また、図２９（ｂ）に示すように、N2を大きくした場
合、空白率による通電パルス時間値の復帰特性の傾斜が
大きくなり、逆にN2を小さくした場合は復帰特性の傾斜
が小さくなる。印字率計算の式１の各パラメータは任意
に設定可能であるため、サーマルヘッドの特性や印字条
件に合わせて適切な印字率補正が可能となり、広く汎用
的に用いることができる。

【０１１３】以上のように、サーマルヘッドの物理ブロ
ック単位で通電ドット数をカウントする手段と、各物理
ブロック単位で同時に通電するドット数が何ドットであ
るかを判定するドット数選択部と、過去の累積の通電ド
ット数および空白ドット数を計数する手段と、過去の累
積の通電ドット数および空白ドット数に応じて通電パル
ス時間値を任意に可変する手段とを設けることにより、
過去の印字率に応じて適切な通電パルス時間値の補正が
行えるので、蓄熱によるにじみや、逆に過剰な蓄熱補正
によるかすれなどの印字品位の劣化を補正し、高品位の
印字が簡単に実現できる。

【０１１４】（実施例８）図３０は本発明のプリンタの
ヘッド通電データ制御処理における動的分割補正の基本
構成を説明するブロック図である。図３０において、２
６０はサーマルヘッドの物理ブロック単位で通電ドット
数をカウントするストローブコントローラ（ＳＴＢＣＴ
Ｒ）、２６１はサーマルヘッドへの通電データを格納す
るメモリ（Ｈ−ＲＡＭ）、２６２はサーマルヘッドの物
理ブロック（以降、ストローブともいう）単位でカウン
トされた通電ドット数を保持するレジスタ（ＤＯＴＣＮ
Ｔ）、２６３はＤＯＴＣＮＴ２６２の値と同一の値を保
持し、本補正処理演算に使用されるテンポラリレジスタ
（ＴＭＰＲＥＧ）である。なお、２６０〜２６３は既に
実施例６で説明されている手段を用いることもできるの
で、詳しい説明は省略するものとする。

【０１１５】３５０はＴＭＰＲＥＧ２６３のｂ６〜ｂ８
の上位３ビット（Ｂ入力）と、後述の加算器３５１の桁
上がり（Ａ）とを入力データとする加算器（ＡＤＤ
Ｈ）、３５１はＴＭＰＲＥＧ２６３のｂ０〜ｂ５の下位
６ビット（Ｂ入力）と自身の計算結果（Ａ入力）とを入
力データとする加算器（ＡＤＤＬ）、３５２は同時に通
電可能な最大ドット数を設定する最大ドット数レジスタ
（ＭＡＸＤＯＴ）であり、６４ドット単位で０〜７の範
囲で任意に設定可能である。

【０１１６】また、３５３は比較器（ＣＭＰ）であり、
ＡＤＤＨ３５０とＭＡＸＤＯＴ３５２を比較し、ＡＤＤ
Ｈ３５０の値の方が大きいか等しい場合はデータ“１”
を、逆にＡＤＤＨ３５０の値の方が小さい場合はデータ
“０”を出力する。３５３ａおよび３５３ｂはＣＭＰ３
５３の主要構成要素で、３５３ａはＡＤＤＨ３５０（Ａ
入力）とＭＡＸＤＯＴ３５２（Ｂ入力）とを入力データ
とし、Ａ−Ｂの計算を行う減算器であり、Ａ−Ｂの計算
結果、０より大きいか等しい場合は比較データ出力回路
３５３ｂはデータ“１”を出力し、かつその計算結果を
ＡＤＤＨ３５０に転送するため選択器３６２がＢ入力側
を選択する制御信号を出力する。また、Ａ−Ｂの計算結
果が０より小さい場合は、３５３ｂはデータ“０”を出
力し、かつＡＤＤＨ３５０の出力を自身に転送するため
選択器３６２がＡ入力を選択する制御信号を出力する構
成となっている。

【０１１７】３５４はＣＭＰ３５３からデータ“１”が
出力されるごとに１つずつ値をインクリメントしていく
アップカウンタ（ＵＰ−ＣＮＴ）であり、初期値は０に
設定されている。

【０１１８】さらに、３５６は分割駆動時の通電パルス
時間値補正データテーブル（ＨＯＳＴＢＬ）であり、ｄ
Ｔ１は無分割駆動時、ｄＴ２は２分割駆動時、……ｄＴ
８は８分割駆動時というように、分割駆動数に応じてヘ
ッドへの通電エネルギーを一定に保つため、通電パルス
時間値を加算するための補正時間値が設定されている。
なお、ｄＴ１の値は０となっている。

【０１１９】３５５はＵＰ−ＣＮＴ３５４の値をオフセ
ットアドレスデータとして、ＨＯＳＴＢＬ３５６から補
正時間値をロードする補正値選択器（ＤＴＳＥＬＣＴ）
であり、ＵＰ−ＣＮＴ３５４の値が０の時はｄＴ１、Ｕ
Ｐ−ＣＮＴ３５４の値が１の時はｄＴ２、……ＵＰ−Ｃ
ＮＴ３５４の値が７の時はｄＴ８がロードされるように
構成されている。

【０１２０】３５７は分割駆動を行わない場合の基準の
通電パルス時間値（Ｔｓ）、３５８はＴｓと補正データ
とを加算し最適な通電パルス時間値を得る加算器（ＡＤ
ＤＴ）である。

【０１２１】３５９は最大８分割駆動まで対応するため
に設けられた分割情報発生器（ＤＩＶＧＥＮ）、３５９
ａと３５９ｂはＤＩＶＧＥＮ３５９の主要構成要素で、
３５９ｂは分割情報データ（ＤＩＶＤＴ）であり、ＤＩ
ＶＤＴ３５９ｂの各ビットはサーマルヘッドのストロー
ブをどこで分割するかを意味しており、データ“１”が
セットされているビットはそれに対応するストローブで
分割することを意味し、またデータ“０”がセットされ
ているビットは、次にデータ“１”がセットされている
ビット、すなわちストローブまで同時に通電することが
できることを意味している。３５９ａは分割データ設定
器であり、ＣＭＰ３５３のデータ“１”出力により、Ｄ
ＩＶＤＴ３５９ｂの本補正演算実行時点のストローブに
対応するビットに“１”をセットし、またＣＭＰ３５３
のデータ“０”出力により、ＤＩＶＤＴ３５９ｂの本補
正演算実行時点のストローブに対応するビットに“０”
をセットするもので、その内容は図３１のフローチャー
トに示す処理を行うものである。

【０１２２】さらに、３６０は本発明の主要構成要素で
ある動的分割補正演算回路（ＤＩＶＣＡＬ）、３６１は
前述のＳＴＢＣＴＲ２６０から出力されるストローブ切
り換えタイミングを通知する制御信号であり、ＤＩＶＣ
ＡＬ３６０の演算処理開始タイミングなどの制御信号と
して用いられる。

【０１２３】上記のように構成された本発明の動的分割
補正処理について、さらに図３２，図３３，図３４を用
いて説明する。

【０１２４】まず、図３２において、図３２（ａ）はサ
ーマルヘッドの構成例であるが、通常ラインサーマルヘ
ッドは６４ドットを最小単位としてその整数倍のドット
数で一つの物理ブロック（ストローブ）を成し、さらに
複数の物理ブロックから構成されているが、図３２
（ａ）の場合、総ドット数は８３２ドットで５個の物理
ブロックで構成されている。第１〜第５のストローブに
は、通電許可信号ＳＴＢ１〜ＳＴＢ５が接続されてい
る。

【０１２５】図３２（ｂ）は図３２（ａ）のサーマルヘ
ッドへの通電データの分布状況の一例であり、第１スト
ローブには６４ドット、第２ストローブには５０ドッ
ト、第３ストローブには４０ドット、第４ストローブに
は１２８ドット、第５ストローブには０ドットの通電デ
ータがあることを示している。また、この場合に、図３
０の同時通電可能最大ドット数（ＭＡＸＤＯＴ）３５２
には２、すなわち１２８ドットが設定されているものと
する。

【０１２６】図３２（ｃ）は図３２（ｂ）の場合の分割
情報データＤＩＶＤＴの内容を示しており、ＤＩＶ１〜
７の各ビットにおいてデータ“１”がセットされている
ストローブで分割されることを意味しており、すなわち
図３２（ｂ）の場合では、第２と第３ストローブの間、
第３と第４ストローブの間で分割されることを示してお
り、この分割情報データをもとに図３２（ａ）のＳＴＢ
１〜５をヘッドの通電周期ごとに分割して通電すれば、
図３２（ｄ）に示すような３分割駆動が行える。上述よ
り、同時に通電するドット数がＭＡＸＤＯＴ３５２に設
定した値以下になるような分割駆動が各印字ラインごと
に行うことが可能となる。

【０１２７】また、図３３は図３０のＤＩＶＣＡＬ３６
０の動作状態の遷移を説明するものであり、図３２
（ｂ）の通電データの分布状況例の場合、各ストローブ
ごとの補正演算時の変化と最終的に得られるＤＩＶＤＴ
３５９とＵＰ−ＣＮＴ３５４の内容を示している。

【０１２８】さらに、図３４は無分割駆動時と３分割駆
動時の通電パルス時間の補正内容を説明するものであ
り、図３４（ａ）の場合の通電パルス時間値は、分割駆
動を行わない場合の基準の通電パルス時間値（Ｔｓ）と
なり、図３４（ｂ）の場合は図３３に示すように、図３
０のＵＰ−ＣＮＴ３５４の値は２となっているので、Ｄ
ＴＳＥＬＣＴ３５５はＨＯＳＴＢＬ３５６から３分割駆
動時に補正する補正パルス時間値ｄＴ３を選択し、ＡＤ
ＤＴ３５８によって基準パルス時間値Ｔｓと３分割駆動
時の補正パルス時間値ｄＴ３を加算した値となってい
る。

【０１２９】なお、図３４に示すように、分割駆動を行
う場合は、無分割駆動時に比べ各ストローブにおける通
電周期は長くなるのでサーマルヘッドの蓄熱の影響が小
さくなり、無分割時を基準の通電パルス時間とした場
合、分割数に応じて通電パルス時間を大きくする補正が
必要となり、本発明の動的分割補正では分割数に応じた
最適な通電パルス時間値に補正することが可能となる。

【０１３０】以上のように、サーマルヘッドの物理ブロ
ック単位で通電ドット数をカウントする手段と、各物理
ブロック単位で同時に通電するドット数が何ドットであ
るかを判定するドット数選択部と、同時に通電可能な最
大のドット数を任意に設定する手段と、前記同時通電可
能最大ドット数以下になるようにサーマルヘッドの物理
ブロックを分割して駆動する手段と、サーマルヘッドの
分割駆動数に応じて通電パルス時間値を補正する手段と
を設けることにより、通電データに応じて動的に分割駆
動数を可変し、かつ分割駆動数に応じた通電パルス時間
値の補正も同時に行うので、例えば通電ドット数が少な
い場合は無分割駆動で高速に印字し、逆に通電ドット数
が多い場合は分割数を多くしてサーマルヘッドの消費電
流を小さくすることができるため、プリンタ駆動用の電
源容量を小さくすることができ、かつ分割駆動による印
字品位の劣化を補正し、高品位の印字が簡単に実現でき
る。

【０１３１】（実施例９）以下、本発明のプリンタにお
ける区分率補正回路について図面を参照しながら説明す
る。

【０１３２】図３５は本発明の一実施例を示す構成図
で、４００はサーマルヘッドの通電時間パルスの区分率
を設定するメモリ、４０１はメモリ４００から入力され
たデータを選択出力するデータ選択回路、４０２はサー
マルヘッドのトータル通電時間を設定するためのメモ
リ、４０３はメモリ４０２内のデータをビットシフトす
ることができるメモリ、４０４はメモリ４０３からの入
力データと、後述するデータ選択回路４１１からの入力
データとを選択出力するデータ選択回路、４０５は加減
算回路であり、データ選択回路４０４からの入力データ
Ｂと、後述するデータ保持回路４０７からの入力データ
Ａとを加算（Ａ＋Ｂ）または減算（Ａ−Ｂ）する。

【０１３３】４０６は加減算回路４０５からの入力デー
タと、後述するメモリ４０８内のデータと、データ選択
回路４０４からの入力データとを選択出力するデータ選
択回路、４０７はデータ選択回路４０６から出力された
データを保持するデータ保持回路、４０８は一印字周期
Ｔ５を設定するためのメモリ、４０９はデータ保持回路
４０７から出力されたデータを後述するメモリ４１０に
振り分けるデータ振り分け回路、４１０は区分率補正さ
れたサーマルヘッドの通電時間を記憶するためのメモ
リ、４１１はメモリ４１０から出力されたデータを選択
出力するデータ選択回路、４１２はデータ選択回路４０
１，４０４，４０６，４１１と加減算回路４０５とデー
タ保持回路４０７とメモリ４０３およびデータ振り分け
回路４０９を制御する区分率コントロール回路である。

【０１３４】以上のように構成された区分率補正回路に
ついて、図３５の構成図、図３６のサーマルヘッドの通
電パルスのモデル、図３７のビットシフト対応表、図３
８の区分率対応表を用いて説明する。

【０１３５】本実施例では、区分率の設定を４ビットで
行い、サーマルヘッドの通電パルスが５分割されると仮
定して説明する。

【０１３６】まず第１に、メモリ４０８内のデータＴ５
をデータ選択回路４０６とデータ保持回路４０７を介し
て、加減算回路４０５の入力Ａ部に転送する。次に、メ
モリ４０２内のデータＴ４をメモリ４０３とデータ選択
回路４０４とを介して、加減算回路４０５の入力部Ｂに
転送し、減算（Ａ−Ｂ）を行う。その結果をデータ選択
回路４０６とデータ保持回路４０７とデータ振り分け回
路４０９を介して、メモリ４１０のｔ_off部に転送す
る。この場合のｔ_offの時間値はｔ_off＝Ｔ５−Ｔ４とな
る（図３６参照）。

【０１３７】第２に、データ選択回路４０１でメモリ４
００内のデータＸ４を選択して、図３７のビットシフト
対応表に従ってデータをビットシフトしていく。例え
ば、Ｘ４のデータのビットが全て“１”の場合について
説明する。

【０１３８】まずメモリ４０２内のデータＴ４をメモリ
４０３に転送して、５ビット右シフトしてデータ選択回
路４０４，４０６と、データ保持回路４０７とを介して
加減算回路４０５の入力Ａ部に、５ビット右シフトデー
タを転送しておく。

【０１３９】次に、メモリ４０３で４ビット右シフトデ
ータを生成し、データ選択回路４０４を介して加減算回
路４０５の入力部Ｂに転送して、加算（Ａ＋Ｂ）を行
う。そのデータをデータ選択回路４０６とデータ保持回
路４０７とを介して加減算回路４０５の入力部Ａに転送
しておく。

【０１４０】次に、メモリ４０３で３ビット右シフトデ
ータを生成し、データ選択回路４０４を介して加減算回
路４０５の入力部Ｂに転送して、加算（Ａ＋Ｂ）を行
う。そのデータをデータ選択回路４０６とデータ保持回
路４０７とを介して加減算回路４０５の入力部Ａに転送
しておく。

【０１４１】次に、メモリ４０３で２ビット右シフトデ
ータを生成し、データ選択回路４０４を介して加減算回
路４０５の入力部Ｂに転送して、加算（Ａ＋Ｂ）を行
う。そのデータをデータ選択回路４０６とデータ保持回
路４０７とデータ振り分け回路４０９とを介して、メモ
リ４１０のΔｔ₄部にデータを転送する。

【０１４２】第３に、メモリ４００内のデータＸ３〜Ｘ
１についても、前述した内容と同様にデータ処理を行
い、メモリ４１０のΔｔ₃部、Δｔ₂部、Δｔ₁部にそれ
ぞれデータを転送する。この場合、図３８の区分率対応
表に示す区分率でのサーマルヘッドの通電時間値が転送
されたことになる。

【０１４３】最後に、Ｔｍを求める必要がある。まず、
メモリ４０８内のデータＴ５をデータ選択回路４０６
と、データ保持回路４０７とを介して加減算回路４０５
の入力部Ａに転送する。次に、データ選択回路４１１で
メモリ４１０内のデータｔ_offを選択し、データ選択回
路４０４を介して加減算回路４０５の入力部Ｂに転送す
る。ここで減算（Ａ−Ｂ）を行い、その結果をデータ選
択回路４０６とデータ保持回路４０７を介して、加減算
回路４０５の入力部Ａに転送する。次に、メモリ４１０
内のデータΔｔ₄を選択してデータ選択回路４０４を介
して、加減算回路の入力部Ｂに転送し、加減算回路では
減算を選択し、その結果を再び加減算回路４０５の入力
Ａ部に転送する。前述の動作をメモリ４１０内のデータ
ｔ_off〜Δｔ₁まで行った結果を、データ選択回路４０６
とデータ保持回路４０７とデータ振り分け回路４０９を
介して、メモリ４１０のＴｍ部に転送する。この時点
で、本区分率補正が終了し、図３６のサーマルヘッドの
通電パルスモデルの時間値が決定される。

【０１４４】本実施例は、区分率の設定が４ビットで、
サーマルヘッドの通電パルスが５分割で説明している
が、特に区分率の設定が４ビットで、サーマルヘッドの
通電パルスが５分割である必要はない。

【０１４５】通常、サーマルプリンタでは印字品質の向
上を目的として熱履歴制御を行う。その実現手段の代表
的なものに、サーマルヘッドの通電パルスを数分割して
各区分パルスの時間に熱履歴データをのせ、サーマルヘ
ッドに転送する方法がある。通常は、その区分パルスの
設定を、プリンタの動作温度ごとに、メモリにテーブル
として準備するか、乗除算回路を使用して計算するかの
どちらかの方法を用いている。前者の場合はメモリの容
量が増大し、後者の場合は回路規模が増大する。どちら
にしても、コストの増大につながる。

【０１４６】本発明の区分パルス補正回路は、数バイト
分のデータを設定するメモリを用意するだけで、また非
常に簡略化された回路で、サーマルヘッドの通電パルス
の区分率の計算を行うことができ、回路規模の縮小およ
びコストの低減が実現できるものである。更に、実施例
２のヘッドの履歴補正制御と組み合わせることにより、
印字品質の向上が図れるものである。

【０１４７】ここで、図３６は代表的なサーマルヘッド
通電パルスモデルである。Ｔｍは主通電パルスであり、
Δｔ₁等その他は補正パルスである。それぞれのパルス
に応じてコントローラには発熱素子数分のデータが記憶
されている。例えば、１ライン３２０ドットの素子数で
あれば３２０個の主通電パルスデータ、３２０個のΔｔ
₁の補正パルスデータを持っている。

【０１４８】補正時間の最小値はヘッドへのデータ転送
スピード×データ数で決定される。３２０素子分のデー
タを４Ｍｚの転送スピードで転送すると、（１／４Ｍ
ｚ）×３２０＝８０μＳが最小補正時間になる。同じ転
送スピードで６４０素子分のデータを転送すると、１６
０μＳが最小補正時間になる。１６０μＳでは８０μＳ
レベルの細やかな補正を行うことができず実質的に印字
スピードを落とすことになる。

【０１４９】印字スピードを落とすと細やかな補正を行
う必要が無いので補正データ用のメモリが不要になるた
め、本来であれば６４０個の主パルスデータが必要であ
るが、３２０個の発色用の主通電パルスデータ用メモリ
と３２０個の補正データパルス用メモリでデータを処理
することが可能になる。

【０１５０】すなわち、主通電パルスデータ用メモリと
補正データパルス用メモリとを設け、発熱素子数が多い
サーマルヘッドをコントロールするときは、補正データ
パルス用メモリの意味付けを変更し、通電を制御するこ
とにより、印字スピードを低下させることなく、細やか
な印字データ補正を行うことができる。

【０１５１】（実施例１０）以下、本発明のプリンタに
おけるモータ制御について図面を参照しながら説明す
る。

【０１５２】図３９は、本発明の一実施例を示す構成図
で、４５１はカウント値を設定できるカウンタで、カウ
ントアップまたはカウントダウン時にキャリーまたはボ
ロワーを出力４６１より出力する。このタイミングが通
常のモータ切り替えタイミングとなる。

【０１５３】次にチョッピング駆動時の動作について説
明する。４５５は駆動モード設定レジスタであり、チョ
ッピング回数が情報として格納されている。このチョッ
ピング回数情報に基づきレジスタ４５２にチョッピング
カウント値が設定される。例えば、チョッピング回数が
４回という情報が駆動モード設定レジスタ４５５に設定
されていれば、カウンタ４５１に設定されたカウント値
をビットシフトし通常のモータ切り替えタイミングに対
して４分の１の値が設定される。

【０１５４】この値はチョッピング制御ブロック４５４
により比較器４５３の比較値側に設定される。カウンタ
４５１のカウント値が比較器４５３の比較値になると、
チョッピング状態のモータ切り替えタイミング信号が比
較器４５３より出力される。

【０１５５】チョッピング制御ブロック４５４にはチョ
ッピング状態のＯＮ／ＯＦＦ切り替えタイミング信号が
フィードバックされ、次のＯＮ／ＯＦＦ切り替えタイミ
ング値が比較器４５３の比較値側に再度設定される。例
えば通常のモータ切り替えタイミングがバイナリで（１
０００）と設定されチョッピングカウント値が（１０）
であれば通常通電状態終了後、比較器４５３への最初の
比較値は（１０）であり、カウンタ値が（１０）にな
り、比較器４５３の出力が出力されるまでモータをＯＦ
Ｆにする。１度ＯＮ／ＯＦＦ切り替えタイミング信号が
チョッピング制御ブロックに入力されると、２度目の設
定比較値は（１０＋１０）に設定される。この設定によ
りカウント値が（１０＋１０）になり、比較器４５３の
出力が出力されるまでモータをＯＮにする。

【０１５６】さらに、図４０のようにレジスタ４５６を
追加すると、チョッピング状態のＯＮ／ＯＦＦ比を任意
に設定できる。前記説明のチョッピングカウント値を設
定した方法と同様にＯＮ時間、またはＯＦＦ時間を設定
して追加したレジスタ４５６に格納する。チョッピング
制御ブロック４５４はレジスタ４５２か４５６かを選択
し、比較器４５３へ比較値側へ値を設定する。なお、４
５７は駆動モード設定レジスタ、４５８は選択器であ
る。

【０１５７】このようにすることにより回路規模の大き
いカウンタを１個しか使用しなくて済む回路が実現でき
る。

【０１５８】なお、本実施例ではモータ切り替え時間を
可変可能なようにレジスタを使用して説明したが、レジ
スタ部分は固定された値にしても実現しえる。

【０１５９】（実施例１１）以下、本発明のプリンタの
ヘッド通電データ制御処理における通電パルス時間値演
算処理について図面を参照しながら説明する。

【０１６０】図４１は、本発明の請求項１４、および請
求項１５に記載するヘッド通電パルス時間値演算処理の
基本構成を示すブロック図である。図４１において、５
５０はヘッド抵抗値ランクおよびプリンタ電圧に適した
通電パルス時間値を算出するヘッドランク・電圧補正
部、５５１は動的分割補正処理を行う動的分割補正部、
５５２は同時発色率補正処理を行う同時発色率補正部、
５５３は印字率補正処理を行う印字率補正部、５５４は
動的分割補正処理により算出される分割駆動補正パルス
時間値（ｄＴDIV）、５５５は動的分割補正処理により
算出される分割駆動数データ（ＤＩＶＮＵＭ）、５５６
は動的分割補正処理により算出される分割情報データ
（ＤＩＶＤＴ）、５５７は同時発色補正により算出され
る同時発色率補正時間値テーブル（ＤＨＴＢＬ）、５５
８は印字率補正処理により算出される印字率補正時間値
テーブル（ＩＮＪＴＢＬ）である。

【０１６１】前記ヘッドランク・電圧補正部５５０は既
に説明した実施例４によっても実現でき、また前記動的
分割補正部５５１は既に説明した実施例８によっても実
現でき、さらに前記同時発色率補正部５５２も既に説明
した実施例６によって実現できる。さらに、前記印字率
補正部５５３は実施例７によって実現でき、また前記５
５４〜５５８については前記５５０〜５５３の実行の結
果、算出されることも既に実施例４，６，７，８で説明
しているので、これらの部分のここでの説明は省略する
ものとする。

【０１６２】５５９は分割情報データＤＩＶＤＴ５５６
の内容をもとに、同時に通電する物理ブロック（以降、
同時通電グループという）の同時発色率補正値ｄＴhnを
加算したり、同時通電グループ内の最小の印字率補正時
間値ｄＴinを算出するための分割コントローラ（ＢＵＮ
ＣＮＴ）、５６０は加減算器、５６１は通電パルス時間
値演算処理の演算順序などを制御するパルス時間演算コ
ントローラ、５６３は各物理ブロック（以降、ストロー
ブともいう）ごとの通電パルス時間値テーブル（ＨＰＷ
ＴＢＬ）、５６２はＨＰＷＴＢＬ５６３にデータをスト
アしたり、ＨＰＷＴＢＬ５６３からデータをロードする
場合のアドレス計算をするパルス時間アドレスコントロ
ーラ、５６４はヘッド通電パルス時間値を設定し、設定
された時間値をダウンカウントしている間はヘッド通電
許可信号を通電許可状態にし、０になったら通電禁止状
態にするタイマカウンタ、５６５は比較回路部（ＣＭＰ
Ｂ）であり、タイマカウンタ５６４のカウント内容と設
定された値と比較し、一致したらヘッド通電許可信号を
通電禁止状態にする比較器（ＣＭＰ１〜７）により構成
されている。５６６は前記５５９〜５６２からなるパル
ス時間演算回路である。

【０１６３】本発明のヘッド通電データ制御処理におけ
る通電パルス時間値演算処理は、温度、ヘッド抵抗値ラ
ンク、プリンタ電圧など使用環境や物理的な条件に応じ
て求めた通電パルス時間値に対し、動的分割補正、同時
発色率補正、印字率補正などプリンタの動作条件に応じ
て求めた適切な補正値を加味し、外部、内部双方の通電
パルス時間値に対して補正する必要がある要因を同時に
考慮した補正処理を実現するものである。

【０１６４】また、同時に各ストローブごとに異なる通
電パルス時間値をカウントする手段として、従来、例え
ば最大８分割駆動まで対応する場合、各ストローブごと
に１個ずつ、計８個のタイマカウンタを必要としたが、
本発明では１個のタイマカウンタと７個の比較器で同一
の作用が実現でき、回路構成の簡素化がはかれる。

【０１６５】図４１において、ヘッドランク・電圧補正
部５５０の算出結果として外部要因に対して適切な通電
パルス時間値Ｔｖが得られ、このＴｖに対し、動的分割
補正部５５１の算出結果であるｄＴDIV５５４は加算、
同時発色率補正部５５２の算出結果であるｄＴh1〜ｄＴ
h8は同時通電グループごとに加算した結果を加算、さら
に印字率補正部５５３の算出結果であるｄＴｉ１〜ｄＴ
ｉ８は各ストローブごとに減算する必要がある。なお、
印字率補正部５５３の算出結果は、タイマカウンタ１個
を共用するため、同時通電グループごとに、各同時通電
グループ内での最小の印字率補正値を持つストローブを
求め、そのストローブの印字率補正時間値のみをＴｖの
減算パラメータとし、他のストローブについては最小の
印字率補正時間値との補正時間値の差分を計算する。

【０１６６】ここで図４２および図４３を用いてパルス
時間演算回路の処理の流れを説明する。

【０１６７】図４２，図４３はパルス時間演算回路の処
理の流れを説明するフローチャートである。

【０１６８】まず分割情報データＤＩＶＤＴの内容をも
とに同時通電グループの同時発色率補正値を加算する
（処理１）。

【０１６９】次に同時通電グループ内での最小の印字率
補正時間値であるストローブを求め、そのストローブの
みＴｖおよびｄＴDIVを加算する（処理２）。

【０１７０】その後、印字率最小ストローブのみ印字率
補正時間値を減算する（処理３）。同時通電グループの
他のストローブについては、印字率補正時間値の印字率
最小ストローブの印字率補正時間値との差分を求める
（処理４）。今回の分割数分、処理１〜処理４を繰り返
す。

【０１７１】以上の処理で各ストローブごとの内容に応
じて、図４１のＨＰＷＴＢＬ５６３が作成される。ＨＰ
ＷＴＢＬ５６３作成後は、ヘッドへの通電データの転
送、通電許可信号の許可状態処理による印字などのヘッ
ド通電処理においては、処理３で求めた同時通電グルー
プ内の印字率最小ストローブの通電パルス時間値、すな
わち最大通電パルス時間値をタイマカウンタにセット
（処理５）し、また同時通電グループ内の他のストロー
ブのＨＰＷＴＢＬ５６３の内容はＣＭＰＢ５６５にセッ
トする（処理６）。以降、今回の分割数分、処理５〜処
理６を繰り返す。

【０１７２】ここで、図３２に示す構成をしたサーマル
ヘッド、印字パターン、およびその時の動的分割処理の
結果の場合で具体的な例を考えると、図４４に示すよう
なＤＨＴＢＬ５５７、ＩＮＪＴＢＬ５５８、ＤＩＶＤＴ
５５６、ｄＴDIV５５４が作成されており、また通電パ
ルス時間値Ｔｖの時間値は８００という数値になってい
るものとする。この場合、パルス時間演算回路５６６の
演算結果により、図４４のＨＰＷＴＢＬ５６３が作成さ
れる。このＨＰＷＴＢＬ５６３に従いヘッド通電処理を
行うと、各ストローブの通電許可信号は図４５に示すよ
うになり、各ストローブごとにそれぞれの動作状況に応
じた最適な時間値の通電が行われることになる。

【０１７３】なお、図４５において、ＳＴＢ１の通電許
可時間値はダウンカウンタであるタイマカウンタでカウ
ントされ、ＳＴＢ２の通電許可時間はＳＴＢ１のタイマ
カウンタのカウント開始と同時に通電許可状態となり、
タイマカウンタの内容とＳＴＢ２のコンパレータの内容
が一致した時点でＳＴＢ２は通電禁止状態に変化する。
つまり、ＳＴＢ２のコンパレータに設定された時間値だ
けＳＴＢ２の通電許可時間は短くなる。同様に、他の同
時通電グループを見てみると、ＳＴＢ４はＳＴＢ５のタ
イマカウンタの時間値よりＳＴＢ４のコンパレータに設
定された時間値だけ短くなっている。

【０１７４】以上のように本発明のプリンタは、通電パ
ルス時間値をカウントするためのタイマカウンタと、通
電パルス時間値をカウントするための比較器とを設け、
温度、ヘッド抵抗値ランク、プリンタ電圧などに応じて
求めた通電パルス時間値に対し、動的分割補正、同時発
色率補正、印字率補正などに応じて求めた適切な補正値
を加味し、外部、内部双方の通電パルス時間値に対して
補正する必要がある要因を同時に考慮した補正処理を行
うことにより、プリンタの使用環境条件や動作条件の変
化に対して適切な通電パルス時間補正を行い常に安定し
た高品位の印字を実現すると同時に、例えば最大８分割
駆動まで対応する場合、各ストローブごとに異なる通電
パルス時間値をカウントする手段として、１個のタイマ
カウンタと７個の比較器で各ストローブごとに１個ず
つ、計８個のタイマカウンタを設けた場合と同様の動作
を行うことができ、回路構成の簡素化がはかれ、低価格
のコントローラが実現できる。

【０１７５】（実施例１２）図４６は本発明のプリンタ
のモータ駆動制御におけるヘッド通電データ制御との同
期処理の基本構成を説明するブロック図である。図４６
において、６１０はヘッド通電処理と同期してモータ駆
動制御を行うモータ制御回路（ＭＴＣＢ）であり、６０
０〜６０８はＭＴＣＢ６１０の主要構成要素である。

【０１７６】６００はモータ通電周期のタイマ時間値
（以降、単にタイマ時間値ともいう）をプリラッチして
おくためのレジスタ（ＴＩＭ−ＰＲＥＧ）、６０１は現
在のタイマ時間値を保持しておくためのレジスタ（ＴＩ
Ｍ−ＲＥＧ）、６０２はタイマ時間値をカウントするタ
イマカウンタ（ＴＩＭ−ＣＴＲ）、６０３はモータに通
電する駆動データ（以降、単にモータデータともいう）
をプリラッチしておくためのレジスタ（ＭＴ−ＰＲＥ
Ｇ）、６０４は現在のモータデータを保持しておくため
のレジスタ（ＭＴ−ＨＲＥＧ）、６０５はモータにモー
タデータを出力するレジスタ（ＭＴ−ＲＥＧ）、６０６
はカットオフコントローラ（ＯＦＦ−ＣＮＴ）であり、
現在のモータ通電周期内に次に印字するための通電処理
が完了しなかった場合、ＴＩＭ−ＣＴＲ６０２とＭＴ−
ＲＥＧ６０５の動作を停止し、モータをカットオフして
通電処理が完了するまで待機状態を保つものである。６
０７はＯＦＦ−ＣＮＴ６０６からの制御信号ＲＥＳＴＲ
Ｔにより次のモータデータＭＴＤＴと現在のモータデー
タＭＴＨＤＴを切り換える選択器、６０８はＯＦＦ−Ｃ
ＮＴ６０６からの制御信号ＲＥＳＴＲＴによりモータデ
ータＭＴＨＤＴのロード信号を切り換える選択器、６０
９はＯＦＦ−ＣＮＴ６０６からの制御信号ＴＩＭＬＤを
ＴＩＭ−ＲＥＧ６０１とＴＩＭ−ＣＴＲ６０２の双方
に、もしくはＴＩＭ−ＣＴＲ６０２のみに通知するかど
うかを選択する選択器である。

【０１７７】上述のＭＴＣＢ６１０は、サーマルヘッド
の通電データ制御処理と同期してモータ駆動制御を行う
ためのもので、例えばホストシステムからの通電データ
の転送の遅れにより現在駆動中のモータ通電周期内にヘ
ッド通電データ制御処理が完了しなかった場合、モータ
駆動をいったんカットオフして待機させ、ヘッド通電デ
ータ制御処理の完了通知を受けてからモータ駆動動作を
再開するという駆動処理を実現するために設けられたも
ので、モータ駆動再開時にはモータカットオフ前に通電
されていたモータデータとタイマ時間値でいったん再通
電し、次のモータデータとタイマ時間値で駆動を再開す
るという処理も同時に実現するものである。

【０１７８】以下にＭＴＣＢ６１０の基本動作について
図４７，図４８および図４９を用いて説明する。図４７
はＭＴＣＢ６１０の入出力データ、信号線の関係を説明
するものであり、１１は実施例１で説明した各制御部の
実行順序を全体的にコントロールする全体制御部（ＧＣ
Ｂ）、１３は同じく実施例１で説明したモータデータの
出力や切り換えタイミング、およびセンサの入出力処理
を行うモータ・センサ制御部（ＭＳＣ）、６１１はＭＳ
Ｃ１３の主要構成要素であり、タイマ動作のコントロー
ルを行うタイマ制御部（ＴＭＣＮＴＲＬ）である。

【０１７９】図４７において、ＭＴＣＢ６１０はＴＭＣ
ＮＴＲＬ６１１から、モータ通電周期の時間値をカウン
トするＴＩＭ−ＣＴＲ６０２に設定するタイマ時間値デ
ータＴＩＭＤＴとＴＩＭ−ＰＲＥＧ６００にそのタイマ
時間値データＴＩＭＤＴをセットするためのロード信号
ＰＴＩＭＬＤ、さらにモータデータＭＴＤＴとそのモー
タデータＭＴＤＴをプリラッチしておくためのＭＴ−Ｐ
ＲＥＧ６０３にセットするためのロード信号ＰＭＴＬ
Ｄ、ＭＴ−ＰＲＥＧ６０３にプリラッチされているデー
タを現在のモータデータを保持しておくＭＴ−ＨＲＥＧ
６０４、およびモータにモータデータを出力するＭＴ−
ＲＥＧ６０５にセットするためのロード信号ＰＲＥＭＬ
Ｄなどが入力される。

【０１８０】なお、ロード信号ＰＲＥＭＬＤはモータ通
電周期の切り換えタイミング、すなわちタイマ時間値を
カウントするＴＩＭ−ＣＴＲ６０２のタイムアップに同
期して入力されるものである。

【０１８１】また、ＭＴＣＢ６１０からＴＭＣＮＴＲＬ
６１１には、モータ通電周期のタイマ時間値をカウント
するＴＩＭ−ＣＴＲ６０２のタイムアップ通知信号ＴＩ
ＭＵＰ、およびモータの通電周期内にヘッド通電データ
制御処理が完了しなかった場合、モータ駆動を停止して
待機状態になったことを通知するエラー信号ＥＲＲが出
力される。さらにＭＴＣＢ６１０には、ＧＣＢ１１から
ヘッド通電データ制御処理の完了通知信号ＨＤＥＮＤが
入力される。

【０１８２】次に、図４８のタイミングチャートを用い
てＭＴＣＢ６１０の動作を詳細に説明する。図４８にお
いてＴＩＭ−ＰＲＥＧ６００にはＰＴＩＭＬＤ信号によ
りタイマ時間値データＴＩＭＤＴがロード（プリラッ
チ）され、ＭＴ−ＰＲＥＧ６０３にはＰＭＴＬＤ信号に
よりモータデータＭＴＤＴがロード（プリラッチ）され
る。

【０１８３】正常動作時は、ＴＩＭ−ＣＴＲ６０２のタ
イムアップ通知信号ＴＩＭＵＰに同期してＴＩＭ−ＲＥ
Ｇ６０１、およびＴＩＭ−ＣＴＲ６０２にタイマ時間値
データＴＩＭＤＴのロード信号ＴＩＭＬＤが入力され、
ＴＩＭ−ＰＲＥＧ６００にプリラッチされていたタイマ
時間値データがロードされ、またＭＴ−ＨＲＥＧ６０４
およびＭＴ−ＲＥＧ６０５にモータデータロード信号Ｐ
ＲＥＭＬＤが入力されＭＴ−ＰＲＥＧ６０３にプリラッ
チされていたモータデータがロードされる。ＴＩＭ−Ｃ
ＴＲ６０２のタイムアップ前にヘッド通電処理完了通知
信号ＨＤＥＮＤが入力されれば、上述のように、現在の
タイマ時間値をカウント中にタイマ時間値データおよび
モータデータのプリラッチデータが入力され、タイムア
ップと同時にプリラッチされていたデータでタイマ時間
値のカウントを始め、新たなモータデータでモータが駆
動され、以降これらの動作を繰り返していく。

【０１８４】ここで、ＴＩＭ−ＣＴＲ６０２のタイムア
ップ前にヘッド通電処理完了通知信号ＨＤＥＮＤが入力
されなかった場合、ＯＦＦ−ＣＮＴ６０６から出力され
るＨＬＴ信号がＯＮとなりＴＩＭ−ＣＴＲ６０２および
ＭＴ−ＲＥＧ６０５がリセットされ、タイマ動作は停
止、モータ駆動はカットオフ状態となる。また、ＥＲＲ
信号がＴＭＣＮＴＲＬ６１１に通知され、ＰＴＩＭＬＤ
およびＰＭＴＬＤ、ＰＲＥＭＬＤは入力されなくなる。
この状態でＯＦＦ−ＣＮＴ６０６にＨＤＥＮＤ信号が入
力されると、ＨＬＴがＯＦＦとなり、ＲＥＳＴＲＴ信号
が出力されることにより、タイマ停止、モータカットオ
フ状態は解除され、さらにＴＩＭ−ＲＥＧ６０１の内容
がＴＩＭ−ＣＴＲ６０２に、ＭＴ−ＨＲＥＧ６０４の内
容がＭＴ−ＲＥＧ６０５にそれぞれロードされ、動作停
止前のタイマ時間値およびモータデータによってタイマ
動作およびモータ駆動が再開される。

【０１８５】また、図４９は図４７のタイマ動作のコン
トロールを行うタイマ制御部（ＴＭＣＮＴＲＬ）の状態
遷移を説明する状態遷移図であり、Ｓ０は停止状態、Ｓ
１はタイマカウンタは動作可能だがタイマ時間値のカウ
ント動作は未起動状態、Ｓ２はタイマ時間値が書き込ま
れてタイマカウンタが動作実行中の状態、Ｓ３はＳ２か
らさらにタイマ時間値が書き込まれてタイマ時間値がプ
リラッチされている状態であり、この状態では現在実行
中のタイマ時間値のタイムアップまで次のタイマ時間値
が書き込まれないようになっている。

【０１８６】さらに、Ｓ４はモータの通電周期内にヘッ
ド通電データ制御処理が完了しなかった場合、タイマ、
モータ駆動を停止してヘッド通電処理完了通知信号入力
待ち状態であり、Ｓ５はＳ２の状態で次のタイマ時間値
が書き込まれなかった場合、継続してタイマ時間値のカ
ウント動作ができなくなったエラー状態である。

【０１８７】以上のように、モータ通電周期のタイマ時
間値をプリラッチしておくためのレジスタＴＩＭ−ＰＲ
ＥＧ６００と、現在のタイマ時間値を保持しておくため
のレジスタＴＩＭ−ＲＥＧ６０１と、タイマ時間値をカ
ウントするタイマカウンタＴＩＭ−ＣＴＲ６０２と、モ
ータに通電する駆動データをプリラッチしておくための
レジスタＭＴ−ＰＲＥＧ６０３と、現在のモータデータ
を保持しておくためのレジスタＭＴ−ＨＲＥＧ６０４
と、モータにモータデータを出力するレジスタＭＴ−Ｒ
ＥＧ６０５と、現在のモータ通電周期内に次に印字する
ための通電処理が完了しなかった場合、タイマカウンタ
ＴＩＭ−ＣＴＲ６０２の動作を停止しモータデータ出力
レジスタをクリアしてモータをカットオフし、通電処理
が完了するまで待機状態を保つカットオフコントローラ
ＯＦＦ−ＣＮＴ６０６と、モータ通電周期のタイマ時間
値、前記レジスタＴＩＭ−ＰＲＥＧ６００にタイマ時間
値をセットするためのロード信号、モータデータ、前記
モータデータをプリラッチしておくためのレジスタＭＴ
−ＰＲＥＧ６０３にセットするためのロード信号、前記
プリラッチされているデータを現在のモータデータを保
持しておくレジスタＭＴ−ＨＲＥＧ６０４および前記モ
ータデータを出力するレジスタＭＴ−ＲＥＧ６０５にセ
ットするためのロード信号、前記タイマカウンタのタイ
ムアップ通知信号、モータの通電周期内にヘッド通電デ
ータ制御処理が完了しなかった場合、モータ駆動を停止
して待機状態になったことを通知するエラー信号などの
入出力タイミング制御を行うタイマ制御部ＴＭＣＮＴＲ
Ｌ６１１とを設けることにより、例えばホストシステム
からの通電データの転送の遅れにより現在駆動中のモー
タ通電周期内にヘッド通電データ制御処理が完了しなか
った場合、モータ駆動をいったんカットオフして待機さ
せ、ヘッド通電データ制御処理が完了してからモータ駆
動動作を再開するという駆動処理によりサーマルヘッド
の通電データ制御処理と同期してモータ駆動制御を行う
ができ、かつモータ駆動再開時にはモータカットオフ前
に通電されていたモータデータとタイマ時間値でいった
ん再通電し、次のモータデータとタイマ時間値で駆動を
再開するという処理も同時に実現するため、いったんモ
ータ駆動を停止しても印字位置のずれなどが生ずること
はなく、高品位の印字を簡単に実現できる。

【０１８８】（実施例１３）以下、本発明のプリンタに
おけるアナログ信号確定回路について図面を参照しなが
ら説明する。

【０１８９】図５０は、本発明の一実施例を示す構成図
で、６５０はアナログ信号入力を選択出力するアナログ
切り替え回路（以下、アナログスイッチと呼ぶ）、６５
１はアナログスイッチ６５０から出力されたアナログ信
号をデジタル信号に変換するアナログ／デジタル変換回
路（以下、ＡＤ変換回路と呼ぶ）、６５２はＡＤ変換回
路６５１からの入力データと、後述するデータ保持回路
６５３からの入力データとを加算する加算回路、６５３
は加算回路６５２から出力されたデータを保持するデー
タ保持回路、６５４はアナログスイッチ６５０と、デー
タ保持回路６５３、及びこのデータ保持回路６５３から
出力されたデータを保持するデータ保持回路６５５，６
５６とをコントロールするＡＤ変換コントロール回路、
６５７はアナログ入力（１）に対応するデジタル変換値
（以下、ＡＤ変換値と呼ぶ）を記憶するメモリ、６５８
はアナログ入力（２）に対応するＡＤ変換値を記憶する
メモリである。

【０１９０】以上のように構成されたアナログ信号確定
回路について、図５０の構成図、図５１のサーマルヘッ
ドの通電タイミングとＡＤ変換確定タイミングの関係
図、図５２の脈流波形とＡＤ変換確定タイミングの関係
図を用いて説明する。

【０１９１】まず第１に、アナログスイッチ６５０によ
りアナログ入力（１）を選択し、ＡＤ変換回路６５１に
転送する。ＡＤ変換回路６５１でＡＤ変換されたＡＤ変
換値を加算回路６５２の入力部Ｂに転送し、データ保持
回路６５３からの出力（初期値０）を加算回路６５２の
入力部Ａに転送する。

【０１９２】次に、加算回路６５２で加算（Ａ＋Ｂ）を
行い、その結果をデータ保持回路６５３を介して、再び
加算回路６５２の入力部Ａに転送する。再び、アナログ
スイッチ６５０によりアナログ入力（１）を選択し、Ａ
Ｄ変換回路６５１に転送する。ＡＤ変換回路６５１でＡ
Ｄ変換されたＡＤ変換値を加算回路６５２の入力部Ｂに
転送し、加算回路６５２で加算を行い、その結果をデー
タ保持回路６５３を介して、再び加算回路６５２の入力
部Ａに転送する。

【０１９３】前述した動作を残り２回行うことによっ
て、データ保持回路６５３には、アナログ入力（１）の
ＡＤ変換値が４回加算された結果を保持していることと
なる。次に、その結果の下位２ビットを無視して、デー
タ保持回路６５５を介してメモリ６５７に転送する。こ
こで、メモリ６５７に転送されたデータは、アナログ入
力（１）のＡＤ変換値４回分の平均値となっている。

【０１９４】第２に、アナログスイッチ６５０によりア
ナログ入力（２）を選択し、ＡＤ変換回路６５１に転送
して、前述した内容と同様な動作で、メモリ６５８にア
ナログ入力（２）のＡＤ変換値４回分の平均値が転送さ
れたこととなる。

【０１９５】ここで、問題となるのがアナログ入力が、
プリンタの動作電圧等の情報であった場合、図５１に示
すようにプリンタ動作電圧の変動中にＡＤ変換を行う
と、非常に精度の低いＡＤ変換結果になってしまう。こ
れは、サーマルヘッド通電中の消費電力が大きいため発
生し、一般的な電源で発生してしまう内容である。

【０１９６】本実施例では、図５１に示すプリンタ動作
電圧の安定区間でＡＤ変換を行なっている。また、プリ
ンタ動作安定区間でも図５２に示すような脈流が存在す
るため、ＡＤ変換値の確定タイミングを可変できるよう
にし、図５２のタイミング３でＡＤ変換値を確定できる
ように調整する。タイミング１，２では、精度の高いＡ
Ｄ変換結果が得られない。また、前述のコントロールは
ＡＤ変換コントロール回路６５４で行う。

【０１９７】なお、実施例において、アナログ入力は２
つと限定する必要はない。また、ＡＤ変換値の処理を４
回分の平均値としているが、特に４回分の平均値でなく
ても良く、例えば６回読み取り後に最大値と最小値を除
去し、残りのデータの平均値を使用する等の方法でも良
い。その場合、図５２に示すＡＤ変換確定タイミングの
インターバルを変更して対処する。

【０１９８】本実施例によれば、マクロ的な意味で、ア
ナログ信号の確定タイミングを、図５１に示すプリンタ
動作電圧安定区間に設定し、ミクロ的な意味で、図５２
に示すタイミング３のインターバルでアナログ信号を確
定するため、精度の高いＡＤ変換結果が得られる。更
に、入力したアナログ信号を、実施例５に記載するプリ
ンタの電圧補正に必要な情報にした場合、プリンタの印
字品質向上が図れるものである。また、入力したアナロ
グ信号によってエラー判定を行う場合、エラー判定の精
度が向上するものである。また、入力したアナログ信号
を、実施例３に記載するプリンタの温度補正に必要な情
報にした場合、プリンタの印字品質のさらなる向上が図
れるものである。

【０１９９】（実施例１４）以下、本発明のプリンタに
おけるデータ高速受信回路について図面を参照しながら
説明する。

【０２００】近年、データの高速処理を目的としてダイ
レクト・メモリ・アクセス（以下、ＤＭＡと呼ぶ）転送
と呼ぶ方式を採用したＩＣ（ＤＭＡコントローラ）が、
特に画像処理分野から普及してきている。この方式を簡
単に説明すると、図５４のようになる。図５４（ａ）が
ＤＭＡ転送方式で、図５４（ｂ）が一般的なデータ転送
方式である。ＤＭＡ転送は、ＣＰＵにデータを一度取り
込む方式と違い、直接メモリ→入力／出力（Ｉ／Ｏ）ま
たはＩ／Ｏ→メモリに転送することができ、一般的なデ
ータ転送と比べて約半分の時間でデータを転送すること
ができる方式である。また、本発明のデータ高速受信回
路を搭載したプリンタコントローラを使用したシステム
全体の構成図の一例を、図５５に示す。

【０２０１】図５３は、本発明の一実施例を示す構成図
で、７００はプリンタ駆動コントローラ、７０１はタイ
ミングコントロールロジック部、７０２はこのタイミン
グコントロールロジック部７０１のコントロール状態を
設定するメモリ、７０３はコントロールデータまたは印
字データ等の受信バッファ、７０４はコントロールデー
タまたは印字データ等の書き込みまたは読み出しを行う
ために必要なアドレスを指定するアドレスバッファ、７
０５はプリンタの駆動に必要な種々の補正等を行うため
のメモリである。

【０２０２】タイミングコントロールロジック部７０１
では、ＤＭＡ転送要求信号であるＤＭＡリクエスト（以
下、ＤＲＥＱと呼ぶ）信号の発行処理、ＤＭＡ転送許可
通知信号であるＤＭＡアクノリッジ（以下、ＤＡＣＫ）
信号の受信処理、チップセレクト（以下、ＣＳと呼ぶ）
信号の受信処理、書き込み（以下、ＷＲと呼ぶ）信号の
受信処理、読み出し（以下、ＲＤと呼ぶ）信号の受信処
理等を行う。

【０２０３】以上のように構成されたデータ高速受信回
路について、図５３の構成図、図５４のＤＭＡ転送方式
概略図、図５５のシステム構成図を用いて説明する。

【０２０４】本発明のデータ高速受信回路は、プリンタ
の印字に必要なホスト側からの印字データの受信方法と
して、以下の５種類を兼ね備えている。

【０２０５】第１に、ＤＲＥＱ信号を発行し、その後Ｄ
ＡＣＫ信号を受信したらその時点で、Ａ０−Ａｎ上のア
ドレスに無関係に、受信バッファ７０３を選択し、ＷＲ
信号によってＤ０−Ｄｎ上の印字データを受信バッファ
７０３に書き込む。この場合、１バイトまたは１ワード
ごとに、ＤＲＥＱ信号とＤＡＣＫ信号とＷＲ信号でハン
ドシェイクを行う、シングル転送方式を備えている。

【０２０６】第２に、ＤＲＥＱ信号を発行し、その後Ｄ
ＡＣＫ信号を受信したらその時点で、Ａ０−Ａｎ上のア
ドレスに無関係に、受信バッファ７０３を選択し、ＷＲ
信号によってＤ０−Ｄｎ上の印字データを受信バッファ
７０３に書き込む。この場合、数バイトまたは数ワード
ごとに、ＤＲＥＱ信号とＤＡＣＫ信号とＷＲ信号でハン
ドシェイクを行う、ブロック転送方式を備えている。

【０２０７】第３に、ＤＲＥＱ信号を発行し、その後Ｄ
ＡＣＫ信号を受信したらその時点で、Ａ０−Ａｎ上のア
ドレスに無関係に、受信バッファ７０３を選択し、ＷＲ
信号によってＤ０−Ｄｎ上の印字データを受信バッファ
７０３に書き込む。この場合、ＤＲＥＱ信号をリリース
するまでの間、ＷＲ信号によってデータを受信し続け
る、バースト転送方式を備えている。前述した方式は、
ホスト側がＤＭＡのマスター機能を有している場合に有
効である。

【０２０８】第４に、ＤＭＡのマスター機能を有さない
ホストに対して有効な方式で、ＤＲＥＱ信号を発行し、
その後ＣＳ信号とＡ０−Ａｎ上のアドレスで受信バッフ
ァ７０３を選択してもらい、ＷＲ信号によって印字デー
タを書き込む方式を備えている。

【０２０９】最後に、これもＤＭＡのマスター機能を有
さないホストに対して有効な方式で、ＤＲＥＱ信号を発
行し、その後ＣＳ信号とＡ０−Ａｎ上のアドレスでメモ
リ７０５を直接アクセスしてもらい、ＷＲ信号によって
印字データを書き込む方式を備えている。前述した１〜
４の方式は、受信バッファ７０３からメモリ７０５への
データ転送は、自動的に行われる。

【０２１０】以上が、本発明のデータ高速受信回路の方
式であり、非常に汎用性に富んでいる。更に、ＤＲＥＱ
信号のリリースタイミング選択機能と、ＤＲＥＱ・ＤＡ
ＣＫ信号のアクティブレベルの指定機能等を内蔵し、様
々なＤＭＡマスターコントローラに対応できるものであ
る。ただし、前記の指定または選択状態は、予めそのコ
ントロール状態をメモリ７０２に設定する必要がある。
また、プリンタの通信方式で一般的なセントロニクスや
ＲＳ−２３２Ｃ等に比べ、データ受信時間が大幅に削減
でき、現状と比較しプリンタの印字速度が数倍に伸び
る、また印字データの転送におけるホストの負担を、大
幅に削減できるものである。

【０２１１】（実施例１５）以下、本発明のプリンタに
おけるプリヒート制御について、図面を参照しながら説
明する。

【０２１２】図５８は、基本的なプリヒート制御部分の
処理シーケンスである。まず、エラー処理手段がヘッド
の温度情報を解読し、動作温度領域以外の温度範囲であ
ればエラー出力を行う。低温動作領域内であれば、続い
て高温動作領域かどうかを判断し、高温の動作温度領域
内であればエラー解除を行い通常動作に移行する。ここ
でのエラー解除は後述するエラー出力を解除するもので
ある。高温動作領域外の高温状態ではエラー出力を行い
親器にエラー状態を通知する。次に温度判定を行いなが
ら自然冷却を待つ。低温動作領域外の低温状態ではエラ
ー出力を行いヘッドを積極的に加熱するためプリヒート
を行う。

【０２１３】低温時の動作を図５６を用いて説明する。
７５１はサーマルヘッドであり、ヘッド温度を検出する
サーミスタ等の温度検出素子７５３とサーマルヘッドド
ライバ７５２を内蔵している。温度検出素子７５３から
の温度検出結果はエラー処理回路７５４に送られ、印字
データを出力する印字データ出力回路７５５とプリヒー
トデータを出力するプリヒートデータ出力回路７５６の
信号切り替えを選択器７５７で行う。低温動作温度領域
外の場合はプリヒートデータ７５６が選択されプリヒー
トデータが転送される。

【０２１４】プリヒートデータ出力回路７５６の基本プ
リヒートデータは、印字発色データ間隔が等間隔になる
ような１バイトの構成をしている。図５７に示す例で
は、１を発色データ、０を未発色データとして（０００
１０００１）という構成になっている。サーマルヘッド
ドライバ７５２の素子数が３２０とすると３２０／８＝
４０バイトのデータを転送する。転送が終了したら、１
ラインの通電を行う。この際、印字をしないプリヒート
動作であるため紙送り動作はさせない。温度が動作温度
内に入っていない場合は続けてプリヒート動作を行う。

【０２１５】次の２ライン目の通電データは、基本プリ
ヒートデータを１ビットだけローテイトすることによ
り、（００１００００１０）という値にして再度このデ
ータを４０バイト転送する。

【０２１６】このようにすることにより１バイトの基本
プリヒートデータを設定することのみでヘッド全体に均
一なプリヒートが行える。

【０２１７】なお、本実施例では基本プリヒートデータ
は固定して説明しているが、外部からプログラマブルな
デジスタでもよい。

【０２１８】また、２回目以降のヘッドのプリヒートデ
ータ転送時には、前記基本プリヒートデータの最上位ビ
ットだけを入力し１ライン分のデータ転送を完結し、次
回のヘッドへのプリヒートデータ転送時には前回入力さ
れたビットデータより１ビット下位のビットをデータ入
力することにより１ライン分のデータ転送を完結すると
いう動作を繰り返し、最下位ビットの次は再度上位ビッ
トにもどって１ビット転送を行う方式でもよい。

【０２１９】また、サーマルヘッドへのデータ転送が、
下位ビット側から行われるものにおいては、前記説明と
は逆に最下位ビットからデータ入力するものとする。

【０２２０】すなわち、本発明においては、サーマルヘ
ッドに印字データを出力する手段と、印字発色データ間
隔が等間隔になるような１バイトの基本、プリヒートデ
ータを出力する手段、印字データとプリヒートデータの
出力を選択してサーマルヘッドにデータを出力する手段
と、サーマルヘッドの温度を検出する温度検出素子と接
続され前記選択手段の制御を行うエラー処理手段とを備
え、前記エラー処理手段は、動作温度領域以外ではエラ
ー状態を通知し、低温時には前記基本プリヒートデータ
出力を選択して１ライン分のプリヒートデータとして繰
り返して前記基本プリヒートデータを入力し、１ライン
分の通電を行い、次のラインのデータ入力は前記基本プ
リヒートデータを１ビットだけローテイトして再度１ラ
イン分のプリヒートデータとして繰り返して入力し、再
度１ライン分の通電を行う動作を繰り返し行い、この通
電状態を継続中に動作温度領域にはいるとエラー状態解
除を通知し、通常動作状態に復帰するように制御するも
のである。

【０２２１】（実施例１６）以下本発明のプリンタの外
観について、図面を参照しながら説明する。図５９は本
発明の一実施例におけるプリンタの外観図である。８０
０はサーマルヘッド、８０１は紙送りモータで、伝達部
材を介して図示されないゴムローラを回転して紙送りを
行う。

【０２２２】８０２はヘッドアップダウン検出スイッチ
で、サーマルヘッド８００を印字および紙送りのため用
紙を介してゴムローラに圧接するダウン状態と、用紙挿
入時および長期間使用しないときにゴムローラから開離
しておくためのアップ状態を検出するためものである。

【０２２３】８０３はプリント基板で、プリンタコント
ローラ８０４と、紙送りモータ駆動ＩＣ８０５と、これ
らに付随する素子が実装され、またこれらを接続する回
路パターンと前記サーマルヘッド８００、紙送りモータ
８０１、ヘッドアップダウン検出スイッチ８０２と接続
するための端子が印刷されており、それぞれハンダ付け
等で接続されている。またプリント基板８０３には、外
部から供給される電源用のコネクタ８０６およびインタ
ーフェイス用のコネクタ８０７が取り付けられている。

【０２２４】以上のように構成されているサーマルプリ
ンタにおいて、プリンタコントローラ８０４は実施例１
で説明したものである。本実施例ではすべての電気部品
への配線を一体のプリント基板で構成しているが、当然
の如く、各部品毎に分離した異なった配線部材を使用し
てもよく、そのときはプリンタコントローラ８０４を実
装した配線部材へコネクタ等を使用して他の配線部材を
接続すればよい。また本実施例には図示していないが、
シリアルプリンタのようにサーマルヘッド移動用である
キャリッジ駆動用モータをもつもの、用紙の有無を検出
するための用紙エンド検出スイッチを装備しているも
の、オートカッター装置等の外付けオプション装置も同
様に構成することができる。

【０２２５】以上のようにプリンタの電気部品部に電源
および信号を供給するために取り付けられたプリント基
板上に、少なくともプリンタの印字ヘッドに送出する通
電データの制御部、プリンタの紙送りモータの制御部、
ホストシステムから送出されるヘッド通電データの受信
制御部、前記各制御部の実行順序を制御する全体制御
部、前記印字ヘッドの制御、モータの制御を行うために
必要なメモリ、前記印字ヘッドの制御を行うために必要
な外部温度とプリンタへの供給電圧を検出する手段、前
記各制御部と全体制御部の実行のために必要なクロック
発生部、および前記各制御部と全体制御部とメモリと外
部との間で各種データおよび信号の転送を行う手段を備
えた１チップのプリンタ制御用集積回路を実装すること
により、プリンタを搭載するシステムの設計において回
路設計および構造設計を大幅に簡略化することができ
る。また従来単なる接続のための延長ケーブル機能のみ
であったプリント基板を効率よく有効活用でき、外部設
置での基板部品の削減が図れるという効果が得られる。

【０２２６】

【発明の効果】以上のように本発明のプリンタは、プリ
ンタの印字ヘッドに送出する通電データの制御部、プリ
ンタの紙送りモータの制御部、ホストシステムから送出
されるヘッド通電データの受信制御部、および各制御部
の実行順序を制御する全体制御部と、前記印字ヘッド制
御、モータ制御を行うために必要なメモリと、前記印字
ヘッド制御を行うために必要な外部温度、プリンタへの
供給電圧を検出する手段と、前記各制御部、全体制御部
の実行のために必要なクロック発生部と、前記各制御
部、全体制御部、メモリ、および外部との間で各種デー
タおよび信号の転送を行う手段を設けることにより、ホ
ストシステムにおけるプリンタ制御負担を軽減するとと
もに、プリンタの高機能化、プリンタを組み込む機器の
小型化、低価格化を実現することができる優れたプリン
タを提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるプリンタのプリンタ
制御用集積回路の基本構成を示すブロック図

【図２】本発明のプリンタを搭載する場合のホストシス
テムの構成例を説明する概略説明図

【図３】本発明のプリンタのプリンタ制御用集積回路の
基本的な動作の流れを説明するフローチャート

【図４】本発明のプリンタのプリンタ制御用集積回路の
基本的な動作の流れを説明するフローチャート

【図５】本発明のプリンタのプリンタ制御用集積回路の
基本的な動作の流れを説明するフローチャート

【図６】本発明の一実施例におけるプリンタの履歴補正
制御の説明図

【図７】同プリンタのモデル図

【図８】（ａ），（ｂ）は同プリンタの重み付け係数表
及びプリンタのレベルしきい値とサーマルヘッド通電パ
ルス幅表を示す説明図

【図９】本発明の一実施例におけるプリンタの温度補正
回路の構成図

【図１０】同プリンタの温度補正回路の構成図

【図１１】同プリンタの温度対ＡＤ変換値の理想特性図

【図１２】同プリンタの温度対ＡＤ変換値の折れ線近似
特性図

【図１３】本発明の一実施例におけるプリンタのヘッド
抵抗値ランク補正回路の構成図

【図１４】同プリンタの温度対サーマルヘッドの通電時
間の特性図

【図１５】本発明の一実施例におけるプリンタの電圧補
正回路の構成図

【図１６】同プリンタの電圧補正回路の構成図

【図１７】同プリンタのプリンタ電圧対サーマルヘッド
の通電時間の特性図

【図１８】同プリンタのプリンタ電圧のＡＤ変換値対サ
ーマルヘッドの通電時間の特性図

【図１９】本発明の一実施例における同時通電ドット数
補正処理の基本構成を説明するブロック図

【図２０】サーマルヘッドの物理ブロック単位の通電ド
ット数カウント処理の基本構成を説明するブロック図

【図２１】サーマルヘッドの物理ブロックと通電データ
格納用メモリとの関係を説明する概略説明図

【図２２】サーマルヘッドの物理ブロック単位の通電ド
ット数カウント処理の流れを説明するフローチャート

【図２３】同じく通電ドット数カウント処理の流れを説
明するフローチャート

【図２４】同時通電ドット数とサーマルヘッド供給電圧
がドロップする関係を説明する特性図

【図２５】同時通電ドット数補正処理による通電パルス
時間値の変化を説明する概略説明図

【図２６】本発明の一実施例における印字率補正処理の
基本構成を説明するブロック図

【図２７】補正時間値演算部の補正時間選択手順を説明
する概略説明図

【図２８】（ａ），（ｂ）はサーマルヘッドの構成、お
よび印字率補正計算の実行経過を説明する概略説明図

【図２９】（ａ），（ｂ）は印字率補正計算の各パラメ
ータによる補正内容の変化を説明する印字率補正特性図

【図３０】本発明の一実施例における動的分割駆動補正
処理の基本構成を説明するブロック図

【図３１】分割データ設定器の処理の内容を説明するフ
ローチャート

【図３２】（ａ）〜（ｄ）はサーマルヘッドの構成、分
割情報と物理ブロックとの対応、動的な分割駆動方法な
どを説明する概略説明図

【図３３】動的分割補正演算回路の動作状態の遷移を説
明する概略説明図

【図３４】（ａ），（ｂ）は動的分割補正時の通電パル
ス時間値の補正状況を説明する概略説明図

【図３５】本発明の一実施例におけるプリンタの区分率
補正回路の構成図

【図３６】同プリンタのサーマルヘッドの通電パルスモ
デルを示す説明図

【図３７】同プリンタのビットシフト対応表を示す説明
図

【図３８】同プリンタの区分率対応表を示す説明図

【図３９】本発明の一実施例におけるプリンタのモータ
駆動回路の構成図

【図４０】本発明の他の実施例におけるプリンタのモー
タ駆動回路の構成図

【図４１】本発明の一実施例におけるヘッド通電パルス
時間値演算処理の基本構成を示すブロック図

【図４２】パルス時間演算回路の処理の流れを説明する
フローチャート

【図４３】同回路処理の流れを説明するフローチャート

【図４４】通電パルス時間値演算回路の具体的な動作内
容を説明する概略説明図

【図４５】ヘッド通電パルス時間値演算処理により各ス
トローブごとに適切な通電パルス時間値で通電すること
のできることを説明する概略説明図

【図４６】本発明の一実施例におけるヘッド通電処理と
同期してモータ駆動制御を行うモータ制御回路の基本構
成を説明するブロック図

【図４７】モータ制御回路の入出力信号の関係を説明す
る概略説明図

【図４８】モータ駆動回路の動作を説明するタイミング
チャート

【図４９】タイマ制御部の状態遷移を説明する状態遷移
図

【図５０】本発明の一実施例におけるプリンタのアナロ
グ信号確定回路の構成図

【図５１】同プリンタにおけるサーマルヘッドの通電タ
イミングとＡＤ変換確定タイミングの関係図

【図５２】同プリンタにおける脈流波形とＡＤ変換確定
タイミングの関係図

【図５３】本発明の一実施例におけるプリンタのデータ
高速受信回路の構成図

【図５４】（ａ），（ｂ）は一般的なＤＭＡ転送方式を
説明するための概略図

【図５５】本発明のシステム構成図

【図５６】本発明の一実施例におけるプリンタのプリヒ
ート回路の構成図

【図５７】同プリンタのプリヒートデータの状態遷移図

【図５８】同プリンタの動作フローチャート

【図５９】コントローラ一体型サーマルプリンタの外観
図

【符号の説明】

１プリンタ制御用集積回路２ホストインターフェイス３ダイレクトメモリアクセス受信制御部４データ転送制御部５補正演算処理用のメモリ６履歴補正演算部７パルス時間演算部８パラレル−シリアル変換制御部９クロック発生部１０プログラムメモリ１１全体制御部１２メカシーケンサ部１３モータ・センサ制御部１４アナログ−デジタル変換部１５通電サイクル制御部１６分割駆動制御部１７プリンタインターフェイス

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｂ４１Ｊ 29/38 Ｄ 8804−2ＣＢ４１Ｊ 3/20 １１５Ｅ１１５Ａ (72)発明者斉藤法幸大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】プリンタ制御用集積回路を有し、かつプリ
ンタ制御用集積回路は、プリンタのサーマルヘッドに送
出する通電データを外部温度およびプリンタへの供給電
圧等に応じて制御する制御部と、プリンタの紙送りモー
タを制御する制御部と、ホストシステムから送出される
ヘッド通電データの受信制御部と、前記各制御部の実行
順序を制御する全体制御部と、前記サーマルヘッドへの
通電データの制御およびモータ制御を行うために必要な
メモリと、前記各制御部および全体制御部の実行のため
に必要なクロック発生部と、前記各制御部、全体制御部
およびメモリと外部との間で各種データおよび信号の転
送を行う転送手段とを備えたことを特徴とするプリン
タ。
【請求項２】発色ドットおよび近傍ドットの発色状態と
発色ドットおよび近傍ドットの履歴状態とによってサー
マルヘッドへの通電時間を決定する制御手段を設け、前
記制御手段は、各ドットの発色関係に重み付け係数を与
えるとともに、その重み付け係数より発色の影響を算出
して算出結果をしきい値によりグルーピング化し、その
結果により複数の発色パルス幅の中からパルス幅を選択
し決定するサーマルヘッドの履歴補正制御手段を備えた
ことを特徴とするプリンタ。
【請求項３】サーマルヘッドの温度から変換されたアナ
ログ電圧値をデジタル値に変換するアナログ／デジタル
変換回路と、プリンタ動作温度範囲の各温度区間での前
記アナログ／デジタル変換回路の変換値の傾きを設定す
るための第１のメモリと、プリンタ動作温度範囲の中心
値でのアナログ／デジタル変換値を設定する第２のメモ
リと、前記アナログ／デジタル変換回路からの現在の温
度におけるアナログ／デジタル変換値と第２のメモリか
らのアナログ／デジタル変換値とを比較するデータ比較
回路と、このデータ比較回路における比較結果に応じて
加算、減算が選択されかつ前記第２のメモリのアナログ
／デジタル変換値への第１のメモリのアナログ／デジタ
ル変換値の加算、減算を行う加減算回路とで温度補正回
路を構成したプリンタ。
【請求項４】各ヘッド抵抗値ランクにおけるプリンタの
動作電圧とサーマルヘッドの通電時間との傾きを設定す
るためのメモリと、プリンタ動作温度の中心値でのサー
マルヘッドの通電時間を保持するデータ保持回路と、現
在のヘッド抵抗値ランク情報を元に前記メモリ内のデー
タを選択するデータ選択回路と、現在の温度情報を元に
して加算、減算が切換えられかつデータ選択回路により
選択されたデータと前記データ保持回路のデータの加
算、減算を行う加減算回路とを有し、サーマルヘッドの
抵抗値ランクに応じてサーマルヘッドへの通電時間を制
御するように構成したプリンタ。
【請求項５】各ヘッド抵抗値ランクにおけるプリンタの
動作電圧とサーマルヘッドの通電時間との傾きを設定す
るためのメモリと、プリンタ動作温度の中心値でのサー
マルヘッドの通電時間を保持するデータ保持回路と、現
在のヘッド抵抗値ランク情報を元に前記メモリ内のデー
タを選択するデータ選択回路と、請求項３記載の温度補
正回路から得られる現在の温度情報を元にして加算、減
算が切換えられかつデータ選択回路により選択されたデ
ータと前記データ保持回路のデータの加算、減算を行う
加減算回路とを有し、サーマルヘッドの抵抗値ランクに
応じてサーマルヘッドへの通電時間を制御するように構
成したプリンタ。
【請求項６】サーマルヘッドへの印加電圧をデジタル値
に変換するアナログ／デジタル変換回路と、電圧補正の
分解能を表すアナログ／デジタル変換値を設定するため
の第１のメモリと、このメモリから出力されたデータを
選択出力するデータ選択回路と、サーマルヘッドの基準
電圧でのアナログ／デジタル変換値を設定する第２のメ
モリと、この第２のメモリのデータが保持されているデ
ータ保持回路からのデータと前記データ選択回路からの
データとの加算、減算を行う加減算回路と、前記アナロ
グ／デジタル変換回路からのデータと前記データ保持回
路からのデータの大小を比較し前記加減算回路の加算、
減算を切換えるデータ比較回路とを有し、サーマルヘッ
ドへの印加電圧に応じてサーマルヘッドへの通電時間を
制御するように構成したプリンタ。
【請求項７】サーマルヘッドの物理ブロック単位で通電
ドット数をカウントする手段と、前記各物理ブロック単
位で同時に通電するドット数が何ドットであるかを判定
するドット数選択部と、同時に通電するドット数に応じ
て通電パルス時間値を補正する手段とを備えたことを特
徴とするプリンタ。
【請求項８】サーマルヘッドの物理ブロック単位で通電
ドット数をカウントする手段と、前記各物理ブロック単
位で同時に通電するドット数が何ドットであるかを判定
するドット数選択部と、過去の累積の通電ドット数およ
び空白ドット数を計数する手段と、過去の累積の通電ド
ット数および空白ドット数に応じて通電パルス時間値を
任意に可変する手段とを備えたことを特徴とするプリン
タ。
【請求項９】サーマルヘッドの物理ブロック単位で通電
ドット数をカウントする手段と、前記各物理ブロック単
位で同時に通電するドット数が何ドットであるかを判定
するドット数選択部と、同時に通電可能な最大のドット
数を任意に設定する手段と、前記同時通電可能な最大ド
ット数以下になるようにサーマルヘッドの物理ブロック
を分割して駆動する手段と、サーマルヘッドの分割駆動
数に応じて通電パルス時間値を補正する手段とを備えた
ことを特徴とするプリンタ。
【請求項１０】サーマルヘッドの通電時間パルスの区分
率を設定するための第１のメモリと、サーマルヘッドの
トータル通電時間を設定するための第２のメモリと、こ
の第２のメモリのデータをビットシフトできる第３のメ
モリと、一印字周期を設定するための第４のメモリと、
区分率補正されたサーマルヘッドの通電時間を記憶する
第５のメモリと、前記第３のメモリからのデータと第５
のメモリから選択出力されたデータとを選択出力する第
１のデータ選択回路と、このデータ選択回路からのデー
タとデータ保持回路からのデータとを加算または減算す
る加減算回路と、この加減算回路からのデータおよび前
記第４のメモリからのデータおよび前記第１のデータ選
択回路からのデータを前記データ保持回路に選択出力す
る第２のデータ選択回路と、前記データ保持回路からの
データを前記第５のメモリに振り分けるデータ振り分け
回路とを有し、サーマルヘッドの通電パルスを数分割し
て熱履歴制御を行うプリンタ。
【請求項１１】サーマルヘッドの通電時間パルスの区分
率を設定するための第１のメモリと、サーマルヘッドの
トータル通電時間を設定するための第２のメモリと、こ
の第２のメモリのデータをビットシフトできる第３のメ
モリと、一印字周期を設定するための第４のメモリと、
区分率補正されたサーマルヘッドの通電時間を記憶する
第５のメモリと、前記第３のメモリからのデータと第５
のメモリから選択出力されたデータとを選択出力する第
１のデータ選択回路と、このデータ選択回路からのデー
タとデータ保持回路からのデータとを加算または減算す
る加減算回路と、この加減算回路からのデータおよび前
記第４のメモリからのデータおよび前記第１のデータ選
択回路からのデータを前記データ保持回路に選択出力す
る第２のデータ選択回路と、前記データ保持回路からの
データを前記第５のメモリに振り分けるデータ振り分け
回路とを有し、サーマルヘッドの通電パルスを数分割し
て熱履歴制御を行う請求項２記載のプリンタ。
【請求項１２】サーマルヘッドへの通電パルスを主通電
パルスと補正パルスで構成するとともに、主通電パルス
を保持する発色データ用メモリと補正パルスを保持する
補正データ用メモリとを備え、発熱素子数が多いサーマ
ルヘッドをコントロールするときには補正データ用メモ
リの意味付けを変更し、通電を制御するように構成した
プリンタ。
【請求項１３】カウント値を設定可能なカウンタと、こ
のカウンタのカウント値を比較値と比較しチョッピング
状態のモータ切り替えタイミング信号を出力する比較器
と、この比較器のモータ切り替えタイミング信号が入力
されかつ前記比較器の比較値を設定するチョッピング制
御ブロックとで構成されたモータ駆動回路を備えたこと
を特徴とするプリンタ。
【請求項１４】サーマルヘッドの抵抗値ランクに応じて
サーマルヘッドの通電時間を制御するためのヘッド抵抗
値ランク補正手段と、サーマルヘッドへの印加電圧に応
じてサーマルヘッドへの通電時間を制御するための電圧
補正手段と、サーマルヘッドの物理ブロック単位で通電
ドット数をカウントする手段、各物理ブロック単位で同
時に通電するドット数が何ドットであるかを判定するド
ット数選択部、同時に通電するドット数に応じて通電パ
ルス時間値を補正する手段、過去の累積の通電ドット数
および空白ドット数を計数する手段および過去の累積の
通電ドット数および空白ドット数に応じて通電パルス時
間値を任意に可変する手段からなる印字率補正手段と、
同時に通電可能な最大のドット数を任意に設定する手
段、前記同時通電可能最大ドット数以下になるようにサ
ーマルヘッドの物理ブロックを分割して駆動する手段お
よびサーマルヘッドの分割駆動数に応じて通電パルス時
間値を補正する手段からなる同時発色率補正手段と、前
記の同時に通電するドット数に応じて通電パルス時間値
を補正する手段、過去の累積の通電ドット数および空白
ドット数に応じて通電パルス時間値を任意に可変する手
段、およびサーマルヘッドの分割駆動数に応じて通電パ
ルス時間値を補正する手段の演算順序などを制御するコ
ントローラと、ヘッド通電パルス時間値をカウントする
タイマカウンタとを備えたことを特徴とするプリンタ。
【請求項１５】タイマカウンタのカウント内容と設定さ
れた値とを比較し、一致したらヘッド通電許可信号を通
電禁止状態にする比較回路部とを備えたことを特徴とす
る請求項１４記載のプリンタ。
【請求項１６】モータ通電周期のタイマ時間値をプリラ
ッチしておくための第１のレジスタと、前記タイマ時間
値をカウントするタイマカウンタと、モータに通電する
駆動データをプリラッチしておくための第２のレジスタ
と、前記モータに駆動データを出力する第３のレジスタ
と、現在のモータ通電周期内に次に印字するための通電
処理が完了しなかった場合にタイマカウンタの動作を停
止し駆動データ出力レジスタをクリアしてモータをカッ
トオフし通電処理が完了するまで待機状態を保つカット
オフコントローラと、モータ通電周期のタイマ時間値、
前記第１のレジスタにタイマ時間値をセットするための
ロード信号、駆動データ、前記駆動データをプリラッチ
しておくための第２のレジスタにセットするためのロー
ド信号、前記第２のレジスタにプリラッチされている駆
動データを出力する第３のレジスタにセットするための
ロード信号、前記タイマカウンタのタイムアップ通知信
号およびモータの通電周期内にヘッド通電データ制御処
理が完了しなかった場合にモータ駆動を停止して待機状
態になったことを通知するエラー信号などの入出力タイ
ミング制御を行うタイマ制御部とを備えたことを特徴と
するプリンタ。
【請求項１７】現在のタイマ時間値を保持しておくため
の第４のレジスタと、現在の駆動データを保持しておく
ための第５のレジスタとを設けた請求項１６記載のプリ
ンタ。
【請求項１８】アナログ信号入力を選択出力するアナロ
グ切り替え回路と、このアナログ切り替え回路からのア
ナログ信号をデジタル信号に変換するアナログ／デジタ
ル変換回路と、このアナログ／デジタル変換回路からの
データとデータ保持回路からのデータとを加算する加算
回路と、この加算回路からのデータを記憶するメモリ
と、前記アナログ切り替え回路をコントロールするＡＤ
変換コントロール回路とを有し、アナログ／デジタル変
換値の確定タイミングを調整可能としたアナログ信号確
定回路を備えたことを特徴とするプリンタ。
【請求項１９】アナログ／デジタル変換値の確定タイミ
ングを調整可能としたアナログ信号確定回路を備えた請
求項６記載のプリンタ。
【請求項２０】アナログ信号の値によって、エラー判定
を行うように構成した請求項１８記載のプリンタ。
【請求項２１】アナログ／デジタル変換値の確定タイミ
ングを調整可能としたアナログ信号確定回路を備えた請
求項３記載のプリンタ。
【請求項２２】ダイレクト・メモリ・アクセスの転送要
求信号の発行処理、転送許可通知の受信処理、チップセ
レクト信号の受信処理、書き込み信号の受信処理、読み
出し信号の受信処理等を行うタイミングコントロールロ
ジック部と、このタイミングコントロールロジック部の
コントロール状態を設定するメモリと、前記タイミング
コントロールロジック部からの信号によりデータを受信
する受信バッファと、この受信バッファへのデータの書
き込み、読み出しを行うために必要なアドレスを指定す
るアドレスバッファとで構成されたデータ高速受信回路
を備えたことを特徴とするプリンタ。
【請求項２３】サーマルヘッドに印字データを出力する
手段と、印字発色データ間隔が等間隔になるような１バ
イトの基本、プリヒートデータを出力する手段、印字デ
ータとプリヒートデータの出力を選択してサーマルヘッ
ドにデータを出力する手段と、サーマルヘッドの温度を
検出する温度検出素子と接続され前記選択手段の制御を
行うエラー処理手段とを備え、前記エラー処理手段は、
動作温度領域以外ではエラー状態を通知し、低温時には
前記基本プリヒートデータ出力を選択して１ライン分の
プリヒートデータとして繰り返して前記基本プリヒート
データを入力し、１ライン分の通電を行い、次のライン
のデータ入力は前記基本プリヒートデータを１ビットだ
けローテイトして再度１ライン分のプリヒートデータと
して繰り返して入力し、再度１ライン分の通電を行う動
作を繰り返し行い、この通電状態を継続中に動作温度領
域にはいるとエラー状態解除を通知し、通常動作状態に
復帰するように制御するものであるプリンタ。
【請求項２４】プリンタの電気部品部に電源および信号
を供給するために取り付けられたプリント基板上に、少
なくともプリンタの印字ヘッドに送出する通電データの
制御部、プリンタの紙送りモータの制御部、ホストシス
テムから送出されるヘッド通電データの受信制御部、前
記各制御部の実行順序を制御する全体制御部、前記印字
ヘッドの制御、モータの制御を行うために必要なメモ
リ、前記各制御部と全体制御部の実行のために必要なク
ロック発生部、および前記各制御部と全体制御部とメモ
リと外部との間で各種データおよび信号の転送を行う手
段を備えた１チップのプリンタ制御用集積回路を実装し
たプリンタ。