JPH05315887A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH05315887A JPH05315887A JP4121538A JP12153892A JPH05315887A JP H05315887 A JPH05315887 A JP H05315887A JP 4121538 A JP4121538 A JP 4121538A JP 12153892 A JP12153892 A JP 12153892A JP H05315887 A JPH05315887 A JP H05315887A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- filter circuit
- input
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Picture Signal Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】帯域多重信号から特定の周波数の信号を抽出す
るフィルタ回路において、帯域特性を容易に且つ連続的
に変化させることができる回路規模の小さいフィルタ回
路を提供する。 【構成】カスケードに接続された第１次フィルタ回路１
と第２次フィルタ回路２の差分出力１０４を、入力信号
１０１または外部よりの制御信号１０８に応じて可変増
幅する。この可変増幅した信号１０６を、第１次フィル
タ回路１の出力１０２と加算する。可変増幅回路５の増
幅度を帯域調節信号１０９を介して調節することによ
り、回路内に存在する次数の異なる複数のフィルタの中
間の帯域特性を持つフィルタを、専用フィルタを用いず
に疑似的に作り出し、回路内に無い帯域特性を持つフィ
ルタを容易に構成することができる。
るフィルタ回路において、帯域特性を容易に且つ連続的
に変化させることができる回路規模の小さいフィルタ回
路を提供する。 【構成】カスケードに接続された第１次フィルタ回路１
と第２次フィルタ回路２の差分出力１０４を、入力信号
１０１または外部よりの制御信号１０８に応じて可変増
幅する。この可変増幅した信号１０６を、第１次フィル
タ回路１の出力１０２と加算する。可変増幅回路５の増
幅度を帯域調節信号１０９を介して調節することによ
り、回路内に存在する次数の異なる複数のフィルタの中
間の帯域特性を持つフィルタを、専用フィルタを用いず
に疑似的に作り出し、回路内に無い帯域特性を持つフィ
ルタを容易に構成することができる。
Description
【０００１】
【産業上の利用分野】本発明はフィルタ回路に関し、特
に帯域多重信号から特定の周波数の信号を抽出するため
のフィルタ回路に関する。
に帯域多重信号から特定の周波数の信号を抽出するため
のフィルタ回路に関する。
【０００２】
【従来の技術】従来の、この種のフィルタ回路の一例と
して、クロマ信号抽出回路を図３に示す。図３に示され
るように、本従来例は、広帯域の第１のフィルタ回路８
と、狭帯域の第２のフィルタ回路９と、信号切換回路１
０と、切換信号生成回路１１とを備えて構成される。入
力端子５１より入力された入力信号１１２は、通過帯域
幅の違う２つのフィルタ、即ち、広帯域の第１のフィル
タ回路８および狭帯域の第２のフィルタ回路９を通過
し、それぞれ第１次抽出信号１１３および第２次抽出信
号１１４として出力されて、信号切換回路１０に入力さ
れる。信号切換回路１０においては、切換信号生成回路
１１において、入力信号１１２の周波数分布の状態に応
じて生成される切換信号１１５の制御作用により、前記
複数の第１次抽出信号１１３及び第２次抽出信号１１４
を適応的に切り換えて、出力信号１１６として出力され
る。
して、クロマ信号抽出回路を図３に示す。図３に示され
るように、本従来例は、広帯域の第１のフィルタ回路８
と、狭帯域の第２のフィルタ回路９と、信号切換回路１
０と、切換信号生成回路１１とを備えて構成される。入
力端子５１より入力された入力信号１１２は、通過帯域
幅の違う２つのフィルタ、即ち、広帯域の第１のフィル
タ回路８および狭帯域の第２のフィルタ回路９を通過
し、それぞれ第１次抽出信号１１３および第２次抽出信
号１１４として出力されて、信号切換回路１０に入力さ
れる。信号切換回路１０においては、切換信号生成回路
１１において、入力信号１１２の周波数分布の状態に応
じて生成される切換信号１１５の制御作用により、前記
複数の第１次抽出信号１１３及び第２次抽出信号１１４
を適応的に切り換えて、出力信号１１６として出力され
る。
【０００３】
【発明が解決しようとする課題】上述した従来のフィル
タ回路においては、入力される信号を正確に抽出する際
に、複数の次数の異なるフィルタを入力信号の周波数分
布により切り換えている。前記従来例のフィルタ回路に
おいて複数の帯域を持つ高機能なフィルタを構成する際
には、次数の異なるフィルタを増やし、信号を抽出する
フィルタ回路の帯域特性の選択範囲を広げてやる必要性
が生じる。その際、回路規模は増大し、高次数のフィル
タを増やす場合は、回路規模の増大が著しくなるという
欠点がある。
タ回路においては、入力される信号を正確に抽出する際
に、複数の次数の異なるフィルタを入力信号の周波数分
布により切り換えている。前記従来例のフィルタ回路に
おいて複数の帯域を持つ高機能なフィルタを構成する際
には、次数の異なるフィルタを増やし、信号を抽出する
フィルタ回路の帯域特性の選択範囲を広げてやる必要性
が生じる。その際、回路規模は増大し、高次数のフィル
タを増やす場合は、回路規模の増大が著しくなるという
欠点がある。
【０００４】また、フィルタ特性は、回路内に構成され
たフィルタ回路自体の帯域特性に固定されており、簡易
的にフィルタ特性を変化させることができないという欠
点がある。
たフィルタ回路自体の帯域特性に固定されており、簡易
的にフィルタ特性を変化させることができないという欠
点がある。
【０００５】
【課題を解決するための手段】第１の発明のフィルタ回
路は、入力信号１０１を入力して、特定の周波数の信号
１０２を抽出して出力する第１次フィルタ回路と、前記
信号１０２を入力して、特定の周波数の信号１０３を抽
出して出力する、前記第１次フィルタ回路とは帯域通過
特性の異なる第２次フィルタ回路と 前記信号１０２と
信号１０３とを入力し、当該両信号の差分をとって信号
１０４を出力する信号減算回路と、所定の制御信号１０
８を介して帯域調節信号１０９を出力する帯域調節信号
生成回路と、前記帯域調節信号１０９による制御作用を
介して増幅度が制御調整され、前記信号１０４を増幅し
て信号１０６を出力する可変増幅回路と、前記信号１０
２と前記信号１０６とを入力して加算し、信号１０７を
出力する信号加算回路と、を備えて構成される。
路は、入力信号１０１を入力して、特定の周波数の信号
１０２を抽出して出力する第１次フィルタ回路と、前記
信号１０２を入力して、特定の周波数の信号１０３を抽
出して出力する、前記第１次フィルタ回路とは帯域通過
特性の異なる第２次フィルタ回路と 前記信号１０２と
信号１０３とを入力し、当該両信号の差分をとって信号
１０４を出力する信号減算回路と、所定の制御信号１０
８を介して帯域調節信号１０９を出力する帯域調節信号
生成回路と、前記帯域調節信号１０９による制御作用を
介して増幅度が制御調整され、前記信号１０４を増幅し
て信号１０６を出力する可変増幅回路と、前記信号１０
２と前記信号１０６とを入力して加算し、信号１０７を
出力する信号加算回路と、を備えて構成される。
【０００６】また、第２の発明のフィルタ回路は、入力
信号１０１を入力して、特定の周波数の信号１０２を抽
出して出力する第１次フィルタ回路と、前記信号１０２
を入力して、特定の周波数の信号１０３を抽出して出力
する、前記第１次フィルタ回路とは帯域通過特性の異な
る第２次フィルタ回路と、前記信号１０２と信号１０３
とを入力し、当該両信号の差分をとって当該差分に相応
する信号１０４を出力するとともに、当該差分に対応す
る所定の制御信号１１０を出力する信号減算回路と、前
記制御信号１１０を介して、帯域調節信号１１１を出力
する帯域調節信号自動生成回路と、前記帯域調節信号１
１１による制御作用を介して増幅度が制御調整され、前
記信号１０４を増幅して信号１０６を出力する可変増幅
回路と、前記信号１０２と前記信号１０６とを入力して
加算し、信号１０７を出力する信号加算回路と、を備え
て構成される。
信号１０１を入力して、特定の周波数の信号１０２を抽
出して出力する第１次フィルタ回路と、前記信号１０２
を入力して、特定の周波数の信号１０３を抽出して出力
する、前記第１次フィルタ回路とは帯域通過特性の異な
る第２次フィルタ回路と、前記信号１０２と信号１０３
とを入力し、当該両信号の差分をとって当該差分に相応
する信号１０４を出力するとともに、当該差分に対応す
る所定の制御信号１１０を出力する信号減算回路と、前
記制御信号１１０を介して、帯域調節信号１１１を出力
する帯域調節信号自動生成回路と、前記帯域調節信号１
１１による制御作用を介して増幅度が制御調整され、前
記信号１０４を増幅して信号１０６を出力する可変増幅
回路と、前記信号１０２と前記信号１０６とを入力して
加算し、信号１０７を出力する信号加算回路と、を備え
て構成される。
【０００７】
【実施例】以下本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の第１実施例を示すブロック
図であり、入力端子５１より入力される入力信号１０１
を入力とし、信号抽出を行う第１次フィルタ回路１と、
第１次フィルタ回路１にカスケードに接続されたフィル
タ特性の異なる第２次フィルタ回路２と、２つのフィル
タ回路出力同士の差分をとる信号減算回路３と、信号減
算回路３の出力を可変増幅する可変増幅回路５と、可変
増幅回路５の出力と第１次フィルタ回路１の出力とを加
算する信号加算回路６と、入力端子５３から入力される
制御信号１０８により、可変増幅回路５の増幅度を切り
換える帯域調節信号１０９を生成する帯域調節信号生成
回路４により構成されている。
図であり、入力端子５１より入力される入力信号１０１
を入力とし、信号抽出を行う第１次フィルタ回路１と、
第１次フィルタ回路１にカスケードに接続されたフィル
タ特性の異なる第２次フィルタ回路２と、２つのフィル
タ回路出力同士の差分をとる信号減算回路３と、信号減
算回路３の出力を可変増幅する可変増幅回路５と、可変
増幅回路５の出力と第１次フィルタ回路１の出力とを加
算する信号加算回路６と、入力端子５３から入力される
制御信号１０８により、可変増幅回路５の増幅度を切り
換える帯域調節信号１０９を生成する帯域調節信号生成
回路４により構成されている。
【０００９】第１次フィルタ回路１より出力される信号
１０２及び第２次フィルタ回路２より出力される信号１
０３は、従来例であげたフィルタ回路の出力信号１１３
および１１４に相当する。信号１０２および１０３は信
号減算回路３に入力されて、両信号の差分〔信号１０
３〕−〔信号１０２〕がとられ、信号減算回路３より出
力される信号１０４は可変増幅回路５に入力される。ま
た、入力端子５３より入力された制御信号１０８が、帯
域調節信号生成回路４に入力され、可変増幅回路５の増
幅度を切り換えるための帯域調節信号１０９が生成され
て可変増幅回路５に入力される。可変増幅回路５におい
ては、信号減算回路３より出力される信号１０４を入力
し、帯域調節信号１０９を介して増幅度が調整され、当
該信号１０４を増幅して出力する。可変増幅回路５の増
幅度をα（０≦α≦１）とすると、可変増幅回路５より
出力される信号１０６は、α｛〔信号１０３〕−〔信号
１０２〕｝となる。この可変増幅回路より出力される信
号１０６と、第１次フィルタ回路１より出力される信号
１０２は信号加算回路６に入力されて加算され、出力信
号１０７として出力される。出力信号１０７は、信号加
算回路６における加算処理により（１−α）・〔信号１
０２〕＋α〔信号１０３〕として出力されるが、これに
より、増幅度αの数値如何により、出力信号１０７の中
において〔信号１０２〕と〔信号１０３〕の信号レベル
配分が調整され、入力信号１０１の周波数分布に応じて
フィルタ回路の特性が調整される。従って、帯域調節信
号生成回路４より出力される帯域調節信号１０９による
制御作用を介して前記増幅度αが制御調整され、これに
より、フィルタ回路の特性が制御される。
１０２及び第２次フィルタ回路２より出力される信号１
０３は、従来例であげたフィルタ回路の出力信号１１３
および１１４に相当する。信号１０２および１０３は信
号減算回路３に入力されて、両信号の差分〔信号１０
３〕−〔信号１０２〕がとられ、信号減算回路３より出
力される信号１０４は可変増幅回路５に入力される。ま
た、入力端子５３より入力された制御信号１０８が、帯
域調節信号生成回路４に入力され、可変増幅回路５の増
幅度を切り換えるための帯域調節信号１０９が生成され
て可変増幅回路５に入力される。可変増幅回路５におい
ては、信号減算回路３より出力される信号１０４を入力
し、帯域調節信号１０９を介して増幅度が調整され、当
該信号１０４を増幅して出力する。可変増幅回路５の増
幅度をα（０≦α≦１）とすると、可変増幅回路５より
出力される信号１０６は、α｛〔信号１０３〕−〔信号
１０２〕｝となる。この可変増幅回路より出力される信
号１０６と、第１次フィルタ回路１より出力される信号
１０２は信号加算回路６に入力されて加算され、出力信
号１０７として出力される。出力信号１０７は、信号加
算回路６における加算処理により（１−α）・〔信号１
０２〕＋α〔信号１０３〕として出力されるが、これに
より、増幅度αの数値如何により、出力信号１０７の中
において〔信号１０２〕と〔信号１０３〕の信号レベル
配分が調整され、入力信号１０１の周波数分布に応じて
フィルタ回路の特性が調整される。従って、帯域調節信
号生成回路４より出力される帯域調節信号１０９による
制御作用を介して前記増幅度αが制御調整され、これに
より、フィルタ回路の特性が制御される。
【００１０】図２は本発明の第２の実施例を示すブロッ
ク図であり、入力端子５１より入力される入力信号１０
１を入力とし、信号抽出を行う第１次フィルタ回路１
と、第１次フィルタ回路１にカスケードに接続されたフ
ィルタ特性の異なる第２次フィルタ回路２と、２つのフ
ィルタ回路の出力同士の差分をとる信号減算回路３と、
信号減算回路３の出力を可変増幅する可変増幅回路５
と、可変増幅回路５の出力と第１次フィルタ回路１の出
力とを加算する信号加算回路６と、信号減算回路３の出
力より可変増幅回路５の増幅度を切り換える信号を生成
する帯域調節信号生成回路７により構成されている。
ク図であり、入力端子５１より入力される入力信号１０
１を入力とし、信号抽出を行う第１次フィルタ回路１
と、第１次フィルタ回路１にカスケードに接続されたフ
ィルタ特性の異なる第２次フィルタ回路２と、２つのフ
ィルタ回路の出力同士の差分をとる信号減算回路３と、
信号減算回路３の出力を可変増幅する可変増幅回路５
と、可変増幅回路５の出力と第１次フィルタ回路１の出
力とを加算する信号加算回路６と、信号減算回路３の出
力より可変増幅回路５の増幅度を切り換える信号を生成
する帯域調節信号生成回路７により構成されている。
【００１１】第１次フィルタ回路１より出力される信号
１０２及び第２次フィルタ回路２より出力される信号１
０３は信号減算回路３に入力されて、両信号の差分〔信
号１０３〕−〔信号１０２〕がとられ、信号減算回路３
より出力される信号１０４及び１１０は、それぞれ可変
増幅回路５及び帯域調節信号自動生成回路７に入力され
る。信号減算回路より、出力される信号１１０が入力さ
れる帯域調節信号自動生成回路７においては、可変増幅
回路５の増幅度を切り換えるための信号１１１を、信号
１１０のレベルに応じて出力する。また、信号減算回路
より出力される信号１０４が入力される可変増幅回路５
においては、帯域調節信号自動生成回路７より入力され
る信号１１１を介して増幅度が調整されて、当該信号１
０４を増幅して出力する。可変増幅回路５の増幅度をα
（０≦α≦１）とすると、可変増幅回路より出力される
信号１０６は、α｛〔信号１０３〕−〔信号１０２〕｝
となる。この可変増幅回路より出力される信号１０６
と、第１次フィルタ回路１より出力される信号１０２は
信号加算回路６に入力されて加算され、出力信号１０７
として出力される。出力信号１０７は、信号加算回路６
における加算処理により（１−α）・〔信号１０２〕＋
α〔信号１０３〕として出力されるが、これにより、増
幅度αの数値如何により、出力信号１０７の中において
〔信号１０２〕と〔信号１０３〕の信号レベル配分が調
整され、入力信号１０１の周波数分布に応じてフィルタ
特性が調整される。
１０２及び第２次フィルタ回路２より出力される信号１
０３は信号減算回路３に入力されて、両信号の差分〔信
号１０３〕−〔信号１０２〕がとられ、信号減算回路３
より出力される信号１０４及び１１０は、それぞれ可変
増幅回路５及び帯域調節信号自動生成回路７に入力され
る。信号減算回路より、出力される信号１１０が入力さ
れる帯域調節信号自動生成回路７においては、可変増幅
回路５の増幅度を切り換えるための信号１１１を、信号
１１０のレベルに応じて出力する。また、信号減算回路
より出力される信号１０４が入力される可変増幅回路５
においては、帯域調節信号自動生成回路７より入力され
る信号１１１を介して増幅度が調整されて、当該信号１
０４を増幅して出力する。可変増幅回路５の増幅度をα
（０≦α≦１）とすると、可変増幅回路より出力される
信号１０６は、α｛〔信号１０３〕−〔信号１０２〕｝
となる。この可変増幅回路より出力される信号１０６
と、第１次フィルタ回路１より出力される信号１０２は
信号加算回路６に入力されて加算され、出力信号１０７
として出力される。出力信号１０７は、信号加算回路６
における加算処理により（１−α）・〔信号１０２〕＋
α〔信号１０３〕として出力されるが、これにより、増
幅度αの数値如何により、出力信号１０７の中において
〔信号１０２〕と〔信号１０３〕の信号レベル配分が調
整され、入力信号１０１の周波数分布に応じてフィルタ
特性が調整される。
【００１２】
【発明の効果】以上説明したように、本発明は、複数の
帯域を持つ高機能なフィルタを構成する際に、フィルタ
をカスケード接続することによりフィルタ回路全体にお
けるフィルタの次数を減少させることが可能となり、回
路規模の増大を防ぐことができるとともに、回路内に存
在する次数の異なる複数のフィルタの中間の帯域特性を
持つフィルタを、帯域調節作用を介して疑似的に作り出
すことにより、フィルタの帯域特性を可変にすることが
できるという効果がある。
帯域を持つ高機能なフィルタを構成する際に、フィルタ
をカスケード接続することによりフィルタ回路全体にお
けるフィルタの次数を減少させることが可能となり、回
路規模の増大を防ぐことができるとともに、回路内に存
在する次数の異なる複数のフィルタの中間の帯域特性を
持つフィルタを、帯域調節作用を介して疑似的に作り出
すことにより、フィルタの帯域特性を可変にすることが
できるという効果がある。
【図１】本発明の第１実施例を示すブロック図である。
【図２】本発明の第２実施例を示すブロック図である。
【図３】従来例を示すブロック図である。
１ 第１次フィルタ回路 ２ 第２次フィルタ回路 ３ 信号減算回路 ４ 帯域調節信号生成回路 ５ 可変増幅回路 ６ 信号加算回路 ７ 帯域調節回路自動生成回路 ８ 第１のフィルタ回路 ９ 第２のフィルタ回路 １０ 信号切換回路 １１ 切換信号生成回路
Claims (2)
- 【請求項１】 入力信号１０１を入力して、特定の周波
数の信号１０２を抽出して出力する第１次フィルタ回路
と、 前記信号１０２を入力して、特定の周波数の信号１０３
を抽出して出力する、前記第１次フィルタ回路とは帯域
通過特性の異なる第２次フィルタ回路と、 前記信号１０２と信号１０３とを入力し、当該両信号の
差分をとって信号１０４を出力する信号減算回路と、 所定の制御信号１０８を介して帯域調節信号１０９を出
力する帯域調節信号生成回路と、 前記帯域調節信号１０９による制御作用を介して増幅度
が制御調整され、前記信号１０４を増幅して信号１０６
を出力する可変増幅回路と、 前記信号１０２と前記信号１０６とを入力して加算し、
信号１０７を出力する信号加算回路と、 を備えることを特徴とするフィルタ回路。 - 【請求項２】 入力信号１０１を入力して、特定の周波
数の信号１０２を抽出して出力する第１次フィルタ回路
と、 前記信号１０２を入力して、特定の周波数の信号１０３
を抽出して出力する、前記第１次フィルタ回路とは帯域
通過特性の異なる第２次フィルタ回路と、 前記信号１０２と信号１０３とを入力し、当該両信号の
差分をとって当該差分に相応する信号１０４を出力する
とともに、当該差分に対応する所定の制御信号１１０を
出力する信号減算回路と、 前記制御信号１１０を介して、帯域調節信号１１１を出
力する帯域調節信号自動生成回路と、 前記帯域調節信号１１１による制御作用を介して増幅度
が制御調整され、前記信号１０４を増幅して信号１０６
を出力する可変増幅回路と、 前記信号１０２と前記信号１０６とを入力して加算し、
信号１０７を出力する信号加算回路と、 を備えることを特徴とするフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4121538A JPH05315887A (ja) | 1992-05-14 | 1992-05-14 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4121538A JPH05315887A (ja) | 1992-05-14 | 1992-05-14 | フィルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315887A true JPH05315887A (ja) | 1993-11-26 |
Family
ID=14813729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4121538A Withdrawn JPH05315887A (ja) | 1992-05-14 | 1992-05-14 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315887A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010033120A1 (en) * | 2008-09-19 | 2010-03-25 | Agere Systems Inc. | Systems and methods for reducing low frequency loss in a magnetic storage device |
-
1992
- 1992-05-14 JP JP4121538A patent/JPH05315887A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010033120A1 (en) * | 2008-09-19 | 2010-03-25 | Agere Systems Inc. | Systems and methods for reducing low frequency loss in a magnetic storage device |
| CN102017409A (zh) * | 2008-09-19 | 2011-04-13 | 艾格瑞系统有限公司 | 用于减少磁存储装置中的低频损耗的系统和方法 |
| US8441753B2 (en) | 2008-09-19 | 2013-05-14 | Agere Systems Inc. | Systems and methods for reducing low frequency loss in a magnetic storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850007551A (ko) | 보 청 기 | |
| US4045748A (en) | Audio control system | |
| US4891841A (en) | Reciprocal, subtractive, audio spectrum equalizer | |
| US6587565B1 (en) | System for improving a spatial effect of stereo sound or encoded sound | |
| Amir et al. | Design and implementation of reconfigurable filter bank structure for low complexity hearing aids using 2-level sound wave decomposition | |
| KR100188089B1 (ko) | 음성 강조 회로 | |
| US6690799B1 (en) | Stereo signal processing apparatus | |
| US4696035A (en) | System for expanding the stereo base of stereophonic acoustic diffusion apparatus | |
| JPH07131886A (ja) | アレイマイクロホンおよびその感度補正装置 | |
| JPH01135131A (ja) | 可変等化方式 | |
| KR100424520B1 (ko) | 신호변경회로및방법 | |
| JPH05315887A (ja) | フィルタ回路 | |
| CA2162091C (en) | Circuit and method for compensating for nonlinear distortion of input signal | |
| US4271398A (en) | Tone control device | |
| JP2000022473A (ja) | 音声処理装置 | |
| JP2946884B2 (ja) | 低音域特性補正回路 | |
| JPS6113653B2 (ja) | ||
| JPS631296A (ja) | ハウリング抑圧装置 | |
| US5489871A (en) | Method and circuit for reducing distortion in a filtered signal | |
| JPH0575384A (ja) | Ｓａｔ移相回路 | |
| GB1526665A (en) | Filter circuit for dividing an electrical signal into at least two components of respective frequency bands | |
| KR840002796A (ko) | 디지탈 신호 분리 회로망 | |
| JP2529432B2 (ja) | 補聴器 | |
| SU1524160A1 (ru) | Многоканальное широкополосное усилительное устройство | |
| JP2783919B2 (ja) | 低音強調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |