JPH05315871A - ステップ減衰器 - Google Patents
ステップ減衰器Info
- Publication number
- JPH05315871A JPH05315871A JP11877892A JP11877892A JPH05315871A JP H05315871 A JPH05315871 A JP H05315871A JP 11877892 A JP11877892 A JP 11877892A JP 11877892 A JP11877892 A JP 11877892A JP H05315871 A JPH05315871 A JP H05315871A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- fet
- attenuator
- switches
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【構成】ゲートに信号を入力し、ドレインより出力する
ＦＥＴ増幅器５のドレイン端６と高周波的に接地された
アース端との間に抵抗Ｒ０を設け、ＦＥＴ５のソース端
とアースとの間に抵抗Ｒ１〜Ｒ４とスイッチ８ａ〜８ｄ
とが直列に接続された回路を並列に設け、スイッチ８ａ
〜８ｄをオン，オフすることにより減衰量を変える抵抗
分割形式の減衰器と固定減衰素子を設けた通路切り替え
型の減衰器とを直列に接続する。 【効果】ステップ数に対するスイッチの数を大幅に低減
することができ、回路が簡単になり、ＩＣ化時のチップ
面積が低減し、スイッチ部を構成するＦＥＴのオン抵抗
の影響を受けにくいステップ減衰器を実現することが出
来る。
ＦＥＴ増幅器５のドレイン端６と高周波的に接地された
アース端との間に抵抗Ｒ０を設け、ＦＥＴ５のソース端
とアースとの間に抵抗Ｒ１〜Ｒ４とスイッチ８ａ〜８ｄ
とが直列に接続された回路を並列に設け、スイッチ８ａ
〜８ｄをオン，オフすることにより減衰量を変える抵抗
分割形式の減衰器と固定減衰素子を設けた通路切り替え
型の減衰器とを直列に接続する。 【効果】ステップ数に対するスイッチの数を大幅に低減
することができ、回路が簡単になり、ＩＣ化時のチップ
面積が低減し、スイッチ部を構成するＦＥＴのオン抵抗
の影響を受けにくいステップ減衰器を実現することが出
来る。
Description
【０００１】
【産業上の利用分野】本発明は高周波信号レベルを希望
の値に設定するための回路、特に、外部から与えられた
直流電圧によりスイッチを開閉し、高周波信号の減衰量
をステップ状に変化させるステップ減衰器に関する。
の値に設定するための回路、特に、外部から与えられた
直流電圧によりスイッチを開閉し、高周波信号の減衰量
をステップ状に変化させるステップ減衰器に関する。
【０００２】
【従来の技術】従来、高周波信号をステップ状に減衰さ
せるには、予め必要な減衰量を持った複数個の固定減衰
器を用意しておき信号が希望の減衰量を持った減衰器を
通るようにスイッチ等により信号の通路を切り換える方
法がとられていた。
せるには、予め必要な減衰量を持った複数個の固定減衰
器を用意しておき信号が希望の減衰量を持った減衰器を
通るようにスイッチ等により信号の通路を切り換える方
法がとられていた。
【０００３】このようなステップ減衰器は図５に示すよ
うな回路が良く知られている。図において、高周波信号
は、入力端子１に入り通路切り変え用のスイッチ２ａ，
２ｂ，２ｃ，２ｄ，２ｅ，２ｆにより希望の減衰量に応
じて線路３ａ，３ｂ，３ｃか減衰素子４ａ，４ｂ，４ｃ
のいずれか一方を通り出力端子５に出力される。例え
ば、減衰素子４ａ，４ｂ，４ｃとして２ｄＢ，４ｄＢ，
６ｄＢ、とすれば通路きり変えの組合せにより０〜１２
ｄＢまで７通りの減衰量が設定出来る。切り換えスイッ
チはＦＥＴスイッチ，減衰素子は、抵抗をπ型やｔ型に
組み合わせたものが良く使用されている。
うな回路が良く知られている。図において、高周波信号
は、入力端子１に入り通路切り変え用のスイッチ２ａ，
２ｂ，２ｃ，２ｄ，２ｅ，２ｆにより希望の減衰量に応
じて線路３ａ，３ｂ，３ｃか減衰素子４ａ，４ｂ，４ｃ
のいずれか一方を通り出力端子５に出力される。例え
ば、減衰素子４ａ，４ｂ，４ｃとして２ｄＢ，４ｄＢ，
６ｄＢ、とすれば通路きり変えの組合せにより０〜１２
ｄＢまで７通りの減衰量が設定出来る。切り換えスイッ
チはＦＥＴスイッチ，減衰素子は、抵抗をπ型やｔ型に
組み合わせたものが良く使用されている。
【０００４】
【発明が解決しようとする課題】上記構成では、切り換
えスイッチの数が６ケ(片側スイッチと考えれば１２ケ)
と比較的多くなる。高周波領域で、外部からの制御信号
で動作させる形式のスイッチには一般にＦＥＴが用いら
れる。ＦＥＴスイッチの動作の詳細は後で述べるが、オ
ン状態でのスイッチ部の損失を減らすには、ＦＥＴのオ
ン抵抗を減らすためゲート幅を大きくした大面積のＦＥ
Ｔを用いる必要が有る。このためスイッチの数が増える
と回路構成が複雑になり、寸法的にも大きなものとな
り、特にＩＣ化の際、チップ面積が大きくなる。また、
信号が入力端子から出力端子に至るまでの間に多数のス
イッチ（従来例として示した図５の構成では常に６か
所）を通るためオン抵抗による挿入損失や温度変化によ
る特性の変化が大きくなるという問題が有る。
えスイッチの数が６ケ(片側スイッチと考えれば１２ケ)
と比較的多くなる。高周波領域で、外部からの制御信号
で動作させる形式のスイッチには一般にＦＥＴが用いら
れる。ＦＥＴスイッチの動作の詳細は後で述べるが、オ
ン状態でのスイッチ部の損失を減らすには、ＦＥＴのオ
ン抵抗を減らすためゲート幅を大きくした大面積のＦＥ
Ｔを用いる必要が有る。このためスイッチの数が増える
と回路構成が複雑になり、寸法的にも大きなものとな
り、特にＩＣ化の際、チップ面積が大きくなる。また、
信号が入力端子から出力端子に至るまでの間に多数のス
イッチ（従来例として示した図５の構成では常に６か
所）を通るためオン抵抗による挿入損失や温度変化によ
る特性の変化が大きくなるという問題が有る。
【０００５】本発明の目的はスイッチの数を減らし回路
構成を簡略化しＩＣ化時のチップ面積を低減しスイッチ
部を構成するＦＥＴのオン抵抗の影響を受けにくいステ
ップ減衰器を実現することにある。
構成を簡略化しＩＣ化時のチップ面積を低減しスイッチ
部を構成するＦＥＴのオン抵抗の影響を受けにくいステ
ップ減衰器を実現することにある。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するため、ゲートに信号を入力し、ドレインより出力
するＦＥＴ増幅器のドレイン端と高周波的に接地された
アース端との間に抵抗を設け、前記ＦＥＴのソース端と
アースとの間に抵抗とスイッチとが直列に接続された回
路を複数個並列に設け、スイッチをオン，オフすること
により減衰量を変える抵抗分割形式の減衰器と固定減衰
素子を設けた通路切り替え型の減衰器とを直列に接続す
る構成とした。
成するため、ゲートに信号を入力し、ドレインより出力
するＦＥＴ増幅器のドレイン端と高周波的に接地された
アース端との間に抵抗を設け、前記ＦＥＴのソース端と
アースとの間に抵抗とスイッチとが直列に接続された回
路を複数個並列に設け、スイッチをオン，オフすること
により減衰量を変える抵抗分割形式の減衰器と固定減衰
素子を設けた通路切り替え型の減衰器とを直列に接続す
る構成とした。
【０００７】
【作用】本発明の構成において、固定減衰素子を設けた
通路切り替え型の通路数をｎとし、抵抗分割型の分割数
をｍとすれば、可変ステップ数はｎ×ｍとなる。例え
ば、固定減衰素子と単なる線路との２通路よりなる切り
換え型の減衰器と４段階に変化する抵抗分割形式の減衰
器の組合せではスイッチ数が８ケで８段階のステップ減
衰器が実現できる。一方、従来の通路切り替え型ではス
イッチ数が１２ケで７段階である。さらに、抵抗分割形
式の減衰器では分割用の抵抗値をスイッチ部のオン抵抗
値より十分高い値に設定することによりオン抵抗の影響
を軽減することが出来る。しかし、抵抗分割形式の減衰
器だけでステップ数を多くし、減衰量を大幅に変化させ
ようとすると、分割用の抵抗値を極めて大きな範囲で変
える必要が生じる。例えば、４ｄＢの場合と２０ｄＢの
場合とでは数十倍の値となり、ＩＣ化に際して、同一チ
ップ内に同一プロセスで全ての抵抗を作ることが難しく
なる。このため、固定減衰素子を用いた通路切り換え形
と組み合わせることにより多くのステップ数と広範囲な
減衰量を実現できる。
通路切り替え型の通路数をｎとし、抵抗分割型の分割数
をｍとすれば、可変ステップ数はｎ×ｍとなる。例え
ば、固定減衰素子と単なる線路との２通路よりなる切り
換え型の減衰器と４段階に変化する抵抗分割形式の減衰
器の組合せではスイッチ数が８ケで８段階のステップ減
衰器が実現できる。一方、従来の通路切り替え型ではス
イッチ数が１２ケで７段階である。さらに、抵抗分割形
式の減衰器では分割用の抵抗値をスイッチ部のオン抵抗
値より十分高い値に設定することによりオン抵抗の影響
を軽減することが出来る。しかし、抵抗分割形式の減衰
器だけでステップ数を多くし、減衰量を大幅に変化させ
ようとすると、分割用の抵抗値を極めて大きな範囲で変
える必要が生じる。例えば、４ｄＢの場合と２０ｄＢの
場合とでは数十倍の値となり、ＩＣ化に際して、同一チ
ップ内に同一プロセスで全ての抵抗を作ることが難しく
なる。このため、固定減衰素子を用いた通路切り換え形
と組み合わせることにより多くのステップ数と広範囲な
減衰量を実現できる。
【０００８】
【実施例】以下、本発明の実施例について詳細に説明す
る。図１は本発明によるステップ減衰器の実施例の回路
図である。入力端子１に入った信号は切り換えスイッチ
２ａにより線路３か減衰素子４かの何れかを通り再び切
り換えスイッチ２ｂを経て増幅素子であるＦＥＴ５のゲ
ートに加えられ、ドレインに接続された出力端子９より
出力される。ＦＥＴには端子６よりドレインバイアスが
端子７よりゲートバイアスが高周波信号を阻止するイン
ダクタンスを通り各々印加される。ドレイン端子には抵
抗Ｒ０が接続されコンデンサにより高周波信号に対して
接地されている。ソース端子とアースとの間には抵抗Ｒ
１〜Ｒ４とスイッチ８ａ〜８ｄが各々直列に接続された
回路が並列に接続されている。この構成で、増幅素子の
増幅率または減衰量はソースに接続される抵抗の値を変
えることにより変化する。このため、スイッチ８ａ〜８
ｄの何れかをオン状態としその他をオフ状態とした場
合、例えば、スイッチ８ａをオン状態とすると抵抗Ｒ１
の値に応じた信号レベルが出力される。このため、抵抗
Ｒ１〜Ｒ４の値を予め希望の減衰量が得られる値に設定
しておけば４段階のスイッチ減衰器が実現でき、前段に
設けた２通路きり替え型と組み合わせることにより８段
階のスイッチ減衰器が実現できる。
る。図１は本発明によるステップ減衰器の実施例の回路
図である。入力端子１に入った信号は切り換えスイッチ
２ａにより線路３か減衰素子４かの何れかを通り再び切
り換えスイッチ２ｂを経て増幅素子であるＦＥＴ５のゲ
ートに加えられ、ドレインに接続された出力端子９より
出力される。ＦＥＴには端子６よりドレインバイアスが
端子７よりゲートバイアスが高周波信号を阻止するイン
ダクタンスを通り各々印加される。ドレイン端子には抵
抗Ｒ０が接続されコンデンサにより高周波信号に対して
接地されている。ソース端子とアースとの間には抵抗Ｒ
１〜Ｒ４とスイッチ８ａ〜８ｄが各々直列に接続された
回路が並列に接続されている。この構成で、増幅素子の
増幅率または減衰量はソースに接続される抵抗の値を変
えることにより変化する。このため、スイッチ８ａ〜８
ｄの何れかをオン状態としその他をオフ状態とした場
合、例えば、スイッチ８ａをオン状態とすると抵抗Ｒ１
の値に応じた信号レベルが出力される。このため、抵抗
Ｒ１〜Ｒ４の値を予め希望の減衰量が得られる値に設定
しておけば４段階のスイッチ減衰器が実現でき、前段に
設けた２通路きり替え型と組み合わせることにより８段
階のスイッチ減衰器が実現できる。
【０００９】高周波領域で、外部からの制御信号で動作
させる形式のスイッチとしては一般的にＦＥＴが用いら
れる。図２（ａ）にＦＥＴを用いた通路切り替え用スイ
ッチの構成を示す。高周波信号は入力端子２１に入りＦ
ＥＴ２２ａ，２２ｂがオン状態かオフ状態かにより出力
端子２５ａ，２５ｂの何れかに出力される。ＦＥＴをオ
ン状態かオフ状態かにするには、ゲートに抵抗２３ａ，
２３ｂを介してバイアス源２４ａ，２４ｂより電圧を印
加する。例えば、ＦＥＴとしてＧａＡｓＦＥＴを使用し
た場合、ゲートバイアスを０Ｖにすればオン状態にな
り、ピンチオフ以下の−数Ｖにすればオフ状態となる。
させる形式のスイッチとしては一般的にＦＥＴが用いら
れる。図２（ａ）にＦＥＴを用いた通路切り替え用スイ
ッチの構成を示す。高周波信号は入力端子２１に入りＦ
ＥＴ２２ａ，２２ｂがオン状態かオフ状態かにより出力
端子２５ａ，２５ｂの何れかに出力される。ＦＥＴをオ
ン状態かオフ状態かにするには、ゲートに抵抗２３ａ，
２３ｂを介してバイアス源２４ａ，２４ｂより電圧を印
加する。例えば、ＦＥＴとしてＧａＡｓＦＥＴを使用し
た場合、ゲートバイアスを０Ｖにすればオン状態にな
り、ピンチオフ以下の−数Ｖにすればオフ状態となる。
【００１０】図２（ｂ）にＦＥＴを用いたオンオフ用ス
イッチの回路を示す。動作は前述の通路きり替え用スイ
ッチの場合と同じであり、回路規模がちょうど半分にな
っている。このようなＦＥＴを用いたスイッチではオン
状態の時、完全な導通状態とはならずある一定の抵抗値
（オン抵抗）を持つ。このオン抵抗は高周波信号に対し
て損失となり挿入損失を増加させると共に温度変化に対
する特性の不安定要因となる。このため、性能向上に
は、スイッチの数を減らすと共にオン抵抗の値を低減す
ることが重要である。一般的に、ＦＥＴのオン抵抗はＦ
ＥＴの大きさ（ゲート幅）にほぼ比例し、オン抵抗を低
減しようとすると比較的大きな面積のFETが必要とな
る。このため、ＩＣ化を図るような場合、スイッチの数
を減らすことがチップ面積低減化に極めて有効である。
イッチの回路を示す。動作は前述の通路きり替え用スイ
ッチの場合と同じであり、回路規模がちょうど半分にな
っている。このようなＦＥＴを用いたスイッチではオン
状態の時、完全な導通状態とはならずある一定の抵抗値
（オン抵抗）を持つ。このオン抵抗は高周波信号に対し
て損失となり挿入損失を増加させると共に温度変化に対
する特性の不安定要因となる。このため、性能向上に
は、スイッチの数を減らすと共にオン抵抗の値を低減す
ることが重要である。一般的に、ＦＥＴのオン抵抗はＦ
ＥＴの大きさ（ゲート幅）にほぼ比例し、オン抵抗を低
減しようとすると比較的大きな面積のFETが必要とな
る。このため、ＩＣ化を図るような場合、スイッチの数
を減らすことがチップ面積低減化に極めて有効である。
【００１１】図３（ａ）は本発明によるステップ減衰器
の他の実施例の構成図である。FETのソース端の１点か
らアースとの間に抵抗とスイッチを直列に接続した回路
を複数個扇状に並列接続したものである。この構成によ
ればＦＥＴのソース端から各抵抗迄の距離が一定となり
スイッチを切り換えた時の特性変動を小さく押さえられ
る。
の他の実施例の構成図である。FETのソース端の１点か
らアースとの間に抵抗とスイッチを直列に接続した回路
を複数個扇状に並列接続したものである。この構成によ
ればＦＥＴのソース端から各抵抗迄の距離が一定となり
スイッチを切り換えた時の特性変動を小さく押さえられ
る。
【００１２】図３（ｂ）は本発明によるステップ減衰器
の更に他の実施例の回路図である。ＦＥＴのソース端の
線路に対して対称に抵抗とスイッチを直列に接続した回
路を複数個並列に接続したものであり、図３（ａ）と同
様の効果が有る。
の更に他の実施例の回路図である。ＦＥＴのソース端の
線路に対して対称に抵抗とスイッチを直列に接続した回
路を複数個並列に接続したものであり、図３（ａ）と同
様の効果が有る。
【００１３】図４は本発明によるステップ減衰器の更に
他の実施例の回路図である。ＦＥＴのソース端とアース
との間に設けた各抵抗間を各々線路１０ａ，１０ｂ，１
０ｃで接続し、線路の長さを１／２λｇ（λｇ：伝搬波
長）とし、信号周波数において接続用の線路が無いもの
と等価にしたものである。
他の実施例の回路図である。ＦＥＴのソース端とアース
との間に設けた各抵抗間を各々線路１０ａ，１０ｂ，１
０ｃで接続し、線路の長さを１／２λｇ（λｇ：伝搬波
長）とし、信号周波数において接続用の線路が無いもの
と等価にしたものである。
【００１４】
【発明の効果】本発明によれば、ステップ数に対するス
イッチの数を大幅に低減することが出来、もって回路構
成が簡単になり、ＩＣ化時のチップ面積が低減すると共
にスイッチ部を構成するＦＥＴのオン抵抗の影響を受け
にくいステップ減衰器を実現することが出来る。
イッチの数を大幅に低減することが出来、もって回路構
成が簡単になり、ＩＣ化時のチップ面積が低減すると共
にスイッチ部を構成するＦＥＴのオン抵抗の影響を受け
にくいステップ減衰器を実現することが出来る。
【図１】本発明によるステップ減衰器の一実施例の回路
図。
図。
【図２】通路切り変え用スイッチの回路図（ａ）、オン
オフスイッチの回路図(ｂ)。
オフスイッチの回路図(ｂ)。
【図３】本発明によるステップ減衰器の第二の実施例の
回路図（ａ）、本発明によるステップ減衰器の第三の実
施例の回路図（ｂ）。
回路図（ａ）、本発明によるステップ減衰器の第三の実
施例の回路図（ｂ）。
【図４】本発明によるステップ減衰器の第四の実施例の
回路図（ｂ）。
回路図（ｂ）。
【図５】従来のステップ減衰器の回路図。
１…入力端子、２ａ〜ｆ…通路切り換えスイッチ、３ａ
〜ｃ…線路、４ａ〜ｃ…減衰素子、５…ＦＥＴ素子、６
…ドレインバイアス端子、７…ゲートバイアス端子、８
ａ〜ｄ…オンオフスイッチ、９…出力端子。
〜ｃ…線路、４ａ〜ｃ…減衰素子、５…ＦＥＴ素子、６
…ドレインバイアス端子、７…ゲートバイアス端子、８
ａ〜ｄ…オンオフスイッチ、９…出力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒沢 迪彰 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所内
Claims (4)
- 【請求項１】高周波信号の減衰量をスイッチによりステ
ップ状に切り換える減衰器において、固定の減衰量を持
たせた線路と減衰を持たせない線路とを前記スイッチに
より切り換えて減衰量を変える形式の第一の可変減衰器
と、ＦＥＴのゲートに信号を入力し、ドレインより信号
を取り出すＦＥＴ増幅器において、前記ＦＥＴ増幅器の
ドレイン端と高周波的に接地されたアース端との間に抵
抗を設け、前記ＦＥＴ増幅器のソース端と前記アース端
との間に抵抗とスイッチとが直列に接続された回路を複
数個並列に設け、前記スイッチをオン，オフすることに
より減衰量を変える形式の第二の可変減衰器とを直列に
接続したことを特徴とするステップ減衰器。 - 【請求項２】請求項１において、前記ＦＥＴ増幅器の前
記ソース端の一点と前記アース端との間に抵抗とスイッ
チとが直列に接続された回路を放射状に複数個設けたス
テップ減衰器。 - 【請求項３】請求項１において、前記ＦＥＴ増幅器の前
記ソース端と前記アース端との間に抵抗とスイッチとが
直列に接続された回路を左右対称に複数個設けたステッ
プ減衰器。 - 【請求項４】請求項１において、前記ＦＥＴ増幅器の前
記ソース端と前記アース端との間に並列に設けた複数の
回路を１／２λｇ（λｇ：伝搬波長）の線路で接続した
ステップ減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11877892A JPH05315871A (ja) | 1992-05-12 | 1992-05-12 | ステップ減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11877892A JPH05315871A (ja) | 1992-05-12 | 1992-05-12 | ステップ減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315871A true JPH05315871A (ja) | 1993-11-26 |
Family
ID=14744850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11877892A Pending JPH05315871A (ja) | 1992-05-12 | 1992-05-12 | ステップ減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315871A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008206208A (ja) * | 2004-08-20 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 高周波増幅回路およびこれを用いた移動体通信端末 |
-
1992
- 1992-05-12 JP JP11877892A patent/JPH05315871A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008206208A (ja) * | 2004-08-20 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 高周波増幅回路およびこれを用いた移動体通信端末 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408411B2 (en) | High linearity programmable gain amplifier using switch | |
| US5563557A (en) | Attenuator having a plurality of current source circuits | |
| ITVA980013A1 (it) | Amplificatore rf a basso rumore a frequenza e guadagno programmabile | |
| EP1149467B1 (en) | Amplifier | |
| US6300814B1 (en) | Step attenuator having shunt circuit equipped with transmission line | |
| US20030058041A1 (en) | Variable gain amplifier | |
| US5387879A (en) | Gain controllable output buffer amplifier circuit having a reduced circuit area | |
| JP2003060456A (ja) | 利得可変増幅回路 | |
| US6326842B1 (en) | Variable gain amplifying apparatus which can change a gain during an operation | |
| JPH05315871A (ja) | ステップ減衰器 | |
| US4920325A (en) | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components | |
| JP4410990B2 (ja) | 減衰器 | |
| JP2000349574A (ja) | 高出力電力増幅器 | |
| JPH09266427A (ja) | 多段増幅器 | |
| JP3246624B2 (ja) | Ｆｅｔスイッチ回路 | |
| JPH07249954A (ja) | ステップ減衰器 | |
| KR100655269B1 (ko) | 스위치를 이용한 프로그래머블 이득 증폭기 | |
| JPH0779132A (ja) | 可変減衰器 | |
| JPS63312710A (ja) | 可変減衰器 | |
| JP3011061B2 (ja) | 高周波スイッチ回路 | |
| JP2002076780A (ja) | パワーアンプ回路の出力電力調整方法及びパワーアンプ回路 | |
| JP2701572B2 (ja) | 低雑音増幅器 | |
| KR100263527B1 (ko) | 디지털 제어 가변 감쇠기 | |
| JPH06237169A (ja) | スイッチを内蔵したｐｌｌ周波数シンセサイザ | |
| JPH0878977A (ja) | 高周波増幅回路 |