JPH05313931A - コンピュータの耐障害方式 - Google Patents
コンピュータの耐障害方式Info
- Publication number
- JPH05313931A JPH05313931A JP4020802A JP2080292A JPH05313931A JP H05313931 A JPH05313931 A JP H05313931A JP 4020802 A JP4020802 A JP 4020802A JP 2080292 A JP2080292 A JP 2080292A JP H05313931 A JPH05313931 A JP H05313931A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- central processing
- fault
- circuit
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】コンピュータシステムにおいて、中央処理装置
（ＣＰＵ）の２重障害にも耐えることを可能とする。 【構成】ＣＰＵ部１０と同一構成の５つのＣＰＵ部１０
〜５０は、各々の同期回路により制御され、全てのＣＰ
Ｕは同期して動作している。１つの処理を行なう場合、
その処理は膳ＣＰＵ部に送られ、同時に処理される。比
較回路６０は、各ＣＰＵ部１０〜５０から出力された各
々の結果を多数決論理により比較し、同じ出力結果が３
つ以上あれば、その出力結果を処理結果として出力す
る。各ＣＰＵ部１０〜５０では、診断回路でＣＰＵの出
力結果と比較回路６０の出力結果とを比較し、各々のＣ
ＰＵの正常性を診断する。診断の結果、被疑となった場
合はスイッチ１４により比較回路６０と切り離される。
（ＣＰＵ）の２重障害にも耐えることを可能とする。 【構成】ＣＰＵ部１０と同一構成の５つのＣＰＵ部１０
〜５０は、各々の同期回路により制御され、全てのＣＰ
Ｕは同期して動作している。１つの処理を行なう場合、
その処理は膳ＣＰＵ部に送られ、同時に処理される。比
較回路６０は、各ＣＰＵ部１０〜５０から出力された各
々の結果を多数決論理により比較し、同じ出力結果が３
つ以上あれば、その出力結果を処理結果として出力す
る。各ＣＰＵ部１０〜５０では、診断回路でＣＰＵの出
力結果と比較回路６０の出力結果とを比較し、各々のＣ
ＰＵの正常性を診断する。診断の結果、被疑となった場
合はスイッチ１４により比較回路６０と切り離される。
Description
【０００１】
【産業上の利用分野】本発明はコンピューターの耐障害
方式（以下フォールト・トレラント方式と記す）に関
し、特に中央処理装置（以下ＣＰＵと記す）の２重障害
にも耐え無停止で運転可能なフォールト・トレラント方
式に関する。
方式（以下フォールト・トレラント方式と記す）に関
し、特に中央処理装置（以下ＣＰＵと記す）の２重障害
にも耐え無停止で運転可能なフォールト・トレラント方
式に関する。
【０００２】
【従来の技術】図２は従来のコンピュータのフォールト
・トレタント方式のシステム構成図である。２つのＣＰ
Ｕ１１０及び１２０と比較回路１３０とを有するＣＰＵ
部１００と、２つのＣＰＵ２１０及び２２０と比較回路
２３０とを有するＣＰＵ部２００との、２つのＣＰＵ部
により構成されている。まず、４つのＣＰＵ１１０，１
２０，２１０，２２０が同期して同じ処理を行ってい
る。ＣＰＵ部１１０において、動作中はＣＰＵ１１０と
ＣＰＵ１２０のそれぞれの出力結果を比較回路１３０で
比較し、両方のＣＰＵ１１０，１２０の正常性を診断し
ている。また、ＣＰＵ部２００でも同様な動作を行って
いる。比較により出力結果の不一致を検出した場合、た
とえば、ＣＰＵ１１０とＣＰＵ１２０との間で不一致が
発生すると、両方のＣＰＵとにも障害と見なされＣＰＵ
部１００はシステムから切り放される。そして、ＣＰＵ
部２００だけで処理を引き続き続行する。
・トレタント方式のシステム構成図である。２つのＣＰ
Ｕ１１０及び１２０と比較回路１３０とを有するＣＰＵ
部１００と、２つのＣＰＵ２１０及び２２０と比較回路
２３０とを有するＣＰＵ部２００との、２つのＣＰＵ部
により構成されている。まず、４つのＣＰＵ１１０，１
２０，２１０，２２０が同期して同じ処理を行ってい
る。ＣＰＵ部１１０において、動作中はＣＰＵ１１０と
ＣＰＵ１２０のそれぞれの出力結果を比較回路１３０で
比較し、両方のＣＰＵ１１０，１２０の正常性を診断し
ている。また、ＣＰＵ部２００でも同様な動作を行って
いる。比較により出力結果の不一致を検出した場合、た
とえば、ＣＰＵ１１０とＣＰＵ１２０との間で不一致が
発生すると、両方のＣＰＵとにも障害と見なされＣＰＵ
部１００はシステムから切り放される。そして、ＣＰＵ
部２００だけで処理を引き続き続行する。
【０００３】このような「ペア」アンド「スペア」方式
によりフォールト・トレラント動作を実現している。
によりフォールト・トレラント動作を実現している。
【０００４】
【発明が解決しようとする課題】上述した従来のフォー
ルト・トレラント方式は、ＣＰＵの「ペア」アンド「ス
ペア」方式によりフォールト・トレラント動作を実現し
ているため、図２において、ＣＰＵ部１００のＣＰＵ１
１０及び１２０のいずれかとＣＰＵ部２００のＣＰＵ２
１０及び２２０のいずれかとがそれぞれ同時に障害（２
重障害）になった場合には、処理を継続することができ
ないという欠点がある。
ルト・トレラント方式は、ＣＰＵの「ペア」アンド「ス
ペア」方式によりフォールト・トレラント動作を実現し
ているため、図２において、ＣＰＵ部１００のＣＰＵ１
１０及び１２０のいずれかとＣＰＵ部２００のＣＰＵ２
１０及び２２０のいずれかとがそれぞれ同時に障害（２
重障害）になった場合には、処理を継続することができ
ないという欠点がある。
【０００５】
【課題を解決するための手段】本発明のコンピュータの
耐障害（フォールト・トレラント）方式は、障害の有無
にかかわらず無停止で運転可能なコンピュータの耐障害
方式において、同様な５つの中央処理装置と、これら５
つの中央処理装置を完全同期で動作させる同期回路と、
前記５つの中央処理装置から出力された結果を多数決論
理により比較する比較回路と、前記各中央処理装置が出
力した結果と前記比較回路から出力された結果を比較し
て前記各中央処理装置の正常性を診断する診断回路と、
この診断回路による診断の結果で被疑となった前記中央
処理装置を切り放すスイッチとを備えている。
耐障害（フォールト・トレラント）方式は、障害の有無
にかかわらず無停止で運転可能なコンピュータの耐障害
方式において、同様な５つの中央処理装置と、これら５
つの中央処理装置を完全同期で動作させる同期回路と、
前記５つの中央処理装置から出力された結果を多数決論
理により比較する比較回路と、前記各中央処理装置が出
力した結果と前記比較回路から出力された結果を比較し
て前記各中央処理装置の正常性を診断する診断回路と、
この診断回路による診断の結果で被疑となった前記中央
処理装置を切り放すスイッチとを備えている。
【０００６】また、上記構成において、前記診断回路に
よる障害中央処理装置の被疑情報を保守者に通知する通
知手段を有する構成とすることもできる。
よる障害中央処理装置の被疑情報を保守者に通知する通
知手段を有する構成とすることもできる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の一実施例を示すシステム構
成図である。ＣＰＵ部１０はＣＰＵ１１，同期回路１
２，診断回路１３及びスイッチ１４により構成され、Ｃ
ＰＵ部２０，３０，４０，５０も同様に構成されてい
る。これら５つのＣＰＵ部は、各々の同期回路を介して
ＣＰＵが互いに接続されており、各診断回路の出力が比
較回路６０の入力に、比較回路６０の出力が各診断回路
の入力にそれぞれ接続されている。
成図である。ＣＰＵ部１０はＣＰＵ１１，同期回路１
２，診断回路１３及びスイッチ１４により構成され、Ｃ
ＰＵ部２０，３０，４０，５０も同様に構成されてい
る。これら５つのＣＰＵ部は、各々の同期回路を介して
ＣＰＵが互いに接続されており、各診断回路の出力が比
較回路６０の入力に、比較回路６０の出力が各診断回路
の入力にそれぞれ接続されている。
【０００９】次に動作を説明する。
【００１０】まず、ＣＰＵ部１０，２０，３０，４０，
５０の各ＣＰＵは各ＣＰＵ部の同期回路により制御さ
れ、それぞれ他のＣＰＵ部のＣＰＵと同期して動作して
いる。１つの処理を行なおうとした場合、その処理は全
ＣＰＵ部１０〜５０に送られ、各ＣＰＵ部１０〜５０は
同時に同様な処理を行う。そして、ＣＰＵ部１０〜５０
から出力された各々の結果を比較回路６０により比較す
る。その比較は多数決論理により行われ、同じ出力結果
が３つ以上あれば、その出力結果を選択し処理結果とし
て出力する。比較回路６０は２重化で構成されているた
め、１つが障害となっても、もう一方で処理を続行す
る。
５０の各ＣＰＵは各ＣＰＵ部の同期回路により制御さ
れ、それぞれ他のＣＰＵ部のＣＰＵと同期して動作して
いる。１つの処理を行なおうとした場合、その処理は全
ＣＰＵ部１０〜５０に送られ、各ＣＰＵ部１０〜５０は
同時に同様な処理を行う。そして、ＣＰＵ部１０〜５０
から出力された各々の結果を比較回路６０により比較す
る。その比較は多数決論理により行われ、同じ出力結果
が３つ以上あれば、その出力結果を選択し処理結果とし
て出力する。比較回路６０は２重化で構成されているた
め、１つが障害となっても、もう一方で処理を続行す
る。
【００１１】また、ＣＰＵ部１０では診断回路１３によ
りＣＰＵ１１の出力結果と比較回路６０の出力結果とを
比較し、ＣＰＵ１１の正常性を診断している。診断の結
果、被疑となった場合はスイッチ１４により比較回路６
０とは切り放され、ＣＰＵ１１の出力結果は比較の対象
外となる。ＣＰＵ部２０〜５０でも同様な動作を行い、
そのときの被疑情報を保守端末等を介して保守者に通知
する。
りＣＰＵ１１の出力結果と比較回路６０の出力結果とを
比較し、ＣＰＵ１１の正常性を診断している。診断の結
果、被疑となった場合はスイッチ１４により比較回路６
０とは切り放され、ＣＰＵ１１の出力結果は比較の対象
外となる。ＣＰＵ部２０〜５０でも同様な動作を行い、
そのときの被疑情報を保守端末等を介して保守者に通知
する。
【００１２】
【発明の効果】以上説明したように本発明は、５つの中
央処理装置（ＣＰＵ）を完全同期で動作させ、それぞれ
の出力結果を多数決論理により比較することにより、Ｃ
ＰＵの２重障害時にも耐障害（フォールト・トレラン
ト）動作を提供することができる効果がある。さらに、
そのとき被疑情報を保守端末等を介して保守者に通知す
ることにより障害復旧が容易となる。
央処理装置（ＣＰＵ）を完全同期で動作させ、それぞれ
の出力結果を多数決論理により比較することにより、Ｃ
ＰＵの２重障害時にも耐障害（フォールト・トレラン
ト）動作を提供することができる効果がある。さらに、
そのとき被疑情報を保守端末等を介して保守者に通知す
ることにより障害復旧が容易となる。
【図１】本発明の一実施例のシステム構成図である。
【図２】従来の耐障害（フォールト・トレラント）方式
のシステム構成図である。
のシステム構成図である。
１０，２０，３０，４０，５０，１００，２００ Ｃ
ＰＵ部 １１，１１０，１２０，２１０，２２０ ＣＰＵ １２ 同期回路 １３ 診断回路 １４ スイッチ ６０ 比較回路
ＰＵ部 １１，１１０，１２０，２１０，２２０ ＣＰＵ １２ 同期回路 １３ 診断回路 １４ スイッチ ６０ 比較回路
Claims (2)
- 【請求項１】障害の有無にかかわらず無停止で運転可能
なコンピュータの耐障害方式において、同様な５つの中
央処理装置と、これら５つの中央処理装置を完全同期で
動作させる同期回路と、前記５つの中央処理装置から出
力された結果を多数決論理により比較する比較回路と、
前記各中央処理装置が出力した結果と前記比較回路から
出力された結果を比較して前記各中央処理装置の正常性
を診断する診断回路と、この診断回路による診断の結果
で被疑となった前記中央処理装置を切り放すスイッチと
を備えたことを特徴とするコンピュータの耐障害方式。 - 【請求項２】 前記診断回路による障害中央処理装置の
被疑情報を保守者に通知する通知手段を有することを特
徴とする請求項１記載のコンピュータの耐障害方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020802A JPH05313931A (ja) | 1992-02-06 | 1992-02-06 | コンピュータの耐障害方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020802A JPH05313931A (ja) | 1992-02-06 | 1992-02-06 | コンピュータの耐障害方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05313931A true JPH05313931A (ja) | 1993-11-26 |
Family
ID=12037185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4020802A Withdrawn JPH05313931A (ja) | 1992-02-06 | 1992-02-06 | コンピュータの耐障害方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05313931A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011198038A (ja) * | 2010-03-19 | 2011-10-06 | Mitsubishi Electric Corp | フェールセーフ制御装置 |
-
1992
- 1992-02-06 JP JP4020802A patent/JPH05313931A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011198038A (ja) * | 2010-03-19 | 2011-10-06 | Mitsubishi Electric Corp | フェールセーフ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08255115A (ja) | 障害検出およびフォルトトレラントディジタルデータ処理方法および装置 | |
| JPH11143729A (ja) | フォールトトレラントコンピュータ | |
| JPH06149605A (ja) | フォールトトレラントコンピュータシステム | |
| JP2001256203A (ja) | 冗長構成クロスバスイッチシステム | |
| JPH05313931A (ja) | コンピュータの耐障害方式 | |
| JP2003242048A (ja) | バスシステム | |
| JP2001344125A (ja) | ２重化ノードシステム | |
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| JP3162240B2 (ja) | 系切替同期装置 | |
| KR100390402B1 (ko) | 삼중 중복형 모듈러 장치 | |
| JPH10161896A (ja) | 二重化制御装置 | |
| JPH11134211A (ja) | 二重化コンピュータシステムおよびその運用方法 | |
| JP2005070822A (ja) | 情報処理装置 | |
| JPH02301855A (ja) | 中央演算処理装置の並列運転方式 | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JP2002108638A (ja) | マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム | |
| JPH04155535A (ja) | 情報処理装置の障害検出方式 | |
| JP2000032134A (ja) | スイッチ装置 | |
| JPH0472254B2 (ja) | ||
| JPH0294748A (ja) | 自動診断方式 | |
| JPH10275090A (ja) | 基本処理装置の二重化方式 | |
| JPH10262098A (ja) | ラインプロテクションシステム | |
| JPS60253359A (ja) | 二重系装置の監視方法 | |
| JPH04150632A (ja) | 信号路監視装置 | |
| JPH02171845A (ja) | バス方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |