JPH0530951U - プログラム暴走検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 この考案は、ウォッチドッグタイマでプログ
ラム暴走を検出し再起動を実行するコンピュータシステ
ムにおいて、簡単な回路を付加することにより、プログ
ラムが暴走した後のウォッチドッグタイマへの誤アクセ
スによるプログラム暴走検出率低下を回避するプログラ
ム暴走検出回路を提供することを目的とする。 【構成】 ウォッチドッグタイマ１にてプログラム暴走
を検出し、再起動を実行するコンピュータシステムにお
いて、ウォッチドッグタイマ１へのアクセスを制御する
回路２を付加し、その制御回路２にＣＰＵが２回アクセ
スするとウオッチドッグタイマ１が間接的にアクセスさ
れる構成（アンド回路３）を採用したもので、このこと
により、プログラム暴走の検出率向上を実現する。これ
に伴うシステムの再起動がより高い確率で実現でき、高
信頼性のコンピュータシステムを構築できる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、マイクロプロセッサシステムに用いて好適なプログラム暴走検出 回路に関する。

【０００２】

【従来の技術】

半導体技術の進歩により、マイクロプロセッサ、メモリＬＳＩ、周辺制御用Ｌ ＳＩが非常に安価に供給されるようになり、これらコンポーネントを適宜組み合 わせることにより比較的高性能なコンピュータシステムを構築できるようになっ た。特にマイクロプロセッサ（ＣＰＵ）の発展は目覚ましく、最近では３２ビッ ト処理は勿論のこと、６４ビット処理まで扱えるものも出現してきている。

【０００３】 ところで、上述したＣＰＵを用いたコンピュータシステムにおいて、何らかの 原因によりプログラムが暴走した場合でも、自動的にシステムが再起動できるよ うに、ウォッチドッグタイマが一般的に使用されている。通常プログラム動作等 は、ある時間間隔をおいて定期的にＣＰＵがウォッチドッグタイマをアクセスし 、もし、ある時間が経過してもウォッチドッグタイマにＣＰＵのアクセスが無か った場合は、何等かの異常が発生したと判断し、強制的にシステムリセット信号 を生成出力する等の処理を実行し、システムの再起動を行なう。

【０００４】

【考案が解決しようとする課題】

上述した従来例に従えば、プログラムが暴走した場合に、メモリ上のあるコー ド列がウオッチドッグタイマアクセス命令と誤ってデコードされてしまい、これ がある間隔で定期的に発生すると、再起動がかからなくなる。

【０００５】 この考案は上記事情に基づいてなされたものであり、ウォッチドッグタイマで プログラム暴走を検出し再起動を実行するコンピュータシステムにおいて、簡単 な回路を付加することにより、プログラムが暴走した後のウォッチドッグタイマ への誤アクセスによるプログラム暴走検出率低下を回避するプログラム暴走検出 回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】

本考案のプログラム暴走検出回路は、ＣＰＵから定時間アクセスがなかったこ とによりシステムリセット信号を生成し、プログラムの暴走を検出するウォッチ ドッグタイマと、ウォッチドッグタイマに対するアクセス信号をゲート回路出力 により制御するウォッチドッグタイスマアクセス制御回路と、前記アクセス信号 と連続して発せられるアクセス信号を前記ウォッチドッグタイマアクセス制御回 路出力によりゲートするゲート回路とを具備することを特徴とする。

【０００７】

【作用】

本考案は、ウォッチドッグタイマにてプログラム暴走を検出し、再起動を実行 するコンピュータシステムにおいて、ウォッチドッグタイマへのアクセスを制御 する回路を付加し、その制御回路にＣＰＵが２回アクセスするとウオッチドッグ タイマが間接的にアクセスされる構成（アンド回路）を採用したもので、このこ とにより、プログラム暴走の検出率向上を実現する。これに伴うシステムの再起 動がより高い確率で実現でき、高信頼性のコンピュータシステム構築できる。

【０００８】

【実施例】

以下、図面を使用して本発明実施例について詳細に説明する。

【０００９】 図１は本発明の実施例を示すブロック図である。図において、符号１はウォッチ ドッグタイマであり、ある時間アクセスがなかった場合にシステムリセット信号 を生成し出力する。符号２はウォッチドッグタイマアクセス制御回路であり、入 力信号（アクセス信号ならびにアンド回路３出力）の状態に従い“１”または “０”をゲート信号としてライン６を介しアンド回路３の一方の入力端子に出力 する。アンド回路３は、ウォッチドッグタイマアクセス制御回路２出力、ライン ５を介して連続供給されるアクセス信号を入力とし、ここでゲートされた信号が ウォッチドッグタイマ１に供給される。符号４は制御回路２に対するアクセス信 号であり、この信号がウォッチドッグタイマアクセス制御回路２に供給されると 、出力ライン６を“１”レベルに設定する。符号５はアクセス信号が転送される ラインであり、図示せぬＣＰＵによってライン４に転送される信号と連続して出 力される。符号６はゲート信号が転送されるラインであり、“１”レベルの時、 ライン５を流れる信号をライン７に出力する。符号７を流れる信号はウォッチド ッグタイマ１へのアクセス信号、及び制御回路２の出力制御信号となる。符号８ は、システムリセット信号が転送されるラインである。

【００１０】 図２、図３は本発明実施例の動作を説明するために引用した図であり、それぞ れ、プログラム正常動作時、プログラム暴走時の動作を示すタイミングチャート である。図中、図１と同一番号の付された信号は図１のそれと同じとする。

【００１１】 以下、図１に示す本発明実施例の動作について図２、図３を参照しながら詳細 に説明する。まず、プログラム正常動作時におけるウォッチドッグタイマアクセ スの動作から説明すると、ライン４を流れる信号によって制御回路２がアクセス され、このことにより、制御回路２の出力（ライン６）が“１”となり、次にラ イン５を流れる信号がアンド回路３を経由してライン７に出力される。ライン７ を流れる信号はウォッチドッグタイマ１に入力されると共に制御回路２にも入力 され、それによってライン６を流れる信号が“０”レベルとなる。以上の動作が 図２に示すように、間隔ｔ（＜Ｔ：異常検出時間）で定期的に繰り返されること により、正常状態ではリセット信号が出力されないようにしている。

【００１２】 次にプログラム暴走時の動作を説明する。図３のＡ点で何らかの原因によって プログラムが暴走し、それによってメモリ上のコード列がウオッチドッグアクセ ス命令とデコードされた場合を例示する。Ａ点以降でライン５を流れる信号がＴ より短い間隔で連続して出力されてしまった場合においてもライン６を流れる信 号が“０”となる。従って、ライン７には信号が出力されず、Ｔ時間後にシステ ムリセット信号がライン８を介して出力され、それによってシステムの再起動が 実行される。これに対し、従来方式ではライン５を流れる信号がウォッチドッグ タイマ１に直接入力されており、従って上述したようなプログラムの暴走が発生 した場合にウォッチドッグタイマ１がプログラムの暴走を検出できず、システム の再起動が実行されない。

【００１３】

【考案の効果】

以上説明のように本考案によれば、プログラムの暴走検出ができ、それに伴う システムの再起動がより高い確率で実現可能となり、信頼性の高いコンピュータ システムを構築できる。

【図面の簡単な説明】

【図１】本考案の実施例を示すブロック図。

【図２】本考案実施例の動作（正常動作時）を示すタイ
ミングチャート。

【図３】本考案実施例の動作（プログラム暴走時）を示
すタイミングチャート。

【符号の説明】

１………ウォッチドッグタイマ ２………ウォッチドッグタイマアクセス制御回路 ３………アンド回路 ４、５…アクセス信号ライン ６………ゲート信号ライン ７………出力制御信号ライン ８………システムリセット信号ライン

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ＣＰＵから定時間アクセスがなかったこ
   とによりシステムリセット信号を生成し、プログラムの
   暴走を検出するウォッチドッグタイマと、ウォッチドッ
   グタイマに対するアクセス信号をゲート回路出力により
   制御するウォッチドッグタイスマアクセス制御回路と、
   前記アクセス信号と連続して発せられるアクセス信号を
   前記ウォッチドッグタイマアクセス制御回路出力により
   ゲートするゲート回路とを具備することを特徴とするプ
   ログラム暴走検出回路。