JPH05308350A - クロック異常検出回路 - Google Patents
クロック異常検出回路Info
- Publication number
- JPH05308350A JPH05308350A JP4112975A JP11297592A JPH05308350A JP H05308350 A JPH05308350 A JP H05308350A JP 4112975 A JP4112975 A JP 4112975A JP 11297592 A JP11297592 A JP 11297592A JP H05308350 A JPH05308350 A JP H05308350A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- output
- signal
- discharging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】クロックの繰り返しが一定以上に長くなった
り、クロックの繰り返しが停止した場合の異常状態と、
クロック信号が正常かどうかの検出を簡単な回路で実現
する。 【構成】クロック発振回路部１から正常異常を検出すべ
きクロックを入力して２分岐した一方のクロックを反転
回路により極性反転した第１の出力信号と２分岐した他
方のクロックを２個の反転回路により極性を２回反転し
た第２の出力信号とを出力するバッファ２と、第１およ
び第２の出力信号をそれぞれ入力しダイオードを経由し
て接続されるＲ１，Ｃ１からなる第１および第２の充電
回路（３，４）と、Ｃ１の充電電圧を放電させるＲ２を
備えた第１および第２の放電回路（３，４）と、この第
１および第２の放電回路の出力信号を入力し論理積をと
るＡＮＤ回路（ＩＣ１）を有し、Ｒ１，Ｃ１で形成され
る充電の時定数（１／Ｒ１・Ｃ１）をＴ１としＣ１，Ｒ
２で形成される放電の時定数（１／Ｃ１・Ｒ２）をＴ２
とすると、Ｔ１＜Ｔ２となるように時定数を設定してい
る。
り、クロックの繰り返しが停止した場合の異常状態と、
クロック信号が正常かどうかの検出を簡単な回路で実現
する。 【構成】クロック発振回路部１から正常異常を検出すべ
きクロックを入力して２分岐した一方のクロックを反転
回路により極性反転した第１の出力信号と２分岐した他
方のクロックを２個の反転回路により極性を２回反転し
た第２の出力信号とを出力するバッファ２と、第１およ
び第２の出力信号をそれぞれ入力しダイオードを経由し
て接続されるＲ１，Ｃ１からなる第１および第２の充電
回路（３，４）と、Ｃ１の充電電圧を放電させるＲ２を
備えた第１および第２の放電回路（３，４）と、この第
１および第２の放電回路の出力信号を入力し論理積をと
るＡＮＤ回路（ＩＣ１）を有し、Ｒ１，Ｃ１で形成され
る充電の時定数（１／Ｒ１・Ｃ１）をＴ１としＣ１，Ｒ
２で形成される放電の時定数（１／Ｃ１・Ｒ２）をＴ２
とすると、Ｔ１＜Ｔ２となるように時定数を設定してい
る。
Description
【０００１】
【産業上の利用分野】本発明はクロック異常検出回路に
関し、特にクロックの周期が異常になった状態を検出す
るクロック異常検出回路に関する。
関し、特にクロックの周期が異常になった状態を検出す
るクロック異常検出回路に関する。
【０００２】
【従来の技術】従来のクロック異常検出回路は、装置全
体の動作をモニタし、異常動作状態を判定するか、また
は作業者がオシロスコープなどで直接クロックをモニタ
し、波形の異常を人間が判断するという方式をとってい
た。
体の動作をモニタし、異常動作状態を判定するか、また
は作業者がオシロスコープなどで直接クロックをモニタ
し、波形の異常を人間が判断するという方式をとってい
た。
【０００３】特に、人工衛星に搭載している装置のよう
に、直接その装置をモニタすることのできない場合に
は、テレメトリで送られてくる装置の状態を地上でモニ
タし、異常の場合にはコマンドを送り、現用、予備のク
ロック発振回路部を切り替える等の方式を取っている。
に、直接その装置をモニタすることのできない場合に
は、テレメトリで送られてくる装置の状態を地上でモニ
タし、異常の場合にはコマンドを送り、現用、予備のク
ロック発振回路部を切り替える等の方式を取っている。
【０００４】
【発明が解決しようとする課題】上述したように従来の
クロック異常検出回路は、作業者がクロック信号をオッ
シロスコープ等でモニタする方式等の人手によるクロッ
クの異常検出を行っているので、特に人工衛星のような
テレメトリを通じてしか装置の動作状態をモニタできな
いシステムでは、人工衛星の軌道運動などの要因で連続
してモニタすることが不可能なことが多い。又、モニタ
ができない時間帯にクロック異常が発生すると、次にモ
ニタできる状態になるまで、異常を検出して冗長系への
クロック切り替えを行うことができないという欠点があ
った。
クロック異常検出回路は、作業者がクロック信号をオッ
シロスコープ等でモニタする方式等の人手によるクロッ
クの異常検出を行っているので、特に人工衛星のような
テレメトリを通じてしか装置の動作状態をモニタできな
いシステムでは、人工衛星の軌道運動などの要因で連続
してモニタすることが不可能なことが多い。又、モニタ
ができない時間帯にクロック異常が発生すると、次にモ
ニタできる状態になるまで、異常を検出して冗長系への
クロック切り替えを行うことができないという欠点があ
った。
【０００５】
【課題を解決するための手段】本発明のクロック異常検
出回路は、クロック発振回路部から正常異常を検出すべ
きクロックを入力して２分岐した一方のクロックを反転
回路により極性反転した第１の出力信号と２分岐した他
方のクロックを２個の反転回路により極性を２回反転し
た第２の出力信号とを出力するバッファと、前記第１お
よび第２の出力信号をそれぞれ入力しダイオードを経由
して接続されるＲ１，Ｃ１からなる第１および第２の充
電回路と、前記Ｃ１の充電電圧を放電させるＲ２を備え
た第１および第２の放電回路と、この第１および第２の
放電回路の出力信号を入力し論理積をとるＡＮＤ回路と
を有し、前記Ｒ１，Ｃ１で形成される充電の時定数（１
／Ｒ１・Ｃ１）をＴ１とし前記Ｃ１，Ｒ２で形成される
放電の時定数（１／Ｃ１・Ｒ２）をＴ２とすると、Ｔ１
＜Ｔ２となるように時定数を設定している。
出回路は、クロック発振回路部から正常異常を検出すべ
きクロックを入力して２分岐した一方のクロックを反転
回路により極性反転した第１の出力信号と２分岐した他
方のクロックを２個の反転回路により極性を２回反転し
た第２の出力信号とを出力するバッファと、前記第１お
よび第２の出力信号をそれぞれ入力しダイオードを経由
して接続されるＲ１，Ｃ１からなる第１および第２の充
電回路と、前記Ｃ１の充電電圧を放電させるＲ２を備え
た第１および第２の放電回路と、この第１および第２の
放電回路の出力信号を入力し論理積をとるＡＮＤ回路と
を有し、前記Ｒ１，Ｃ１で形成される充電の時定数（１
／Ｒ１・Ｃ１）をＴ１とし前記Ｃ１，Ｒ２で形成される
放電の時定数（１／Ｃ１・Ｒ２）をＴ２とすると、Ｔ１
＜Ｔ２となるように時定数を設定している。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図、図２は本実
施例を適用した応用例の構成図、図３及び、図４は本実
施例の動作の説明図である。図１の実施例は正常異常を
検出すべきクロックを発生するクロック発振回路部１
と、本実施例のクロック異常検出回路本体１０とから構
成される。この本体１０はインバータＩ１と２個のイン
バータＩ２，Ｉ３の２系統の回路を有するバッファ２
と、コンデンサＣ１からの逆流防止用ダイオードＤ１、
充電回路を形成するＲ１，Ｃ１、放電回路を形成するＣ
１，Ｒ２からなる充放電回路部３と充放電回路部３と同
一の回路構成で部品定数も同じダイオードＤ２，Ｒ３，
Ｒ４，Ｃ２からなる充放電回路部４と、この充放電回路
部３，４の出力信号の論理積をとるＡＮＤ回路ＩＣ１か
ら構成される。
る。図１は本発明の一実施例のブロック図、図２は本実
施例を適用した応用例の構成図、図３及び、図４は本実
施例の動作の説明図である。図１の実施例は正常異常を
検出すべきクロックを発生するクロック発振回路部１
と、本実施例のクロック異常検出回路本体１０とから構
成される。この本体１０はインバータＩ１と２個のイン
バータＩ２，Ｉ３の２系統の回路を有するバッファ２
と、コンデンサＣ１からの逆流防止用ダイオードＤ１、
充電回路を形成するＲ１，Ｃ１、放電回路を形成するＣ
１，Ｒ２からなる充放電回路部３と充放電回路部３と同
一の回路構成で部品定数も同じダイオードＤ２，Ｒ３，
Ｒ４，Ｃ２からなる充放電回路部４と、この充放電回路
部３，４の出力信号の論理積をとるＡＮＤ回路ＩＣ１か
ら構成される。
【０００７】次に、図１の実施例の動作を説明する。充
放電回路部３におけるＤ１，Ｒ１，Ｃ１の部分は、クロ
ック発振回路部１から出力されたクロック信号を入力す
ると、Ｒ１，Ｃ１の積は充電時定数であり、クロック信
号が“１”のとき、Ｄ１，Ｒ１，Ｃ１方向に電流が流れ
Ｃ１が充電される時間を規定し、Ｒ２，Ｃ１の積は放電
時定数であり、クロック信号が“０”のとき、Ｃ１，Ｒ
２方向に電流が流れ、Ｃ１が放電される時間を規定し、
放電時定数は充放電時定数より長く、かつクロック周期
より長く設定する。ダイオードＤ１はクロック信号が
“０”のとき、Ｒ１を通してＣ１の電荷が放電されるこ
とを防ぐ逆流防止ダイオードである。
放電回路部３におけるＤ１，Ｒ１，Ｃ１の部分は、クロ
ック発振回路部１から出力されたクロック信号を入力す
ると、Ｒ１，Ｃ１の積は充電時定数であり、クロック信
号が“１”のとき、Ｄ１，Ｒ１，Ｃ１方向に電流が流れ
Ｃ１が充電される時間を規定し、Ｒ２，Ｃ１の積は放電
時定数であり、クロック信号が“０”のとき、Ｃ１，Ｒ
２方向に電流が流れ、Ｃ１が放電される時間を規定し、
放電時定数は充放電時定数より長く、かつクロック周期
より長く設定する。ダイオードＤ１はクロック信号が
“０”のとき、Ｒ１を通してＣ１の電荷が放電されるこ
とを防ぐ逆流防止ダイオードである。
【０００８】クロック発振回路部１から出力された正常
なクロック信号を充放電回路部３に入力した場合に、Ｒ
２，Ｃ１の放電量よりＲ１，Ｃ１の充電量が多いため、
出力波形は図３に示すように充放電による若干のうねり
波形となるが、“１”を出力し続ける。クロック発振回
路部１の信号波形が、“１”状態で故障した場合には、
バッファ２のインバータＩ１により充放電回路部３の入
力信号は“０”となり、Ｃ１の電荷がＣ１からＲ２方向
へ放電してしまうため、出力波形は図４（ａ）に示すよ
うに“０”を出力し続ける。クロック発振器回路部１の
信号波形が、“０”状態で故障した場合には、バッファ
２のインバータＩ１により充放電回路部３の入力信号は
“１”となり、Ｄ１，Ｒ１，Ｃ１方向へ電流が流れてＣ
１が充電され、出力波形は図４（ｂ）に示すように
“１”を出力し続ける。充放電回路部４におけるＤ２，
Ｒ３，Ｒ４，Ｃ２の場合も充放電回路部３におけるＤ
１，Ｒ１，Ｒ２，Ｃ１と同様の部品構成であり機能及び
動作は同一である。ただしバッファ２の２個のインバー
タＩ２，Ｉ３により入力信号の極性が反転しているの
で、充放電回路部４の出力は、クロック発振回路部１の
クロック信号出力が正常時に“１”となり、クロック信
号が“１”で故障した場合に“１”、クロック信号出力
が“０”で故障した場合に“０”となる。したがってＡ
ＮＤ回路ＩＣ１において、クロック信号が正常時には入
力が“１”・“１”となることにより出力は“１”、ク
ロック信号が“１”または“０”状態で故障したときに
は入力が“１”・“０”となることにより出力は“０”
となり、クロックの正常／異常の検出が可能となる。
なクロック信号を充放電回路部３に入力した場合に、Ｒ
２，Ｃ１の放電量よりＲ１，Ｃ１の充電量が多いため、
出力波形は図３に示すように充放電による若干のうねり
波形となるが、“１”を出力し続ける。クロック発振回
路部１の信号波形が、“１”状態で故障した場合には、
バッファ２のインバータＩ１により充放電回路部３の入
力信号は“０”となり、Ｃ１の電荷がＣ１からＲ２方向
へ放電してしまうため、出力波形は図４（ａ）に示すよ
うに“０”を出力し続ける。クロック発振器回路部１の
信号波形が、“０”状態で故障した場合には、バッファ
２のインバータＩ１により充放電回路部３の入力信号は
“１”となり、Ｄ１，Ｒ１，Ｃ１方向へ電流が流れてＣ
１が充電され、出力波形は図４（ｂ）に示すように
“１”を出力し続ける。充放電回路部４におけるＤ２，
Ｒ３，Ｒ４，Ｃ２の場合も充放電回路部３におけるＤ
１，Ｒ１，Ｒ２，Ｃ１と同様の部品構成であり機能及び
動作は同一である。ただしバッファ２の２個のインバー
タＩ２，Ｉ３により入力信号の極性が反転しているの
で、充放電回路部４の出力は、クロック発振回路部１の
クロック信号出力が正常時に“１”となり、クロック信
号が“１”で故障した場合に“１”、クロック信号出力
が“０”で故障した場合に“０”となる。したがってＡ
ＮＤ回路ＩＣ１において、クロック信号が正常時には入
力が“１”・“１”となることにより出力は“１”、ク
ロック信号が“１”または“０”状態で故障したときに
は入力が“１”・“０”となることにより出力は“０”
となり、クロックの正常／異常の検出が可能となる。
【０００９】次に図２により本実施例の応用例としての
クロック異常検出回路本体１０と同じ２個の回路１０
Ａ，１０Ｂを現用予備のクロック発振回路部１Ａ，１Ｂ
の出力部に接続し、これらの出力部を切り替え回路部５
に接続して、現用故障時にクロック信号を予備から出力
させる回路を図２により説明する。主系の発振回路部１
Ａのクロック出力が正常の場合に、アンド回路ＩＣ４
は、アンド回路ＩＣ１Ａの出力端子７Ａの“１”とクロ
ック発振回路部１Ａからのクロックが入力され、クロッ
ク信号をそのまま出力する。アンド回路ＩＣ３について
は、端子７Ａの出力“１”がノット回路ＩＣ２により反
転され、入力は“０”であることにより、冗長系のＩＣ
１Ｂの出力端子７Ｂの論理状態に関わらず、アンド回路
ＩＣ３の出力は“０”となり、さらにアンド回路ＩＣ４
は、入力に“０”があることによりクロック発振回路部
１のクロック出力はＩＣ４の出力に現れず“０”に維持
される。切り替え回路部５のオア回路ＩＣ５の最終出力
は、主系のＩＣ４から出力されるクロックと、冗長系か
らの“０”をそれぞれ入力すると、主系からのクロック
波形をそのまま出力する。主系の発振回路部１Ａのクロ
ック出力が停止した場合に、アンド回路ＩＣ１Ａについ
ては、“１”／“０”のどちらの故障であっても充放電
回路部からの片方の出力が“０”であることにより出力
は“０”となり、アンド回路ＩＣ４の出力は“０”とな
る。ここで冗長系の発振回路部１Ｂのクロック出力が正
常である場合に、ＩＣ１Ａ，ＩＣ１Ｂの出力はいずれも
“１”になることからＩＣ３の出力は“１”となり、Ｉ
Ｃ６で冗長系のクロック信号が選択され、ＩＣ５に出力
される。切り替え回路部５のオア回路ＩＣ５の最終出力
は、主系からの論理レベル“０”と冗長系からＩＣ５の
クロック発振回路部１Ｂからのクロックをそれぞれ入力
すると、冗長系に切り替わりクロック波形がそのまま出
力される。さらに、ＩＣ３の出力を下位冗長系の切り替
え信号とすることで、同様の回路の組み合わせにより２
個以上の冗長系接続をすることも可能である。
クロック異常検出回路本体１０と同じ２個の回路１０
Ａ，１０Ｂを現用予備のクロック発振回路部１Ａ，１Ｂ
の出力部に接続し、これらの出力部を切り替え回路部５
に接続して、現用故障時にクロック信号を予備から出力
させる回路を図２により説明する。主系の発振回路部１
Ａのクロック出力が正常の場合に、アンド回路ＩＣ４
は、アンド回路ＩＣ１Ａの出力端子７Ａの“１”とクロ
ック発振回路部１Ａからのクロックが入力され、クロッ
ク信号をそのまま出力する。アンド回路ＩＣ３について
は、端子７Ａの出力“１”がノット回路ＩＣ２により反
転され、入力は“０”であることにより、冗長系のＩＣ
１Ｂの出力端子７Ｂの論理状態に関わらず、アンド回路
ＩＣ３の出力は“０”となり、さらにアンド回路ＩＣ４
は、入力に“０”があることによりクロック発振回路部
１のクロック出力はＩＣ４の出力に現れず“０”に維持
される。切り替え回路部５のオア回路ＩＣ５の最終出力
は、主系のＩＣ４から出力されるクロックと、冗長系か
らの“０”をそれぞれ入力すると、主系からのクロック
波形をそのまま出力する。主系の発振回路部１Ａのクロ
ック出力が停止した場合に、アンド回路ＩＣ１Ａについ
ては、“１”／“０”のどちらの故障であっても充放電
回路部からの片方の出力が“０”であることにより出力
は“０”となり、アンド回路ＩＣ４の出力は“０”とな
る。ここで冗長系の発振回路部１Ｂのクロック出力が正
常である場合に、ＩＣ１Ａ，ＩＣ１Ｂの出力はいずれも
“１”になることからＩＣ３の出力は“１”となり、Ｉ
Ｃ６で冗長系のクロック信号が選択され、ＩＣ５に出力
される。切り替え回路部５のオア回路ＩＣ５の最終出力
は、主系からの論理レベル“０”と冗長系からＩＣ５の
クロック発振回路部１Ｂからのクロックをそれぞれ入力
すると、冗長系に切り替わりクロック波形がそのまま出
力される。さらに、ＩＣ３の出力を下位冗長系の切り替
え信号とすることで、同様の回路の組み合わせにより２
個以上の冗長系接続をすることも可能である。
【００１０】
【発明の効果】以上説明したように本発明は、クロック
発振回路部に接続された、充放電回路部により充放電時
間を検知してクロックの周期が一定以上に長くなったり
クロックの繰り返しが停止した場合に簡単な回路で故障
を検出できる効果がある。さらにクロック発振回路部の
冗長系へ自動的に切り替える機能を実現できる効果もあ
る。
発振回路部に接続された、充放電回路部により充放電時
間を検知してクロックの周期が一定以上に長くなったり
クロックの繰り返しが停止した場合に簡単な回路で故障
を検出できる効果がある。さらにクロック発振回路部の
冗長系へ自動的に切り替える機能を実現できる効果もあ
る。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例を適用した応用例の構成図である。
【図３】本実施例の動作説明図である。
【図４】本実施例の動作説明図である。
１，１Ａ，１Ｂ クロック発振回路部 ２ バッファ ３，４ 充放電回路部 ５ 切り替え回路部 １０，１０Ａ，１０Ｂ クロック異常検出回路部 Ｃ１，Ｃ２ コンデンサ Ｒ１，〜Ｒ４ 抵抗 Ｄ１，Ｄ２ ダイオード ＩＣ１，ＩＣ１Ａ，ＩＣ１Ｂ，ＩＣ３，ＩＣ４ アン
ド回路 ＩＣ２，Ｉ１〜Ｉ３ ノット回路（インバータ） ＩＣ５ オア回路
ド回路 ＩＣ２，Ｉ１〜Ｉ３ ノット回路（インバータ） ＩＣ５ オア回路
Claims (2)
- 【請求項１】 クロック発振回路部から正常異常を検出
すべきクロックを入力して２分岐した一方のクロックを
反転回路により極性反転した第１の出力信号と２分岐し
た他方のクロックを２個の反転回路により極性を２回反
転した第２の出力信号とを出力するバッファと、前記第
１および第２の出力信号をそれぞれ入力しダイオードを
経由して接続されるＲ１，Ｃ１からなる第１および第２
の充電回路と、前記Ｃ１の充電電圧を放電させるＲ２を
備えた第１および第２の放電回路と、この第１および第
２の放電回路の出力信号を入力し論理積をとるＡＮＤ回
路とを有し、前記Ｒ１，Ｃ１で形成される充電の時定数
（１／Ｒ１・Ｃ１）をＴ１とし前記Ｃ１，Ｒ２で形成さ
れる放電の時定数（１／Ｃ１・Ｒ２）をＴ２とすると、
Ｔ１＜Ｔ２となるように時定数を設定していることを特
徴とするクロック異常検出回路。 - 【請求項２】 前記第１および第２の放電回路の出力信
号は、入力されるクロック信号が正常な周期の場合には
“１”レベルを出力し、入力されるクロック信号が所定
周期より長くなるか又はクロックの繰り返しが停止した
場合には“０”レベルを出力することを特徴とする請求
項１記載のクロック異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112975A JPH05308350A (ja) | 1992-05-06 | 1992-05-06 | クロック異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4112975A JPH05308350A (ja) | 1992-05-06 | 1992-05-06 | クロック異常検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05308350A true JPH05308350A (ja) | 1993-11-19 |
Family
ID=14600253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4112975A Withdrawn JPH05308350A (ja) | 1992-05-06 | 1992-05-06 | クロック異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05308350A (ja) |
-
1992
- 1992-05-06 JP JP4112975A patent/JPH05308350A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4065676A (en) | Battery backup for AC powered DC supply | |
| US5642069A (en) | Clock signal loss detection and recovery apparatus in multiple clock signal system | |
| US5903748A (en) | Method and apparatus for managing failure of a system clock in a data processing system | |
| US20040184208A1 (en) | Power protecting device for electrical power source and load | |
| JPH07255174A (ja) | 多規格交流のａｃ／ｄｃコンバータ | |
| JPH05308350A (ja) | クロック異常検出回路 | |
| US4477870A (en) | Digital control system monitor having a predetermined output under fault conditions | |
| JP2001028844A (ja) | バックアップ式電源装置の補助電源寿命検出方法及び補助電源寿命監視装置 | |
| US20190146547A1 (en) | Semiconductor integrated circuit device | |
| JPH08331765A (ja) | 系統連系用インバータの単独運転検出装置 | |
| JPS58169259A (ja) | マイクロコンピユ−タの動作監視回路 | |
| JP3549698B2 (ja) | 系統安定化装置及び系統安定化方法 | |
| JPH10126970A (ja) | 電源電圧監視回路 | |
| JPH0453452B2 (ja) | ||
| JPH0315235A (ja) | 無停電電源装置 | |
| JPH04291610A (ja) | マイクロコンピュータのリセット回路 | |
| RU1795491C (ru) | Устройство дл тревожной сигнализации | |
| JPH05173841A (ja) | ウオッチドッグタイマのモニタ回路 | |
| JPH05136711A (ja) | 切換制御回路 | |
| JPH01183148A (ja) | 半導体集積回路 | |
| JPS5827218A (ja) | 論理装置の電源確定信号発生回路 | |
| JPH0263248A (ja) | タスクプログラムの無限ループ障害検出方式 | |
| JPS6093534A (ja) | 制御用出力装置 | |
| JPH06274240A (ja) | クロック信号供給回路 | |
| KR970002522A (ko) | 핫 백업(HBU:Hot Back Up)장치의 모-드 검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |