JPH05304433A - 遅延回路 - Google Patents
遅延回路Info
- Publication number
- JPH05304433A JPH05304433A JP8380392A JP8380392A JPH05304433A JP H05304433 A JPH05304433 A JP H05304433A JP 8380392 A JP8380392 A JP 8380392A JP 8380392 A JP8380392 A JP 8380392A JP H05304433 A JPH05304433 A JP H05304433A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- printed circuit
- microstrip lines
- circuit boards
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】入出力端での浮遊容量の影響を受けることが少
なく、また遅延量を容易に可変できるようにする。 【構成】最上部のプリント基板１には、入力端１ａと、
遅延量を選択する切替器１１と、切替器に接続された出
力端１２とを設ける。プリント基板２〜６には、遅延を
与えるためのマイクロストリップ線路をそれぞれ形成す
る。また各プリント基板に共通して同一位置に、マイク
ロストリップ線路の一方端を接続するスルーホール１ａ
〜６ａおよび、マイクロストリップ線路の他方端を接続
するスルーホール１ｂ〜６ｂ，１ｃ〜６ｃ，１ｄ〜６ｄ
をそれぞれ形成する。プリント基板１〜６を積層しスル
ーホールを介して互いに接続する。
なく、また遅延量を容易に可変できるようにする。 【構成】最上部のプリント基板１には、入力端１ａと、
遅延量を選択する切替器１１と、切替器に接続された出
力端１２とを設ける。プリント基板２〜６には、遅延を
与えるためのマイクロストリップ線路をそれぞれ形成す
る。また各プリント基板に共通して同一位置に、マイク
ロストリップ線路の一方端を接続するスルーホール１ａ
〜６ａおよび、マイクロストリップ線路の他方端を接続
するスルーホール１ｂ〜６ｂ，１ｃ〜６ｃ，１ｄ〜６ｄ
をそれぞれ形成する。プリント基板１〜６を積層しスル
ーホールを介して互いに接続する。
Description
【０００１】
【産業上の利用分野】本発明は高周波信号用の遅延回路
に関し、特に遅延量を可変できる遅延回路に関する。
に関し、特に遅延量を可変できる遅延回路に関する。
【０００２】
【従来の技術】従来の遅延回路は、フェライト等の磁性
材料上に内部導体をコイル状に巻き、更に、この内部導
体上に誘電体および外部導体を同軸状に配置して形成し
ている。
材料上に内部導体をコイル状に巻き、更に、この内部導
体上に誘電体および外部導体を同軸状に配置して形成し
ている。
【０００３】
【発明が解決しようとする課題】しかし、上述した遅延
回路では、単位長当りのインダクタンスが静電容量より
も大きくなって特性インピーダンスが高くなるので、入
出力端での浮遊容量の影響を受け易くなり、また、遅延
量を簡単に可変できないという問題点がある。
回路では、単位長当りのインダクタンスが静電容量より
も大きくなって特性インピーダンスが高くなるので、入
出力端での浮遊容量の影響を受け易くなり、また、遅延
量を簡単に可変できないという問題点がある。
【０００４】本発明の目的は、入出力端での浮遊容量の
影響を受けることが少なく、また、遅延量を簡単に可変
できる遅延回路を提供することにある。
影響を受けることが少なく、また、遅延量を簡単に可変
できる遅延回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明の遅延回路は、マ
イクロストリップ線路がそれぞれ形成された同一形状の
複数のプリント基板と、この複数のプリント基板に共通
して同一位置にそれぞれ設けられ前記マイクロストリッ
プ線路の一方端が接続される第１のスルーホールと、前
記複数のプリント基板に共通して同一位置にそれぞれ設
けられ前記マイクロストリップ線路の他方端が接続され
る複数の第２のスルーホールと、前記複数の第２のスル
ーホールの内いずれか１つを選択して接触する切替器と
を備え、前記複数のプリント基板は、シールド板および
絶縁板を介してそれぞれ積層され、また前記第１スルー
ホールおよび前記第２のスルーホールを介して互いに接
続されて構成される。
イクロストリップ線路がそれぞれ形成された同一形状の
複数のプリント基板と、この複数のプリント基板に共通
して同一位置にそれぞれ設けられ前記マイクロストリッ
プ線路の一方端が接続される第１のスルーホールと、前
記複数のプリント基板に共通して同一位置にそれぞれ設
けられ前記マイクロストリップ線路の他方端が接続され
る複数の第２のスルーホールと、前記複数の第２のスル
ーホールの内いずれか１つを選択して接触する切替器と
を備え、前記複数のプリント基板は、シールド板および
絶縁板を介してそれぞれ積層され、また前記第１スルー
ホールおよび前記第２のスルーホールを介して互いに接
続されて構成される。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示す斜視図であ
り、同一形状の複数のプリント基板１〜６が、同一形状
のシールド板２０および絶縁板３０をそれぞれ介して積
層されている。
り、同一形状の複数のプリント基板１〜６が、同一形状
のシールド板２０および絶縁板３０をそれぞれ介して積
層されている。
【０００８】ここで、最上部のプリント基板１には、入
力端１ａと、遅延量を選択する切替器１１と、切替器に
接続された出力端１２とを設けている。また、各プリン
ト基板２〜６の表面には、遅延を与えるためのマイクロ
ストリップ線路がそれぞれ形成されており、またスルー
ホールを介して互いに接続されている。更に、各シール
ド板２０を接地するために、複数のグランド接続用のス
ルーホール３が各プリント基板の周囲に設けられてい
る。
力端１ａと、遅延量を選択する切替器１１と、切替器に
接続された出力端１２とを設けている。また、各プリン
ト基板２〜６の表面には、遅延を与えるためのマイクロ
ストリップ線路がそれぞれ形成されており、またスルー
ホールを介して互いに接続されている。更に、各シール
ド板２０を接地するために、複数のグランド接続用のス
ルーホール３が各プリント基板の周囲に設けられてい
る。
【０００９】図２は、各プリント基板の接続状態を示す
図である。プリント基板２〜６の各マイクロストリップ
線路の両端には、それぞれスルーホールが形成されてい
る。ここで、マイクロストリップ線路の一方端に位置す
るスルーホール１ａ〜６ａ、および他方端に位置する複
数のスルーホール１ｂ〜６ｂ，１ｃ〜６ｃ，１ｄ〜６ｄ
は、各プリント基板に共通して同一位置にそれぞれ形成
されている。
図である。プリント基板２〜６の各マイクロストリップ
線路の両端には、それぞれスルーホールが形成されてい
る。ここで、マイクロストリップ線路の一方端に位置す
るスルーホール１ａ〜６ａ、および他方端に位置する複
数のスルーホール１ｂ〜６ｂ，１ｃ〜６ｃ，１ｄ〜６ｄ
は、各プリント基板に共通して同一位置にそれぞれ形成
されている。
【００１０】プリント基板２および３のマイクロストリ
ップ線路は、スルーホール２ａ，２ｂ間および３ａ，３
ｂ間にそれぞれ形成されている。また、プリント基板４
および５のマイクロストリップ線路は、スルーホール４
ａ，４ｃ間および５ａ，５ｃ間にそれぞれ形成されてい
る。更に、プリント基板６のマイクロストリップ線路
は、スルーホール６ａ，６ｄ間に形成されている。
ップ線路は、スルーホール２ａ，２ｂ間および３ａ，３
ｂ間にそれぞれ形成されている。また、プリント基板４
および５のマイクロストリップ線路は、スルーホール４
ａ，４ｃ間および５ａ，５ｃ間にそれぞれ形成されてい
る。更に、プリント基板６のマイクロストリップ線路
は、スルーホール６ａ，６ｄ間に形成されている。
【００１１】このスルーホールの内、２ｂと３ｂ、３ａ
と４ａ、４ｃと５ｃ、５ａの６ａをそれぞれ接続して、
各プリント基板２〜６のマイクロストリップ線路を直列
に接続する。また、プリント基板１のスルーホール（入
力端）１ａとプリント基板２のスルーホール２ａとを接
続し、更に、１ｂと２ｂ、１ｃと４ｃ、１ｄと６ｄとを
それぞれ接続する。
と４ａ、４ｃと５ｃ、５ａの６ａをそれぞれ接続して、
各プリント基板２〜６のマイクロストリップ線路を直列
に接続する。また、プリント基板１のスルーホール（入
力端）１ａとプリント基板２のスルーホール２ａとを接
続し、更に、１ｂと２ｂ、１ｃと４ｃ、１ｄと６ｄとを
それぞれ接続する。
【００１２】このように接続することにより、入力端１
ａから入力した信号は、プリント基板２から６までの各
マイクロストリップ線路を通過してスルーホール１ｄに
出力すると共に、プリント基板２および４のマイクロス
トリップ線路を通過した点で、それぞれスルーホール１
ｂおよび１ｃに出力する。
ａから入力した信号は、プリント基板２から６までの各
マイクロストリップ線路を通過してスルーホール１ｄに
出力すると共に、プリント基板２および４のマイクロス
トリップ線路を通過した点で、それぞれスルーホール１
ｂおよび１ｃに出力する。
【００１３】従って、プリント基板１に設けた切替器１
１によって、スルーホール１ｂ，１ｃ，１ｄの内いずれ
か１つを選択することにより、出力端１２に出力する信
号の遅延量を可変できる。
１によって、スルーホール１ｂ，１ｃ，１ｄの内いずれ
か１つを選択することにより、出力端１２に出力する信
号の遅延量を可変できる。
【００１４】
【発明の効果】以上説明したように本発明によれば、同
一形状の複数のプリント基板にマイクロストリップ線路
を形成し、また、マイクロストリップ線路の一方端が接
続される第１のスルーホールおよび、マイクロストリッ
プ線路の他方端が接続される複数の第２のスルーホール
を各プリント基板に共通して同一位置にそれぞれ形成
し、更に、複数の第２のスルーホールの内いずれか１つ
を選択する切替器を設け、複数のプリント基板をシール
ド板および絶縁板を介して積層し、スルーホールを介し
て互いに接続することにより、入出力端での浮遊容量の
影響を受けることが少なく、かつ、遅延量を容易に可変
できる遅延回路が構成できる。
一形状の複数のプリント基板にマイクロストリップ線路
を形成し、また、マイクロストリップ線路の一方端が接
続される第１のスルーホールおよび、マイクロストリッ
プ線路の他方端が接続される複数の第２のスルーホール
を各プリント基板に共通して同一位置にそれぞれ形成
し、更に、複数の第２のスルーホールの内いずれか１つ
を選択する切替器を設け、複数のプリント基板をシール
ド板および絶縁板を介して積層し、スルーホールを介し
て互いに接続することにより、入出力端での浮遊容量の
影響を受けることが少なく、かつ、遅延量を容易に可変
できる遅延回路が構成できる。
【図１】本発明の一実施例を示す斜視図である。
【図２】図１に示したプリント基板の接続状態を示す図
である。
である。
１〜６ プリント基板 １ａ 入力端 １１ 切替器 １２ 出力端 １ａ〜６ａ スルーホール １ｂ〜６ｂ，１ｃ〜６ｃ，１ｄ〜６ｄ スルーホール ２０ シールド板 ３０ 絶縁板
Claims (1)
- 【請求項１】 マイクロストリップ線路がそれぞれ形成
された同一形状の複数のプリント基板と、この複数のプ
リント基板に共通して同一位置にそれぞれ設けられ前記
マイクロストリップ線路の一方端が接続される第１のス
ルーホールと、前記複数のプリント基板に共通して同一
位置にそれぞれ設けられ前記マイクロストリップ線路の
他方端が接続される複数の第２のスルーホールと、前記
複数の第２のスルーホールの内いずれか１つを選択して
接触する切替器とを備え、 前記複数のプリント基板は、シールド板および絶縁板を
介してそれぞれ積層され、また前記第１スルーホールお
よび前記第２のスルーホールを介して互いに接続される
ことを特徴とする遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8380392A JPH05304433A (ja) | 1992-04-06 | 1992-04-06 | 遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8380392A JPH05304433A (ja) | 1992-04-06 | 1992-04-06 | 遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05304433A true JPH05304433A (ja) | 1993-11-16 |
Family
ID=13812825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8380392A Withdrawn JPH05304433A (ja) | 1992-04-06 | 1992-04-06 | 遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05304433A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003023893A1 (en) * | 2001-09-07 | 2003-03-20 | The Boeing Company | Wideband delay line with constant group delay |
| EP1333527A2 (en) * | 2002-02-01 | 2003-08-06 | Anaren Microwave Inc. | Apparatus and method of manufacture for time delay signals |
-
1992
- 1992-04-06 JP JP8380392A patent/JPH05304433A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003023893A1 (en) * | 2001-09-07 | 2003-03-20 | The Boeing Company | Wideband delay line with constant group delay |
| US6674339B2 (en) | 2001-09-07 | 2004-01-06 | The Boeing Company | Ultra wideband frequency dependent attenuator with constant group delay |
| EP1333527A2 (en) * | 2002-02-01 | 2003-08-06 | Anaren Microwave Inc. | Apparatus and method of manufacture for time delay signals |
| EP1333527A3 (en) * | 2002-02-01 | 2003-08-13 | Anaren Microwave Inc. | Apparatus and method of manufacture for time delay signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662742B2 (ja) | バンドパスフィルタ | |
| US6137376A (en) | Printed BALUN circuits | |
| US5006822A (en) | Hybrid RF coupling device with integrated capacitors and resistors | |
| US4063201A (en) | Printed circuit with inductively coupled printed coil elements and a printed element forming a mutual inductance therewith | |
| US4203081A (en) | Passive circuit element for influencing pulses | |
| KR100261818B1 (ko) | 광대역 알에프 믹서와 광대역 알에프 믹서용 인쇄회로 트랜스포머 하이브리드 | |
| US6850127B2 (en) | Laminated electronic component | |
| JPH06163270A (ja) | 多層基板 | |
| US6160461A (en) | Multilayer noise filter including integral damping resistor | |
| JPH05304433A (ja) | 遅延回路 | |
| US4795960A (en) | Programmable attenuators | |
| JPS62139395A (ja) | 多機能回路基板 | |
| JP4788065B2 (ja) | 積層型伝送線路交差チップ | |
| JP2725499B2 (ja) | チップ型コモンモードチョークコイル | |
| JP3455096B2 (ja) | ノイズフィルタ | |
| JP2000106501A (ja) | 電力分配回路、電力合成回路 | |
| JPH0951208A (ja) | 多層基板 | |
| JP2002271161A (ja) | 高周波信号分配器 | |
| JPS62142395A (ja) | 多機能回路基板 | |
| JP2810812B2 (ja) | 分岐回路 | |
| JP3230588B2 (ja) | 非可逆回路素子 | |
| JP2666391B2 (ja) | 遅延線路 | |
| JPH051136Y2 (ja) | ||
| JPH04273608A (ja) | 電磁干渉フィルタ | |
| JPH09306738A (ja) | インダクタ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |