JPH05299905A - モノリシックマイクロ波集積回路 - Google Patents
モノリシックマイクロ波集積回路Info
- Publication number
- JPH05299905A JPH05299905A JP4102761A JP10276192A JPH05299905A JP H05299905 A JPH05299905 A JP H05299905A JP 4102761 A JP4102761 A JP 4102761A JP 10276192 A JP10276192 A JP 10276192A JP H05299905 A JPH05299905 A JP H05299905A
- Authority
- JP
- Japan
- Prior art keywords
- lower layer
- upper layer
- wiring
- layer wires
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】低損失化が可能な伝送線路やインダクタを有す
るモノリシックマイクロ波集積回路を提供する。 【構成】複数の配線層を上下に接触させて形成した伝送
線路やスパイラルインダクタを有するモノリシックマイ
クロ波集積回路。
るモノリシックマイクロ波集積回路を提供する。 【構成】複数の配線層を上下に接触させて形成した伝送
線路やスパイラルインダクタを有するモノリシックマイ
クロ波集積回路。
Description
【０００１】
【産業上の利用分野】本発明はモノリシックマイクロ波
集積回路に関するものである。
集積回路に関するものである。
【０００２】
【従来の技術】図２は従来のモノリシックマイクロ波集
積回路（ＭＭＩＣ）に用いられるパターンの例である。
（ａ）は上から見た図であり、（ｂ）は（ａ）のＡ−
Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図である。
１はグランド面、２は上層配線と下層配線を接続するた
めのコンタクトホールである。３は下層配線であり、Ｍ
ＩＭキャパシタの下地電極を成す。４はＭＩＭキャパシ
タ４’の上地電極であり、誘電体膜１０を下地電極３と
で挟む。
積回路（ＭＭＩＣ）に用いられるパターンの例である。
（ａ）は上から見た図であり、（ｂ）は（ａ）のＡ−
Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図である。
１はグランド面、２は上層配線と下層配線を接続するた
めのコンタクトホールである。３は下層配線であり、Ｍ
ＩＭキャパシタの下地電極を成す。４はＭＩＭキャパシ
タ４’の上地電極であり、誘電体膜１０を下地電極３と
で挟む。
【０００３】５は下層配線、６’は上層配線６を渦巻状
に卷いて構成したスパイラルインダクタ、７はエアブリ
ッジ配線、８’は上層配線８を用いた伝送線路、９はガ
リウムひ素基板、１０は誘電体薄膜である。
に卷いて構成したスパイラルインダクタ、７はエアブリ
ッジ配線、８’は上層配線８を用いた伝送線路、９はガ
リウムひ素基板、１０は誘電体薄膜である。
【０００４】図２に示したように、ＭＭＩＣにおいて
は、キャパシタを構成する場合には誘電体薄膜１０を金
属３、４で挟みこんだ構成のＭＩＭキャパシタを用い
る。また、配線が交差する場合は、一方の配線を下層配
線５とし、もう一方の配線をエアブリッジ配線７とする
ことによって、２つの配線５、７が接触することを防い
でいる。従って、通常のＭＭＩＣにおいては必ず下層配
線形成工程と上層配線形成工程の２種類の配線形成工程
とそれらを接続するためのコンタクトホール形成工程が
存在する。
は、キャパシタを構成する場合には誘電体薄膜１０を金
属３、４で挟みこんだ構成のＭＩＭキャパシタを用い
る。また、配線が交差する場合は、一方の配線を下層配
線５とし、もう一方の配線をエアブリッジ配線７とする
ことによって、２つの配線５、７が接触することを防い
でいる。従って、通常のＭＭＩＣにおいては必ず下層配
線形成工程と上層配線形成工程の２種類の配線形成工程
とそれらを接続するためのコンタクトホール形成工程が
存在する。
【０００５】通常下層配線は上層配線に比べると薄く、
ＭＩＭキャパシタ部や交差部のように下層配線が必要な
場所以外の配線は上層配線を用いて配線する。上層配線
は通常蒸着によって形成されている。
ＭＩＭキャパシタ部や交差部のように下層配線が必要な
場所以外の配線は上層配線を用いて配線する。上層配線
は通常蒸着によって形成されている。
【０００６】図３は一般的なマイクロ波低雑音増幅器の
ＲＦ等価回路例である。ここで、２０はガリウムひ素Ｆ
ＥＴ、２１、２２、２３はインダクタ、２４、２５はキ
ャパシタである。インダクタには図２のスパイラルイン
ダクタ６’、キャパシタには図２のＭＩＭキャパシタ
４’が用いられる。
ＲＦ等価回路例である。ここで、２０はガリウムひ素Ｆ
ＥＴ、２１、２２、２３はインダクタ、２４、２５はキ
ャパシタである。インダクタには図２のスパイラルイン
ダクタ６’、キャパシタには図２のＭＩＭキャパシタ
４’が用いられる。
【０００７】
【発明が解決しようとする課題】整合のとれた低雑音増
幅器においては、その雑音特性、利得特性は主としてＦ
ＥＴ（電界効果トランジスタ）の性能と整合回路での損
失で決定される。ＦＥＴの雑音特性は周波数が高くなる
ほど劣化し、近似的には周波数の一次関数となる。一
方、整合回路においては、周波数が低くなると大きなイ
ンダクタが必要となり、長い線路長が必要となる。線路
幅一定のとき、単位長あたりの損失が一定であるため、
その損失は周波数に反比例して減少する。従って、周波
数が１０ＧＨｚ程度以上の比較的高い場合、増幅器の雑
音特性はＦＥＴの性能によって決定される。一方、３Ｇ
Ｈｚ程度以下の比較的低い周波数においては、整合回路
での損失が支配的である。図４はこれを模式的に示して
いる。
幅器においては、その雑音特性、利得特性は主としてＦ
ＥＴ（電界効果トランジスタ）の性能と整合回路での損
失で決定される。ＦＥＴの雑音特性は周波数が高くなる
ほど劣化し、近似的には周波数の一次関数となる。一
方、整合回路においては、周波数が低くなると大きなイ
ンダクタが必要となり、長い線路長が必要となる。線路
幅一定のとき、単位長あたりの損失が一定であるため、
その損失は周波数に反比例して減少する。従って、周波
数が１０ＧＨｚ程度以上の比較的高い場合、増幅器の雑
音特性はＦＥＴの性能によって決定される。一方、３Ｇ
Ｈｚ程度以下の比較的低い周波数においては、整合回路
での損失が支配的である。図４はこれを模式的に示して
いる。
【０００８】以上のことより、比較的低い周波数帯にお
いて低雑音化を図るためには、線路の損失を小さくする
必要があった。特に、スパイラルインダクタは線路幅が
狭く、線路長の長い線路を渦巻き状に卷くためその損失
が問題となっていた。従来は上層配線の金属を厚くする
ことによって、その問題を解決していた。ところが、そ
のような構成においては、蒸着による厚膜化には限界が
あり、金属を厚く積むためのメッキ工程等が新たに必要
となり、製造工程の変更が必要となるという問題があっ
た。
いて低雑音化を図るためには、線路の損失を小さくする
必要があった。特に、スパイラルインダクタは線路幅が
狭く、線路長の長い線路を渦巻き状に卷くためその損失
が問題となっていた。従来は上層配線の金属を厚くする
ことによって、その問題を解決していた。ところが、そ
のような構成においては、蒸着による厚膜化には限界が
あり、金属を厚く積むためのメッキ工程等が新たに必要
となり、製造工程の変更が必要となるという問題があっ
た。
【０００９】本発明の目的は製造工程を変更することな
く低損失化が可能な伝送線路やインダクタを有するモノ
リシックマイクロ波集積回路を提供することにある。
く低損失化が可能な伝送線路やインダクタを有するモノ
リシックマイクロ波集積回路を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
め本発明のモノリシックマイクロ波集積回路は、複数の
配線層を上下に接触させて形成した伝送線路を有してい
る。また、本発明のモノリシックマイクロ波集積回路
は、複数の配線層を上下に接触させて形成したスパイラ
ルインダクタを有している。
め本発明のモノリシックマイクロ波集積回路は、複数の
配線層を上下に接触させて形成した伝送線路を有してい
る。また、本発明のモノリシックマイクロ波集積回路
は、複数の配線層を上下に接触させて形成したスパイラ
ルインダクタを有している。
【００１１】
【作用】このように本発明では、下層配線と上層配線を
重ね合わせることによって伝送線路の金属厚が増大す
る。そのため、伝送線路の低抵抗化を実現できる。しか
も、これを形成する製造工程は従来の工程と殆ど同一の
工程で済む。
重ね合わせることによって伝送線路の金属厚が増大す
る。そのため、伝送線路の低抵抗化を実現できる。しか
も、これを形成する製造工程は従来の工程と殆ど同一の
工程で済む。
【００１２】
【実施例】図１に本発明の実施例を示す。（ａ）は上か
ら見た図であり、（ｂ）は（ａ）のＡ−Ａ’断面図、
（ｃ）は（ａ）のＣ−Ｃ’断面図である。４’はＭＩＭ
キャパシタ、６’はスパイラルインダクタ、８’は伝送
線路である。図２の従来例に対し本実施例では、上層配
線６、８の直下に同一のパターンの下層配線１６、１８
を用いている。下層配線１６と上層配線６、下層配線１
８と上層配線８の間の誘電体膜はコンタクトホール形成
工程によって除去され、コンタクトホール１５、１７に
よって接続されており、該上層配線と下層配線は互いに
接触し、１つの配線層を形成している。（ｂ）に示した
ように、この配線層の金属厚は上層配線の金属厚と下層
配線の金属厚の和となり増加する。また、従来例におい
て上層配線と下層配線が必要とされていた場所に関して
は（ｃ）に示したように、その近傍において、下層配線
と上層配線を分離すればよい。
ら見た図であり、（ｂ）は（ａ）のＡ−Ａ’断面図、
（ｃ）は（ａ）のＣ−Ｃ’断面図である。４’はＭＩＭ
キャパシタ、６’はスパイラルインダクタ、８’は伝送
線路である。図２の従来例に対し本実施例では、上層配
線６、８の直下に同一のパターンの下層配線１６、１８
を用いている。下層配線１６と上層配線６、下層配線１
８と上層配線８の間の誘電体膜はコンタクトホール形成
工程によって除去され、コンタクトホール１５、１７に
よって接続されており、該上層配線と下層配線は互いに
接触し、１つの配線層を形成している。（ｂ）に示した
ように、この配線層の金属厚は上層配線の金属厚と下層
配線の金属厚の和となり増加する。また、従来例におい
て上層配線と下層配線が必要とされていた場所に関して
は（ｃ）に示したように、その近傍において、下層配線
と上層配線を分離すればよい。
【００１３】次表に従来のモノリシックマイクロ波集積
回路による増幅器と本発明で試作したモノリシックマイ
クロ波集積回路による１ＧＨｚ帯低雑音増幅器の特性を
比較する。
回路による増幅器と本発明で試作したモノリシックマイ
クロ波集積回路による１ＧＨｚ帯低雑音増幅器の特性を
比較する。
【００１４】 雑音指数（ｄＢ） 利得 従来例による増幅器 ３.０ １１.４ 本発明による増幅器 ２.７ １１.９
【００１５】従来例と本発明の回路はスパイラルインダ
クタ部分に本発明の構成を用いたか否かが異なるだけ
で、他は全く同一であって、同一ウエハ上に同一プロセ
スにより試作した数個の回路の平均により比較した結果
を上記表は示している。これから分かるように本発明に
よる増幅器においては１０％程度の低雑音化が実現され
ている。
クタ部分に本発明の構成を用いたか否かが異なるだけ
で、他は全く同一であって、同一ウエハ上に同一プロセ
スにより試作した数個の回路の平均により比較した結果
を上記表は示している。これから分かるように本発明に
よる増幅器においては１０％程度の低雑音化が実現され
ている。
【００１６】尚、本発明は低雑音増幅器だけでなく、高
出力増幅器等、線路の損失が問題となるＭＭＩＣすべて
に適用可能であることはいうまでもない。また図２の従
来例に関して説明した以外のプロセス、例えば上層配線
にメッキ工程を用いるプロセスや、エアブリッジ用に第
３の金属配線を用いるようなプロセスにおいても、本発
明に従って任意の２層以上の金属配線を重ねることによ
り製造工程を変更することなく、配線の厚膜化が可能で
ある。
出力増幅器等、線路の損失が問題となるＭＭＩＣすべて
に適用可能であることはいうまでもない。また図２の従
来例に関して説明した以外のプロセス、例えば上層配線
にメッキ工程を用いるプロセスや、エアブリッジ用に第
３の金属配線を用いるようなプロセスにおいても、本発
明に従って任意の２層以上の金属配線を重ねることによ
り製造工程を変更することなく、配線の厚膜化が可能で
ある。
【００１７】
【発明の効果】以上説明したように本発明によれば、配
線の厚膜化が可能となり、損失の少ない伝送線路をもっ
たモノリシックマイクロ波集積回路を実現することがで
きる。しかも、その形成は従来と同様な製造工程で行な
うことができる。
線の厚膜化が可能となり、損失の少ない伝送線路をもっ
たモノリシックマイクロ波集積回路を実現することがで
きる。しかも、その形成は従来と同様な製造工程で行な
うことができる。
【図１】本発明を実施したモノリシックマイクロ波集積
回路を示す図。
回路を示す図。
【図２】従来例を示す図。
【図３】低雑音増幅器のＲＦ部分の回路図。
【図４】従来例と本発明による低雑音増幅器の特性を比
較して示す図。
較して示す図。
１ グランド面 ２、１５、１７ コンタクトホール ３ ＭＩＭキャパシタの下地電極 ４ ＭＩＭキャパシタの上地電極 ４’ＭＩＭキャパシタ ５ 下層配線 ６ 上層配線 ６’スパイラルインダクタ ７ エアブリッジ配線 ８ 上層配線 ８’伝送線路 ９ ガリウムひ素基板 １０ 誘電体薄膜 １６ 下層配線スパイラルインダクタ １８ 下層配線伝送線路 ２０ ガリウムひ素電極 ２１、２２、２３ インダクタ ２４、２５ キャパシタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｐ 1/00 Ｚ Ｈ０３Ｆ 3/60 8522−5Ｊ
Claims (2)
- 【請求項１】複数の配線層を上下に接触させて形成した
伝送線路を有するモノリシックマイクロ波集積回路。 - 【請求項２】複数の配線層を上下に接触させて形成した
スパイラルインダクタを有するモノリシックマイクロ波
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102761A JPH05299905A (ja) | 1992-04-22 | 1992-04-22 | モノリシックマイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4102761A JPH05299905A (ja) | 1992-04-22 | 1992-04-22 | モノリシックマイクロ波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299905A true JPH05299905A (ja) | 1993-11-12 |
Family
ID=14336181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4102761A Pending JPH05299905A (ja) | 1992-04-22 | 1992-04-22 | モノリシックマイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299905A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768400B2 (en) * | 2000-04-20 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Microstrip line having a linear conductor layer with wider and narrower portions |
| JP2015517772A (ja) * | 2012-05-23 | 2015-06-22 | 中国▲電▼子科技集▲団▼公司第五十五研究所Ｃｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ．５５ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ | 直流信号とマイクロ波信号との交差配線の増幅回路 |
-
1992
- 1992-04-22 JP JP4102761A patent/JPH05299905A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768400B2 (en) * | 2000-04-20 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Microstrip line having a linear conductor layer with wider and narrower portions |
| JP2015517772A (ja) * | 2012-05-23 | 2015-06-22 | 中国▲電▼子科技集▲団▼公司第五十五研究所Ｃｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏｒｐｏｒａｔｉｏｎ Ｎｏ．５５ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ | 直流信号とマイクロ波信号との交差配線の増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036233B2 (ja) | 半導体装置およびその製造方法 | |
| US5352998A (en) | Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate | |
| US6424223B1 (en) | MMIC power amplifier with wirebond output matching circuit | |
| JP2000277693A (ja) | 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法 | |
| JPH0582736A (ja) | インダクタ | |
| US4547745A (en) | Composite amplifier with divider/combiner | |
| US5233313A (en) | High power field effect transistor amplifier | |
| US20020145175A1 (en) | Inductance element and semiconductor device | |
| JPS61274407A (ja) | 集積可能な、高周波数用の、広帯域性の、超直線性の増幅装置の製造方法 | |
| JPH08172161A (ja) | インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子 | |
| JPH05299905A (ja) | モノリシックマイクロ波集積回路 | |
| KR100240647B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| EP1014565A1 (en) | Low-noise amplifier stage with matching network | |
| JPH0661058A (ja) | 半導体集積回路装置 | |
| JPH08222695A (ja) | インダクタ素子及びその製造方法 | |
| JPH05308229A (ja) | マイクロ波低雑音増幅回路 | |
| US6800929B1 (en) | Semiconductor device | |
| JPH0645810A (ja) | マイクロ波増幅器及びその製造方法 | |
| JP2000306732A (ja) | インダクタおよびその製造方法 | |
| JP3077636B2 (ja) | モノリシックマイクロ波集積回路 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| JP3176730B2 (ja) | キャパシタの製法 | |
| JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
| KR102542136B1 (ko) | 피드백 구조를 포함하는 w-대역 증폭기 | |
| JP3224932B2 (ja) | 高周波回路 |