JPH05299410A - Etching mask pattern of dimension measuring cell - Google Patents

Etching mask pattern of dimension measuring cell

Info

Publication number
JPH05299410A
JPH05299410A JP12944892A JP12944892A JPH05299410A JP H05299410 A JPH05299410 A JP H05299410A JP 12944892 A JP12944892 A JP 12944892A JP 12944892 A JP12944892 A JP 12944892A JP H05299410 A JPH05299410 A JP H05299410A
Authority
JP
Japan
Prior art keywords
measuring cell
dimension measuring
etching mask
mask pattern
dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12944892A
Other languages
Japanese (ja)
Other versions
JP3128947B2 (en
Inventor
光治 ▲高▼儀
Mitsuharu Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP04129448A priority Critical patent/JP3128947B2/en
Publication of JPH05299410A publication Critical patent/JPH05299410A/en
Application granted granted Critical
Publication of JP3128947B2 publication Critical patent/JP3128947B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

PURPOSE:To make small the influences of microloading effects at etching and enhance monitor precision in a dimension measuring cell which is formed by etching by a method wherein an arrangement and member in etching patterns of the dimension measuring cell are not changed. CONSTITUTION:An etching mask pattern 11 of a dimension measuring cell is composed of line patterns 12 having three lines or more which are formed on a semiconductor substrate 1 and each of the line patterns 12 is arranged in parallel and in a row. Or, holes arranged as three rows three columns are provided in the mask patterns for etching which are formed on the semiconductor substrate 1. Or, etching mask patterns of two kinds of dimension measuring cell are continuously formed on the semiconductor substrate 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の寸法測定
セルを形成するのに用いる寸法測定セルのエッチングマ
スクパターンに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching mask pattern of a dimension measuring cell used for forming a dimension measuring cell of a semiconductor device.

【0002】[0002]

【従来の技術】図7のレイアウト図に示すように、従来
の半導体装置に形成される寸法測定セルのエッチングマ
スクパターン41は、半導体基板1に搭載される複数の
半導体装置2を区分するストリート3上に形成されてい
る。この寸法測定セルのエッチングマスクパターン41
は、素子形成領域(図示せず)に形成されるパターンの
設計寸法幅を有する1本の線パターンで形成されてい
る。
2. Description of the Related Art As shown in the layout diagram of FIG. 7, an etching mask pattern 41 of a dimension measuring cell formed in a conventional semiconductor device has a street 3 for dividing a plurality of semiconductor devices 2 mounted on a semiconductor substrate 1. Formed on. Etching mask pattern 41 of this dimension measuring cell
Are formed by one line pattern having a design dimension width of a pattern formed in an element formation region (not shown).

【0003】また図8のレイアウト図に示すように、従
来の半導体装置に形成される寸法測定セルのエッチング
マスクパターン51は、上記同様に半導体基板1に搭載
される複数の半導体素子2を区分するストリート3上に
形成されている。この寸法測定セルのエッチングマスク
パターン51は、マスクパターン52に、半導体装置2
の素子形成領域(図示せず)に形成される孔の設計寸法
と同等の寸法を有する1個の孔53を設けたものであ
る。
Further, as shown in the layout diagram of FIG. 8, the etching mask pattern 51 of the dimension measuring cell formed in the conventional semiconductor device divides a plurality of semiconductor elements 2 mounted on the semiconductor substrate 1 in the same manner as described above. It is formed on street 3. The etching mask pattern 51 of this dimension measuring cell is used as a mask pattern 52 for the semiconductor device 2
One hole 53 having the same size as the design size of the hole formed in the element forming region (not shown) is provided.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記構
成の線パターンよりなる寸法測定セルのエッチングマス
クパターンを用いたエッチングで寸法測定セルを形成し
た場合には、エッチング時のマイクロローディング効果
によって、寸法測定セルが素子形成領域内のパターン幅
よりも太く形成される。このため、寸法測定セルによっ
て、素子形成領域内のパターン幅を正確にモニターする
ことができない。
However, when the dimension measuring cell is formed by etching using the etching mask pattern of the dimension measuring cell having the line pattern having the above-mentioned structure, the dimension measuring cell is caused by the microloading effect at the time of etching. The cell is formed thicker than the pattern width in the element formation region. Therefore, the pattern width in the element formation region cannot be accurately monitored by the dimension measuring cell.

【0005】また上記構成の孔を設けた寸法測定セルの
エッチングマスクパターンを用いたエッチングで寸法測
定セルを形成した場合には、エッチング時のマイクロロ
ーディング効果によって、寸法測定セルの寸法測定用孔
が素子形成領域内の孔よりも大きく形成される。このた
め、寸法測定セルによって素子形成領域内の孔の大きさ
を正確にモニターすることができない。
When the dimension measuring cell is formed by etching using the etching mask pattern of the dimension measuring cell having the above-mentioned structure, the dimension measuring hole of the dimension measuring cell is formed by the microloading effect during etching. It is formed larger than the hole in the element formation region. Therefore, the size of the hole in the element formation region cannot be accurately monitored by the dimension measuring cell.

【0006】本発明は、マイクロローディング効果の影
響を受けない寸法測定セルのエッチングマスクパターン
を提供することを目的とする。
It is an object of the present invention to provide an etching mask pattern for a dimension measuring cell which is not affected by the microloading effect.

【0007】[0007]

【課題を解決するための手段】本発明は、上記目的を達
成するためになされたものである。すなわち、半導体基
板上に形成した3本以上の線パターンよりなり、各線パ
ターンを平行にかつ並列に配設したものである。または
半導体基板上に形成したエッチングマスクパターンに、
3行3列以上に配列した孔を設けたものである。あるい
は、上記2種類の寸法測定セルのエッチングマスクパタ
ーンを、半導体基板上に連続的に形成したものである。
The present invention has been made to achieve the above object. That is, it is composed of three or more line patterns formed on a semiconductor substrate, and the line patterns are arranged in parallel and in parallel. Or on the etching mask pattern formed on the semiconductor substrate,
The holes are arranged in three rows and three columns. Alternatively, the etching mask patterns of the above two types of dimension measuring cells are continuously formed on a semiconductor substrate.

【0008】[0008]

【作用】上記構成の寸法測定セルのエッチングマスクパ
ターンでは、線パターンを平行にかつ3本以上配設した
ことにより、少なくとも中央部に配設した線パターンを
エッチングマスクにして形成される寸法測定セルの線パ
ターンはマイクロローディング効果の影響を受けない。
したがって、寸法測定セルの中央部に配設した線パター
ンの寸法と素子形成領域内に形成される線パターンの寸
法との差異はほとんどなくなる。このため、寸法測定セ
ルによって素子形成領域内のパターン寸法は正確にモニ
ターされる。
In the etching mask pattern of the dimension measuring cell having the above structure, three or more line patterns are arranged in parallel, so that the dimension measuring cell formed by using the line pattern arranged at least in the central portion as an etching mask. Line patterns are not affected by the microloading effect.
Therefore, there is almost no difference between the dimension of the line pattern arranged in the center of the dimension measuring cell and the dimension of the line pattern formed in the element formation region. Therefore, the dimension of the pattern in the element formation region is accurately monitored by the dimension measuring cell.

【0009】上記構成の寸法測定セルのエッチングマス
クパターンでは、3行3列以上に配列した孔を設けたこ
とにより、エッチングによって少なくとも中央部に配列
した孔で形成される寸法測定用孔は、マイクロローディ
ング効果の影響を受けない。したがって、寸法測定セル
の中央部に配列した寸法測定用孔の寸法と素子形成領域
内に形成される孔の寸法との差異はほとんどなくなる。
このため、寸法測定セルによって素子形成領域内の孔の
寸法は正確にモニターされる。
In the etching mask pattern of the dimension measuring cell having the above structure, since the holes arranged in 3 rows and 3 columns are provided, the dimension measuring holes formed at least in the central portion by etching are microscopic. Not affected by loading effect. Therefore, there is almost no difference between the size of the size measuring holes arranged in the center of the size measuring cell and the size of the holes formed in the element forming region.
Therefore, the dimension measuring cell accurately monitors the dimension of the hole in the element formation region.

【0010】また平行に3本以上配列した線パターンよ
りなる寸法測定セルのエッチングマスクパターンと、3
行3列以上配列した孔を設けた寸法測定セルのエッチン
グマスクパターンとを連続的に設けた寸法測定セルのエ
ッチングマスクパターンを用いて、エッチングをおこな
った場合には、寸法測定用線パターンと寸法測定用孔と
を備えた寸法測定セルが形成される。この結果、半導体
装置の素子形成領域内に形成される線パターンや孔の各
寸法のモニターが、一つの寸法測定セルによって成され
る。
Further, an etching mask pattern of a dimension measuring cell comprising three or more line patterns arranged in parallel and three
When etching is performed using the etching mask pattern of the dimension measurement cell in which the holes are arranged in three or more rows and the etching mask pattern of the dimension measurement cell is continuously provided, the dimension measurement line pattern and the dimension are measured. A dimension measuring cell is formed with measuring holes. As a result, one dimension measuring cell monitors each dimension of the line pattern and holes formed in the element formation region of the semiconductor device.

【0011】[0011]

【実施例】本発明の第1の実施例を、図1のレイアウト
図により説明する。図に示すように、半導体基板1に形
成される半導体装置2を区分するストリート3上には、
寸法測定セルのエッチングマスクパターン11が形成さ
れている。この寸法測定セルのエッチングマスクパター
ン11は、例えば5本の線パターン12を平行にかつ等
間隔に配列してなる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to the layout diagram of FIG. As shown in the figure, on the streets 3 that divide the semiconductor device 2 formed on the semiconductor substrate 1,
An etching mask pattern 11 of the dimension measurement cell is formed. The etching mask pattern 11 of this dimension measuring cell is formed by arranging, for example, five line patterns 12 in parallel and at equal intervals.

【0012】上記説明では、寸法測定セルのエッチング
マスクパターン11をストリート3上に形成したが、例
えば半導体装置2内の素子形成領域のスペース部分(図
示せず)に形成することも可能である。また線パターン
12は3本以上であればその本数は問わない。
Although the etching mask pattern 11 of the dimension measuring cell is formed on the street 3 in the above description, it may be formed on the space portion (not shown) of the element forming region in the semiconductor device 2, for example. The number of line patterns 12 is not limited as long as it is three or more.

【0013】上記構成の寸法測定セルのエッチングマス
クパターン11を用いて、図2に示すように、半導体基
板1上に形成されている被エッチング膜4をエッチング
した場合には、被エッチング膜4の2点鎖線で示す部分
が除去されて寸法測定セル13が形成される。この寸法
測定セル13は、例えば5本の線パターン14よりな
る。上記線パターン14のうち、両側の線パターン14
a,14eはマイクロローディング効果の影響を受けて
線幅が太くなるが、中央部の線パターン14(14c)
はマイクロローディング効果の影響を受けなくなる。し
たがって、線パターン14cの寸法と素子形成領域内に
形成される線パターン(図示せず)の寸法との差異がほ
とんどなくなる。このため、寸法測定セル13の線パタ
ーン14cによって素子形成領域内のパターン寸法は正
確にモニターされる。
As shown in FIG. 2, when the etching target film 4 formed on the semiconductor substrate 1 is etched by using the etching mask pattern 11 of the dimension measuring cell having the above-described structure, the etching target film 4 of the etching target film 4 is etched. The dimension measurement cell 13 is formed by removing the portion indicated by the chain double-dashed line. The dimension measuring cell 13 is composed of, for example, five line patterns 14. Line patterns 14 on both sides of the line pattern 14
The line widths of a and 14e become thicker due to the influence of the microloading effect, but the line pattern 14 (14c) in the central portion
Are not affected by the microloading effect. Therefore, there is almost no difference between the size of the line pattern 14c and the size of the line pattern (not shown) formed in the element formation region. Therefore, the line pattern 14c of the dimension measuring cell 13 accurately monitors the pattern dimension in the element formation region.

【0014】上記寸法測定セルのエッチングマスクパタ
ーン11を用いて形成される寸法測定セル13では、線
パターン14間のスペース部分15で、半導体装置
(2)の素子形成領域に形成される線パターン(図示せ
ず)間のスペースの寸法をモニターすることも可能であ
る。
In the dimension measuring cell 13 formed by using the etching mask pattern 11 of the dimension measuring cell, the line pattern (formed in the element forming region of the semiconductor device (2) is formed in the space portion 15 between the line patterns 14. It is also possible to monitor the size of the space between (not shown).

【0015】上記寸法測定セルのエッチングマスクパタ
ーン11は、半導体装置(2)の素子形成領域内に形成
されるパターン(図示せず)と同時に形成される。通
常、寸法測定セルのエッチングマスクパターン11は、
通常レジストで形成される。このレジストは、ポジ型レ
ジストまたはネガ型レジストを問わない。また寸法測定
セルのエッチングマスクパターン11を形成する方法
は、通常のホトリソグラフィー法または電子線直接描画
法等の形成手段を問わない。
The etching mask pattern 11 of the dimension measuring cell is formed simultaneously with a pattern (not shown) formed in the element forming region of the semiconductor device (2). Usually, the etching mask pattern 11 of the dimension measurement cell is
Usually formed of resist. This resist may be a positive resist or a negative resist. The method for forming the etching mask pattern 11 of the dimension measurement cell may be any ordinary photolithography method or electron beam direct writing method.

【0016】次に第2の実施例を図3のレイアウト図に
より説明する。図に示すように、半導体基板1に形成さ
れる半導体装置2を区分するストリート3上には、寸法
測定セルのエッチングマスクパターン21が形成されて
いる。この寸法測定セルのエッチングマスクパターン2
1は、マスクパターン22に、例えば5行5列に配列し
た孔23を設けたものである。
Next, a second embodiment will be described with reference to the layout diagram of FIG. As shown in the drawing, an etching mask pattern 21 of a dimension measuring cell is formed on the street 3 that divides the semiconductor device 2 formed on the semiconductor substrate 1. Etching mask pattern 2 for this dimension measurement cell
In No. 1, the mask pattern 22 is provided with holes 23 arranged in, for example, 5 rows and 5 columns.

【0017】上記説明では、寸法測定セルのエッチング
マスクパターン21をストリート3上に形成したが、例
えば半導体装置2内の素子形成領域のスペース部分(図
示せず)に形成することも可能である。また孔23を5
行5列に設けたが、孔23の配列数は、3行3列以上で
あればその配列数は問わない。
Although the etching mask pattern 21 of the dimension measuring cell is formed on the street 3 in the above description, it may be formed on the space portion (not shown) of the element forming region in the semiconductor device 2, for example. In addition, the hole 23
Although the holes 23 are provided in 5 rows, the number of the holes 23 arranged is not limited as long as it is 3 rows and 3 columns or more.

【0018】上記構成の寸法測定セルのエッチングマス
クパターン21を用いて、図4に示すように、半導体基
板1上に形成されている被エッチング膜4をエッチング
した場合には、被エッチング膜4の2点鎖線で示す部分
が除去されて、被エッチング膜4よりなる寸法測定セル
24が形成される。この寸法測定セル24の寸法測定用
孔25のうちの少なくとも中央部に配列した寸法測定用
孔25(25c)は、マイクロローディング効果の影響
を受けにくくなる。したがって、寸法測定用孔25cの
寸法と素子形成領域内に形成される孔(図示せず)の寸
法との差異がほとんどなくなる。このため、寸法測定セ
ル24の寸法測定用孔25cによって素子形成領域内の
孔の寸法は正確にモニターされる。
As shown in FIG. 4, when the etching target film 4 formed on the semiconductor substrate 1 is etched using the etching mask pattern 21 of the dimension measuring cell having the above structure, the etching target film 4 of the etching target film 4 is etched. The portion indicated by the chain double-dashed line is removed, and the dimension measuring cell 24 made of the film to be etched 4 is formed. Of the dimension measuring holes 25 of the dimension measuring cell 24, the dimension measuring holes 25 (25c) arranged in at least the central portion are less susceptible to the microloading effect. Therefore, there is almost no difference between the size of the size measuring hole 25c and the size of the hole (not shown) formed in the element formation region. Therefore, the size of the hole in the element formation region is accurately monitored by the size measuring hole 25c of the size measuring cell 24.

【0019】上記寸法測定セルのエッチングマスクパタ
ーン21は、半導体装置(2)内に形成されるパターン
(図示せず)と同時に形成される。通常、寸法測定セル
のエッチングマスクパターン21は、通常レジストで形
成される。このレジストは、ポジ型レジストまたはネガ
型レジストを問わない。また寸法測定セルのエッチング
マスクパターン21を形成する方法は、通常のホトリソ
グラフィー法または電子線直接描画法等の形成手段を問
わない。
The etching mask pattern 21 of the dimension measuring cell is formed simultaneously with a pattern (not shown) formed in the semiconductor device (2). Usually, the etching mask pattern 21 of the dimension measurement cell is usually formed of a resist. This resist may be a positive resist or a negative resist. The method for forming the etching mask pattern 21 of the dimension measuring cell may be any ordinary photolithography method or electron beam direct writing method.

【0020】次に第3の実施例を図5のレイアウト図に
より説明する。図では、前記第1,第2の実施例で説明
した構成部品と同様の構成部品には同一符号を付す。
Next, a third embodiment will be described with reference to the layout diagram of FIG. In the figure, the same components as those described in the first and second embodiments are designated by the same reference numerals.

【0021】図に示すように、半導体基板1に形成され
る半導体装置2を区分するストリート3上に、寸法測定
セルのエッチングマスクパターン31は、前記第1の実
施例で説明した寸法測定セルのエッチングマスクパター
ン11と前記第2の実施例で説明した寸法測定セルのエ
ッチングマスクパターン21とを連続的に形成したもの
である。すなわち、上記寸法測定セルのエッチングマス
クパターン31は、例えば平行に配設した5本の線パタ
ーン12と、各線パターン12に接続するマスクパター
ン22とよりなる。このマスクパターン22には、例え
ば5行5列に配列した孔23が設けられている。
As shown in the drawing, the etching mask pattern 31 of the dimension measuring cell is formed on the street 3 which divides the semiconductor device 2 formed on the semiconductor substrate 1 into the dimension measuring cell described in the first embodiment. The etching mask pattern 11 and the etching mask pattern 21 of the dimension measuring cell described in the second embodiment are continuously formed. That is, the etching mask pattern 31 of the dimension measuring cell is composed of, for example, five line patterns 12 arranged in parallel and a mask pattern 22 connected to each line pattern 12. The mask pattern 22 is provided with holes 23 arranged in, for example, 5 rows and 5 columns.

【0022】上記構成の寸法測定セルのエッチングマス
クパターン31を用いて、図6に示すように、半導体基
板1上に形成されている被エッチング膜4をエッチング
した場合には、第1に実施例で説明したと同様に、被エ
ッチング膜4の2点鎖線で示す部分が除去されて、被エ
ッチング膜4よりなる寸法測定セル32が形成される。
この寸法測定セル32の線パターン14のうち、両側に
配列した線パターン(図示せず)はマイクロローディン
グ効果の影響を受けて線幅が太くなるが、中央部に配列
した線パターン14(14c)はマイクロローディング
効果の影響を受けない。したがって、線パターン14c
の寸法と、半導体装置(2)の素子形成領域内に形成さ
れる線パターン(図示せず)の寸法との差異がほとんど
なくなる。
When the etching target film 4 formed on the semiconductor substrate 1 is etched as shown in FIG. 6 using the etching mask pattern 31 of the dimension measuring cell having the above-mentioned structure, the first embodiment In the same manner as described above, the portion indicated by the chain double-dashed line of the film-to-be-etched 4 is removed to form the dimension measuring cell 32 made of the film-to-be-etched 4.
The line pattern (not shown) arranged on both sides of the line pattern 14 of the dimension measuring cell 32 has a large line width due to the influence of the microloading effect, but the line pattern 14 (14c) arranged in the central portion. Are not affected by the microloading effect. Therefore, the line pattern 14c
And the dimension of the line pattern (not shown) formed in the element formation region of the semiconductor device (2) are almost eliminated.

【0023】また第2に実施例で説明したと同様に、寸
法測定セル32の寸法測定用孔25のうちの中央に配列
されている寸法測定用孔25(25c)もマイクロロー
ディング効果の影響を受けない。したがって、寸法測定
用孔25cの寸法と、半導体装置(2)の素子形成領域
内に形成される孔(図示せず)の寸法との差異もほとん
どなくなる。このため、寸法測定セル32によって、半
導体装置(2)の素子形成領域内の線パターンの寸法ま
たは孔の寸法は正確にモニターされる。
Further, as described in the second embodiment, the dimension measuring hole 25 (25c) arranged in the center among the dimension measuring holes 25 of the dimension measuring cell 32 is also affected by the microloading effect. I do not receive it. Therefore, there is almost no difference between the size of the size measuring hole 25c and the size of the hole (not shown) formed in the element formation region of the semiconductor device (2). Therefore, the dimension measuring cell 32 accurately monitors the dimension of the line pattern or the dimension of the hole in the element formation region of the semiconductor device (2).

【0024】上記寸法測定セルのエッチングマスクパタ
ーン31は、半導体装置2内の素子形成領域内に形成さ
れるパターン(図示せず)と同時に形成される。通常、
寸法測定セルのエッチングマスクパターン31は、通常
レジストで形成される。このレジストは、ポジ型レジス
トまたはネガ型レジストを問わない。また寸法測定セル
のエッチングマスクパターン31を形成する方法は、通
常のホトリソグラフィー法または電子線直接描画法等の
形成手段を問わない。
The etching mask pattern 31 of the dimension measuring cell is formed at the same time as a pattern (not shown) formed in the element forming region in the semiconductor device 2. Normal,
The etching mask pattern 31 of the dimension measurement cell is usually formed of a resist. This resist may be a positive resist or a negative resist. The method for forming the etching mask pattern 31 of the dimension measuring cell may be any ordinary photolithography method or electron beam direct writing method.

【0025】[0025]

【発明の効果】以上、説明したように請求項1の発明に
よれば、線パターンを平行にかつ3本以上配設したこと
により、中央部に配設した線パターンをエッチングマス
クにして形成される寸法測定セルの線パターンはマイク
ロローディング効果の影響を受けない。したがって、素
子形成領域内に形成される線パターンの寸法を正確にモ
ニターすることが可能になる。よって、半導体素子の品
質管理を正確に行うことができる。
As described above, according to the first aspect of the present invention, by arranging three or more line patterns in parallel, the line pattern arranged in the central portion is used as an etching mask. The line pattern of the dimensioning cell is not affected by the microloading effect. Therefore, it becomes possible to accurately monitor the dimension of the line pattern formed in the element formation region. Therefore, the quality control of the semiconductor element can be accurately performed.

【0026】また請求項2の発明によれば、3行3列以
上に配列した孔を設けたことにより、エッチングによっ
て中央部に配列した孔で形成される寸法測定セルの寸法
測定用孔は、マイクロローディング効果の影響を受けな
い。したがって、素子形成領域内に形成される孔の寸法
を正確にモニターすることが可能になる。よって、半導
体素子の品質管理を正確に行うことができる。
According to the second aspect of the present invention, since the holes arranged in three rows and three columns are provided, the size measuring hole of the size measuring cell formed by the holes arranged in the central portion by etching is: Not affected by microloading effect. Therefore, it becomes possible to accurately monitor the size of the hole formed in the element formation region. Therefore, the quality control of the semiconductor element can be accurately performed.

【0027】また請求項3の発明によれば、平行に3本
以上配列した線パターンよりなる寸法測定セルのエッチ
ングマスクパターンと、3行3列以上配列した孔を設け
た寸法測定セルのエッチングマスクパターンとを連続的
に形成したことにより、エッチングによって形成される
寸法測定セルによって、素子形成領域内に形成される線
パターンの寸法と孔の寸法とを同時にモニターすること
ができる。
According to the third aspect of the present invention, the etching mask pattern of the dimension measuring cell is formed of a line pattern in which three or more lines are arranged in parallel, and the etching mask of the dimension measuring cell in which holes are arranged in three rows and three columns. By continuously forming the pattern, the dimension measuring cell formed by etching can simultaneously monitor the dimension of the line pattern and the dimension of the hole formed in the element formation region.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施例のレイアウト図である。FIG. 1 is a layout diagram of a first embodiment.

【図2】第1の実施例の作用の説明図である。FIG. 2 is an explanatory diagram of an operation of the first embodiment.

【図3】第2の実施例のレイアウト図である。FIG. 3 is a layout diagram of a second embodiment.

【図4】第2の実施例の作用の説明図である。FIG. 4 is an explanatory view of the operation of the second embodiment.

【図5】第3の実施例のレイアウト図である。FIG. 5 is a layout diagram of a third embodiment.

【図6】第3の実施例の作用の説明図である。FIG. 6 is an explanatory view of the operation of the third embodiment.

【図7】従来例のレイアウト図である。FIG. 7 is a layout diagram of a conventional example.

【図8】別の従来例のレイアウト図である。FIG. 8 is a layout diagram of another conventional example.

【符号の説明】[Explanation of symbols]

1 半導体基板 11 寸法測定セルのエッチングマスクパターン 12 線パターン 21 寸法測定セルのエッチングマスクパターン 23 孔 31 寸法測定セルのエッチングマスクパターン DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 11 Etching mask pattern of dimension measuring cell 12 Line pattern 21 Etching mask pattern of dimension measuring cell 23 Hole 31 Etching mask pattern of dimension measuring cell

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成した3本以上の線パ
ターンよりなり、各線パターンを平行にかつ並列に配設
したことを特徴とする寸法測定セルのエッチングマスク
パターン。
1. An etching mask pattern for a dimension measuring cell, which comprises three or more line patterns formed on a semiconductor substrate, each line pattern being arranged in parallel and in parallel.
【請求項2】 半導体基板上に形成したエッチングマス
クパターンに、3行3列以上に配列した孔を設けたこと
を特徴とする寸法測定セルのエッチングマスクパター
ン。
2. An etching mask pattern for a dimension measuring cell, characterized in that the etching mask pattern formed on a semiconductor substrate is provided with holes arranged in three rows and three columns.
【請求項3】 請求項1記載の寸法測定セルのエッチン
グマスクパターンと請求項2記載の寸法測定セルのエッ
チングマスクパターンとを、半導体基板上に連続的に形
成したことを特徴とする寸法測定セルのエッチングマス
クパターン。
3. A dimension measuring cell, wherein the etching mask pattern of the dimension measuring cell according to claim 1 and the etching mask pattern of the dimension measuring cell according to claim 2 are continuously formed on a semiconductor substrate. Etching mask pattern.
JP04129448A 1992-04-21 1992-04-21 Etching mask pattern for dimension measurement cell Expired - Fee Related JP3128947B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04129448A JP3128947B2 (en) 1992-04-21 1992-04-21 Etching mask pattern for dimension measurement cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04129448A JP3128947B2 (en) 1992-04-21 1992-04-21 Etching mask pattern for dimension measurement cell

Publications (2)

Publication Number Publication Date
JPH05299410A true JPH05299410A (en) 1993-11-12
JP3128947B2 JP3128947B2 (en) 2001-01-29

Family

ID=15009732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04129448A Expired - Fee Related JP3128947B2 (en) 1992-04-21 1992-04-21 Etching mask pattern for dimension measurement cell

Country Status (1)

Country Link
JP (1) JP3128947B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792673A (en) * 1995-01-31 1998-08-11 Yamaha Corporation Monitoring of eching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792673A (en) * 1995-01-31 1998-08-11 Yamaha Corporation Monitoring of eching

Also Published As

Publication number Publication date
JP3128947B2 (en) 2001-01-29

Similar Documents

Publication Publication Date Title
US6262435B1 (en) Etch bias distribution across semiconductor wafer
JPS6366934A (en) Manufacture of semiconductor integrated circuit device using check pattern
US6566041B2 (en) Photomask and pattern forming method used in a thermal flow process and semiconductor integrated circuit fabricated using the thermal flow process
JP2001337440A (en) Pattern designing method of semiconductor integrated circuit, photomask and semiconductor device
JPH05299410A (en) Etching mask pattern of dimension measuring cell
US5709970A (en) Mask having a pattern for detecting illuminance nonuniformity
JP4615168B2 (en) Semiconductor manufacturing method
JP2000010254A (en) Halftone type phase shift mask and method for measuring misalignment measurement mark
KR100192928B1 (en) Open bit line semiconductor device
US5516605A (en) Photo mask provided with development rate measuring pattern and method for measuring development rate uniformity
CN111508825B (en) Device offset monitoring method, semiconductor device and manufacturing method thereof
TWI817438B (en) Overlay mark
US5817437A (en) Method for detecting phase error of a phase shift mask
US20230378082A1 (en) Overlay mark
JPS62194628A (en) Manufacture of semiconductor device
JP2853471B2 (en) Method for manufacturing semiconductor integrated circuit device
KR20070038301A (en) Mark for measuring overlay
KR100303799B1 (en) Mask pattern for semiconductor device
JPH02291142A (en) Manufacture of semiconductor integrated circuit device
KR100329772B1 (en) Reticle having dummy pattern for monitoring focus level
KR940004993B1 (en) Photo and etch bias measurement display apparatus
JPH05152183A (en) Size measuring method for semiconductor device
KR20000031110A (en) Exposure mask
JPH01126651A (en) Photomask
CN113517259A (en) Alignment mark structure

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees