KR20070038301A - Mark for measuring overlay - Google Patents

Mark for measuring overlay Download PDF

Info

Publication number
KR20070038301A
KR20070038301A KR1020050093480A KR20050093480A KR20070038301A KR 20070038301 A KR20070038301 A KR 20070038301A KR 1020050093480 A KR1020050093480 A KR 1020050093480A KR 20050093480 A KR20050093480 A KR 20050093480A KR 20070038301 A KR20070038301 A KR 20070038301A
Authority
KR
South Korea
Prior art keywords
pattern
overlay measurement
measurement mark
overlay
present
Prior art date
Application number
KR1020050093480A
Other languages
Korean (ko)
Inventor
이성권
김명옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050093480A priority Critical patent/KR20070038301A/en
Publication of KR20070038301A publication Critical patent/KR20070038301A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 제조공정 중 포토레지스트 공정에 있어서 리버스 마이크로 로딩 현상에 의한 오버레이 측정오류를 방지하여 소자의 수율을 증대시킬 수 있는 오버레이 측정마크를 제공하기 위한 것으로, 이를 위해 본 발명은 박스형 제1 패턴과, 상기 제1 패턴 내에 서로 일정 간격으로 이격되어 형성된 복수의 제2 패턴을 포함하는 오버레이 측정마크를 제공한다. The present invention is to provide an overlay measurement mark that can increase the yield of the device by preventing the overlay measurement error due to reverse micro loading phenomenon in the photoresist process of the semiconductor device manufacturing process, the present invention for this purpose Provided is an overlay measurement mark including one pattern and a plurality of second patterns spaced apart from each other in the first pattern at a predetermined interval.

반도체 소자, 포토리소그래피 공정, 노광공정, 오버레이 측정마크, 리버스 마이크로 로딩 Semiconductor device, photolithography process, exposure process, overlay measurement mark, reverse micro loading

Description

오버레이 측정마크{MARK FOR MEASURING OVERLAY}Overlay Metrics {MARK FOR MEASURING OVERLAY}

도 1a 및 도 1b는 종래기술에 따른 오버레이 측정마크를 도시한 도면.1A and 1B illustrate overlay measurement marks according to the prior art;

도 2는 본 발명의 실시예1에 따른 오버레이 측정마크를 도시한 도면.2 is a view showing an overlay measurement mark according to Embodiment 1 of the present invention;

도 3은 본 발명의 실시예2에 따른 오버레이 측정마크를 도시한 도면.3 is a view showing an overlay measurement mark according to Embodiment 2 of the present invention;

도 4는 본 발명의 실시예3에 따른 오버레이 측정마크를 도시한 도면.4 is a diagram showing overlay measurement marks according to Embodiment 3 of the present invention;

<도면의 주요 부분에 대한 부호의 설명>   <Explanation of symbols for the main parts of the drawings>

10, 110, 210, 310 : 오버레이 측정마크10, 110, 210, 310: overlay measurement mark

110a, 210a, 310 : 제1 패턴110a, 210a, 310: first pattern

110b, 210b, 310b : 제2 패턴110b, 210b, 310b: second pattern

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자의 제조공정 중 웨이퍼(wafer) 상에 형성된 막을 패터닝(patterning)하여 소정의 패턴(pattern)을 형 성하기 위한 포토리소그래피(photolithography) 공정에 있어서, 패턴의 오버레이 정렬(overlay alignment)을 측정하기 위한 오버레이 측정마크(mark)에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and in particular, in a photolithography process for forming a predetermined pattern by patterning a film formed on a wafer during a semiconductor device manufacturing process, An overlay measurement mark for measuring the overlay alignment of a.

반도체 소자의 제조공정 중 포토리소그래피 공정은 일련의 반도체 소자의 제조공정을 통해 형성된 반도체 구조물층 상부에 포토레지스트(photoresist)를 도포한 후 포토 마스크(photo mask)를 이용한 노광공정 및 현상공정을 순차적으로 실시하여 마스크를 형성하고, 이렇게 형성된 마스크를 이용한 식각공정을 실시하여 웨이퍼 상에 형성된 막을 패터닝하여 원하는 패턴으로 형성하는 과정으로 이루어진다. The photolithography process of the semiconductor device manufacturing process sequentially applies a photoresist on a semiconductor structure layer formed through a series of semiconductor device manufacturing processes, and then sequentially performs an exposure process and a development process using a photo mask. And forming a mask, and performing an etching process using the thus formed mask to pattern the film formed on the wafer to form a desired pattern.

이중, 노광공정은 스텝퍼(stepper) 또는 스캐너(scanner)와 같은 노광장치를 이용하여 실시한다. 이때, 노광장치에 메이커(maker) 별로 장착된 센서를 이용하여 전(前) 패턴의 오버레이 측정마크를 센싱하고, 이를 통해 전 공정의 정렬 상태를 인식한 후 포토 마스크를 이용해서 노광한다. 이와 같은 방법으로 형성되는 회로 패턴 중 후속 패턴이 정확히 형성되기 위해서는 그 이전 패턴이 정확히 형성되어야 한다. Among these, the exposure process is carried out using an exposure apparatus such as a stepper or scanner. At this time, the overlay measurement mark of the previous pattern is sensed using a sensor mounted for each maker in the exposure apparatus, and through this, the alignment state of the entire process is recognized and then exposed using a photo mask. In order for the subsequent pattern to be formed accurately among the circuit patterns formed in this manner, the previous pattern must be formed correctly.

도 1a 및 도 1b는 종래기술에 따른 오버레이 측정마크를 설명하기 위하여 도시한 도면이다. 1A and 1B are diagrams for explaining an overlay measurement mark according to the prior art.

도 1a 및 도 1b에 도시된 바와 같이, 종래기술에 따른 오버레이 측정마크(10)는 넓은 폭을 갖는 4개의 바(bar)가 서로 연결되어 사각형의 박스 형태로 이루어진다. 이러한 오버레이 측정마크(10)는 웨이퍼를 다수의 메인 칩으로 분리시키기 위한 스크라이브 라인(scribe line)에 그려지며, 보통 웨이퍼의 전(前) 공정의 패턴과 마스크 상의 현 공정의 패턴을 정렬하는데 이용된다. 여기서, 오버레이 측정마크(10)가 형성되는 지역은 식각에 노출되어지는 영역이고, 그 외지역은 포토레지스트에 의해 덮혀지는 영역이다. 1A and 1B, the overlay measurement mark 10 according to the related art has four bars having a wide width connected to each other to form a rectangular box. This overlay measurement mark 10 is drawn on a scribe line to separate the wafer into multiple main chips, and is usually used to align the pattern of the wafer's preprocess with the pattern of the current process on the mask. . Here, the area where the overlay measurement mark 10 is formed is an area exposed to etching, and the other area is an area covered by the photoresist.

이와 같은 오버레이 측정마크를 이용하여 현 공정 단계에서 형성된 패턴, 즉 포토레지스트 패턴과 전 공정 단계에서 웨이퍼 상에 형성되어 있는 패턴 사이에 정확한 오버레이 정렬이 이루어졌는지를 확인한다. 이러한 오버레이 정렬 확인은 오버레 장비에서 이루어지며, 전 공정과 현 공정의 정렬이 제대로 이루어지지 않은 경우 웨이퍼를 재작업(rework)하여 노광 및 현상공정을 다시 진행한다. 이때, 오버레이 장비에서 센싱된 오버레이 측정마크의 보정값이 노광장비에 입력되어 재 노광이 실시된다. This overlay measurement mark is used to determine whether the correct overlay alignment is made between the pattern formed in the current process step, that is, the photoresist pattern and the pattern formed on the wafer in the previous process step. This overlay alignment check is performed in the overlay equipment, and if the alignment between the previous process and the current process is not properly performed, the wafer is reworked to perform the exposure and development process again. At this time, the correction value of the overlay measurement mark sensed by the overlay equipment is input to the exposure equipment to perform re-exposure.

그러나, 종래기술에 따른 오버레이 측정마크는 비교적 넓은 폭을 갖는 바가 서로 연결된 사각형의 박스 형태로 이루어짐에 따라 전 공정의 패턴이 식각공정 중 발생된 과다한 폴리머(polymer)에 의해 발생된 리버스 마이크로 로딩(reverse micro loading) 현상이 발생되고, 이러한 리버스 마이크로 로딩 현상으로 인해 오버레이 측정마크의 넓은 폭을 갖는 부분이 정상적으로 식각되지 않아 이전의 포토리소그래피 공정에서 생성된 오버레이 측정마크를 후속 포토리소그래피 공정에서 생성된 오버레이 측정마크로 인식할 수가 없어 오버레이를 측정하는데 많은 어려움이 야기된다.However, the overlay measurement mark according to the prior art has a relatively wide width bar formed in the form of a rectangular box connected to each other, the reverse micro-loading (reverse) generated by the excessive polymer (polymer) generated during the etching process of the entire process pattern micro loading), and the reverse micro loading phenomenon causes the wide measurement of the overlay measurement mark not to be etched normally. Since it cannot be recognized as a mark, it causes a lot of difficulties in measuring the overlay.

한편, 상기 리버스 마이크로 로딩 현상은 마이크로 로딩(micro loading) 현 상의 반대 현상으로서 마이크로 로딩 현상은 좁은 패턴을 갖는 경우에 그 크기가 감소함에 따라 식각속도가 감소하여 과소식각되는 현상을 말한다. 이에 반하여, 리버스 마이크로 로딩 현상은 좁은 패턴에 비해 넓은 패턴에서 식각속도가 급격히 감소하는 현상이다. 이러한 리버스 마이크로 로딩 현상은 폴리머가 많이 발생되는 프로세스, 즉 폴리머 리치 프로세스(polymer rich process), 예컨대 C4F6, C5F8 등과 같은 식각기체에 CH2F2, CHF3 등과 같은 식각기체를 사용하여 SAC(Self Align Contact) 식각공정 또는 딥 콘택홀(deep contact hole) 식각공정시 주로 발생되는 현상으로서, 소자의 집적도가 증대됨에 따라 심화되는 대표적인 현상 중의 하나이다. On the other hand, the reverse micro-loading phenomenon is the opposite phenomenon of the micro loading phenomenon (micro loading phenomenon) refers to a phenomenon in which the etching speed decreases as the size of the micro loading phenomenon decreases when the narrow pattern has a small pattern. In contrast, the reverse micro loading phenomenon is a phenomenon in which the etching speed decreases rapidly in a wide pattern compared to a narrow pattern. This reverse micro loading phenomenon is a process that generates a lot of polymer, that is, a polymer rich process (polymer rich process, such as C 4 F 6 , C 5 F 8 Etch gas such as CH 2 F 2 , CHF 3 etc. This is a phenomenon mainly occurring during a SAC (Self Align Contact) etching process or a deep contact hole etching process, and it is one of the typical phenomena that deepens as the integration degree of the device increases.

따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 반도체 소자의 제조공정 중 포토레지스트 공정에 있어서 리버스 마이크로 로딩 현상에 의한 오버레이 측정오류를 방지하여 소자의 수율을 증대시킬 수 있는 오버레이 측정마크를 제공하는데 그 목적이 있다. Accordingly, the present invention has been made to solve the above problems, overlay measurement mark that can increase the yield of the device by preventing the overlay measurement error due to reverse micro loading phenomenon in the photoresist process of the semiconductor device manufacturing process The purpose is to provide.

상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 박스형 제1 패턴과, 상기 제1 패턴 내에 서로 일정 간격으로 이격되어 형성된 복수의 제2 패턴을 포함 하는 오버레이 측정마크를 제공한다. According to an aspect of the present invention, there is provided an overlay measurement mark including a box-shaped first pattern and a plurality of second patterns spaced apart from each other by a predetermined interval in the first pattern.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 2는 본 발명의 실시예1에 따른 오버레이 측정마크를 설명하기 위하여 도시한 도면이다. 2 is a diagram illustrating an overlay measurement mark according to Embodiment 1 of the present invention.

도 2를 참조하면, 본 발명의 실시예1에 따른 오버레이 측정마크(110)는 4개의 바(bar)가 서로 연결되어 사각형의 박스 형태를 이루는 제1 패턴(110a)과, 제1 패턴(110a) 내부에 제1 패턴(110a)의 장방향으로 신장된 복수의 제2 패턴(110b)으로 이루어진다. Referring to FIG. 2, the overlay measurement mark 110 according to the first embodiment of the present invention includes a first pattern 110a having four bars connected to each other to form a rectangular box, and a first pattern 110a. ) Includes a plurality of second patterns 110b extending in the longitudinal direction of the first pattern 110a.

이때, 제1 패턴(110a)의 폭은 1~50㎛로 형성되고, 제2 패턴(110b)은 제1 패턴(110a)의 단방향으로 상하에 복수개, 바람직하게는 2개가 나란하게 형성되며, 그 폭은 제1 패턴(110a)의 폭보다 작은 폭으로 형성되되, 바람직하게는 0.1~0.5㎛로 형성된다. 또한, 제2 패턴(110b)의 간격은 0.7~1.5㎛의 정도로 이격되도록 형성된다. At this time, the width of the first pattern (110a) is formed to 1 ~ 50㎛, the second pattern (110b) is formed in a plurality of, preferably two side by side in the unidirectional direction of the first pattern (110a), The width is formed to be smaller than the width of the first pattern (110a), preferably from 0.1 to 0.5㎛. In addition, the interval of the second pattern (110b) is formed to be spaced apart to the extent of 0.7 ~ 1.5㎛.

이와 같이, 본 발명의 실시예1에 따른 오버레이 측정마크(110)는 제1 패턴(110a) 내에 복수의 제2 패턴(110b)을 형성하여 실질적으로 제1 패턴(110a)의 폭을 감소시킴으로써 리버스 마이크로 로딩 현상을 방지하여 소자의 수율을 향상시킬 수 있다.As described above, the overlay measurement mark 110 according to the first exemplary embodiment of the present invention reverses by forming a plurality of second patterns 110b in the first pattern 110a to substantially reduce the width of the first pattern 110a. It is possible to prevent the micro loading phenomenon to improve the yield of the device.

도 3은 본 발명의 실시예2에 따른 오버레이 측정마크를 설명하기 위한 도면이다. 3 is a view for explaining an overlay measurement mark according to a second embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시예2에 따른 오버레이 측정마크(210)는 실시예1의 제1 패턴(110a)과 동일한 폭을 갖도록 동일한 형태로 형성된 제1 패턴(210a)과, 제1 패턴(210a) 내부에 형성된 복수개의 제2 패턴(210b)으로 형성되되, 제2 패턴(210b)은 실시예1과 다르게 제1 패턴(210a)의 신장된 방향으로 좌우로 복수개가 형성된다. 이때, 제2 패턴(210b)의 폭은 실시예1에서와 같이 0.1~0.5㎛ 범위 내에서 형성되며, 인접한 제2 패턴(210b)은 0.7~1.5㎛의 정도로 서로 이격되도록 형성된다. Referring to FIG. 3, the overlay measurement mark 210 according to the second exemplary embodiment of the present invention includes a first pattern 210a formed in the same shape to have the same width as the first pattern 110a of the first embodiment, and the first pattern 210a. It is formed of a plurality of second patterns 210b formed in the pattern 210a. Unlike the first embodiment, a plurality of second patterns 210b are formed in left and right directions in the extending direction of the first pattern 210a. At this time, the width of the second pattern 210b is formed in the range of 0.1 ~ 0.5㎛ as in Example 1, the adjacent second pattern 210b is formed to be spaced apart from each other to the extent of 0.7 ~ 1.5㎛.

도 4는 본 발명의 실시예3에 따른 오버레이 측정마크를 설명하기 위한 도면이다. 4 is a view for explaining an overlay measurement mark according to a third embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시예3에 따른 오버레이 측정마크(310)는 실시예1과 실시예2를 결합한 것으로서, 실시예2의 구조에서 제1 패턴(310a)의 장방향으로 좌우에 각각 형성된 복수의 제2 패턴(310b)을 한쌍으로 하여 제1 패턴(310a)의 단방향으로 상하로 배치한다. 이로써, 제1 패턴(310a)의 각 바에는 각각 4개의 제2 패턴(310b)이 형성된다. 이때, 제2 패턴(310b)의 폭은 실시예1 및 2에서와 같이 0.1~0.5㎛ 범위 내에서 형성되며, 이들 간의 간격은 0.7~1.5㎛의 정도로 이격되어 형성된다. Referring to FIG. 4, the overlay measurement mark 310 according to Embodiment 3 of the present invention is a combination of Embodiment 1 and Embodiment 2, and in the long direction of the first pattern 310a in the structure of Embodiment 2, right and left. Each of the plurality of second patterns 310b formed as a pair is disposed up and down in the unidirectional direction of the first pattern 310a. As a result, four second patterns 310b are formed on each bar of the first pattern 310a. At this time, the width of the second pattern 310b is formed in the range of 0.1 ~ 0.5㎛ as in Examples 1 and 2, the interval between them is formed spaced apart to the extent of 0.7 ~ 1.5㎛.

상기에서 본 발명의 바람직한 실시예들을 통해 본 발명의 오버레이 측정마크를 구체적으로 설명하였으나, 이는 설명을 위한 것이며 그 제한을 위한 것이 아니 다. 즉, 본 발명은 이전 패턴 형성시 리버스 마이크로 로딩 현상을 감소시키기 위하여 오버레이 측정마크의 레이아웃(layout)을 비교적 넓은 사각형의 박스 형태를 갖는 제1 패턴을 갖고, 이 제1 패턴 내에 복수의 제2 패턴을 형성하여 제1 패턴 폭을 감소시키는데 그 기술적 사상이 있다. 따라서, 본 발명은 제1 패턴 내에 형성되는 제2 패턴의 개수, 폭 및 형태는 제한되지 않고 적절히 변형될 수 있다. 그리고, 제1 패턴의 폭 내에서 제2 패턴의 폭 및 이들 간의 간격 또한 적절히 변경될 수 있다. Although the overlay measurement mark of the present invention has been described in detail through the preferred embodiments of the present invention, this is for the purpose of description and not of limitation. That is, the present invention has a first pattern having a box shape of a relatively wide rectangular box in which the layout of the overlay measurement mark is reduced in order to reduce the reverse micro loading phenomenon when forming the previous pattern, and the plurality of second patterns within the first pattern. There is a technical idea to form a to reduce the first pattern width. Therefore, the present invention is not limited to the number, width and shape of the second pattern formed in the first pattern can be modified as appropriate. In addition, within the width of the first pattern, the width of the second pattern and the gap therebetween may also be appropriately changed.

또한, 본 발명에서는 도 1a에 도시된 종래기술에 따른 오버레이 측정마크와 본 발명의 오버레이 측정마크를 나란하게 웨이퍼의 스크라이브 라인 상에 배치할 수도 있다. In addition, in the present invention, the overlay measurement mark according to the related art shown in FIG. 1A and the overlay measurement mark of the present invention may be arranged side by side on the scribe line of the wafer.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

이상에서 설명한 바와 같이, 본 발명에 의하면, 오버레이 측정마크의 레이아웃(layout)을 비교적 넓은 사각형의 박스 형태를 갖는 제1 패턴을 갖고, 이 제1 패턴 내에 복수의 제2 패턴을 형성하여 제1 패턴 폭을 감소시켜 리버스 마이크로 로딩 현상을 감소시킴으로써 오버레이 측정오류를 방지하여 소자의 수율을 증대시킬 수 있다.As described above, according to the present invention, the layout of the overlay measurement mark has a first pattern having a relatively wide rectangular box shape, and a plurality of second patterns are formed in the first pattern to form the first pattern. By reducing the width to reduce reverse micro loading, overlay measurement errors can be avoided to increase device yield.

Claims (6)

박스형 제1 패턴; 및A box-shaped first pattern; And 상기 제1 패턴 내에 서로 일정 간격으로 이격되어 형성된 복수의 제2 패턴A plurality of second patterns formed spaced apart from each other in the first pattern at regular intervals 을 포함하는 오버레이 측정마크.Overlay measurement mark comprising a. 제 1 항에 있어서, The method of claim 1, 상기 제1 패턴은 4개의 바가 서로 연결되어 형성된 사각 박스형 패턴인 것을 특징으로 하는 오버레이 측정마크.The first pattern is an overlay measurement mark, characterized in that the rectangular box-shaped pattern formed by connecting four bars to each other. 제 2 항에 있어서, The method of claim 2, 상기 바 각각의 폭은 1~50㎛인 것을 특징으로 하는 오버레이 측정마크.The width of each bar is an overlay measurement mark, characterized in that 1 ~ 50㎛. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서, The method according to any one of claims 1 to 3, 상기 제2 패턴은 상기 제1 패턴의 장방향 또는 단방향으로 서로 나란한 방향으로 형성된 것을 특징으로 하는 오버레이 측정마크.The second measurement pattern overlay overlay mark, characterized in that formed in the direction parallel to each other in the longitudinal direction or unidirectional direction of the first pattern. 제 4 항에 있어서, The method of claim 4, wherein 상기 제2 패턴이 폭은 0.1~0.5㎛인 것을 특징으로 하는 오버레이 측정마크.Overlay measurement mark, characterized in that the second pattern has a width of 0.1 ~ 0.5㎛. 제 5 항에 있어서, The method of claim 5, 상기 제2 패턴 간의 간격은 0.7~1.5㎛으로 이격된 것을 특징으로 하는 오버레이 측정마크.The gap between the second pattern is an overlay measurement mark, characterized in that spaced apart by 0.7 ~ 1.5㎛.
KR1020050093480A 2005-10-05 2005-10-05 Mark for measuring overlay KR20070038301A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050093480A KR20070038301A (en) 2005-10-05 2005-10-05 Mark for measuring overlay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093480A KR20070038301A (en) 2005-10-05 2005-10-05 Mark for measuring overlay

Publications (1)

Publication Number Publication Date
KR20070038301A true KR20070038301A (en) 2007-04-10

Family

ID=38159687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093480A KR20070038301A (en) 2005-10-05 2005-10-05 Mark for measuring overlay

Country Status (1)

Country Link
KR (1) KR20070038301A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497188B1 (en) * 2011-12-08 2015-02-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Structure and method for e-beam in-chip overlay mark
WO2017200159A1 (en) * 2016-05-19 2017-11-23 (주)오로스 테크놀로지 Overlay mark, and overlay measurement method and semiconductor device manufacturing method using same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101497188B1 (en) * 2011-12-08 2015-02-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Structure and method for e-beam in-chip overlay mark
WO2017200159A1 (en) * 2016-05-19 2017-11-23 (주)오로스 테크놀로지 Overlay mark, and overlay measurement method and semiconductor device manufacturing method using same

Similar Documents

Publication Publication Date Title
US9470987B1 (en) Overlay mask
JP2007328289A (en) Reticle, semiconductor chip, and method of manufacturing semiconductor device
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US20080122124A1 (en) Overlay mark, method for forming the same and application thereof
CN109119353A (en) The semiconductor pattern of stage monitoring overlay situation and critical dimension after etching
KR20070038301A (en) Mark for measuring overlay
US6338926B1 (en) Focus measurement method
CN106154739A (en) Mask plate and the determination methods of focal shift
JP2010113195A (en) Exposure mask, and method of manufacturing semiconductor device
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
US20080252867A1 (en) Overlay mark, and fabrication and application of the same
CN110277370B (en) Critical dimension test strip pattern structure, photomask and material layer
KR100321442B1 (en) Method for measuring a overlay status in a fabricating process of a semiconductor device
KR100906050B1 (en) Alginment mark
US6706617B2 (en) Method for forming isolation pattern in semiconductor device
KR0172287B1 (en) Focusing measurement of exposure apparatus and reiteration accuracy by detecting mark
CN111508825B (en) Device offset monitoring method, semiconductor device and manufacturing method thereof
US6403978B1 (en) Test pattern for measuring variations of critical dimensions of wiring patterns formed in the fabrication of semiconductor devices
JPS5922370B2 (en) How to align masks for integrated circuits
KR100187663B1 (en) Reticle used in manufacturing semiconductor devices
KR100187661B1 (en) Forming method of monitoring bar for semiconductor chip area
JP4845005B2 (en) Semiconductor device and manufacturing method thereof
KR0147641B1 (en) Reticle and method for forming align-key pattern using it
KR100564579B1 (en) Key for measuring reflow amount of resist and method for forming fine pattern of semiconductor device
US8723341B2 (en) Alignment mark and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination