KR100303799B1 - Mask pattern for semiconductor device - Google Patents
Mask pattern for semiconductor device Download PDFInfo
- Publication number
- KR100303799B1 KR100303799B1 KR1019980009426A KR19980009426A KR100303799B1 KR 100303799 B1 KR100303799 B1 KR 100303799B1 KR 1019980009426 A KR1019980009426 A KR 1019980009426A KR 19980009426 A KR19980009426 A KR 19980009426A KR 100303799 B1 KR100303799 B1 KR 100303799B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- mask
- semiconductor device
- mask pattern
- photoresist
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
Description
본 발명은 반도체 소자용 마스크 패턴에 관한 것으로서, 더욱 상세하게는, 반도체 소자의 패턴을 형성하기 위해 사용되는 마스크에 형성된 반도체 소자용 마스크 패턴에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mask pattern for a semiconductor element, and more particularly, to a mask pattern for a semiconductor element formed in a mask used for forming a pattern of a semiconductor element.
일반적으로 반도체 소자의 제조 방법 중 사진 공정에서 패턴을 형성하기 위해서 노광 공정이 필요하다.In general, an exposure process is required to form a pattern in a photolithography process in a method of manufacturing a semiconductor device.
이러한 노광 공정 중에는 감광제를 웨이퍼에 도포하고, 필요한 부분만을 선택적으로 노광하기 위해 패턴이 형성되어 있는 마스크가 사용된다.During this exposure process, a mask having a pattern is used to apply a photosensitive agent to the wafer and selectively expose only the necessary portions.
그러면, 첨부한 도면을 참고로 하여 종래의 기술에 따른 종래의 기술에 따른 마스크의 패턴 및 그에 따른 감광막의 패턴에 대하여 상세히 설명한다.Next, a pattern of a mask according to the related art according to the related art and a pattern of the photosensitive film according to the related art will be described in detail with reference to the accompanying drawings.
도 1a 및 1b는 종래의 기술에 따른 마스크의 패턴 및 그에 따른 감광막의 패턴을 도시한 평면도로서, 도 1a는 마스크의 패턴을 도시한 도면이고, 도 1b는 도 1a의 마스크를 이용하여 패터닝된 감광막의 패턴을 도시한 도면이다.1A and 1B are plan views showing a pattern of a mask according to the related art and a pattern of a photoresist film according to the related art, FIG. 1A is a view showing a pattern of a mask, and FIG. 1B is a patterned photoresist patterned using the mask of FIG. 1A. Is a diagram showing a pattern of?
도 1a에서 보는 바와 같이, 세 개의 선형 패턴을 형성하기 위해서는 가로 방향으로 서로 평행한 직사각형 모양의 선형 패턴(1)이 형성되어 있는 마스크를 이용하여 노광을 실시한다.As shown in FIG. 1A, in order to form three linear patterns, exposure is performed using a mask in which the linear patterns 1 having a rectangular shape parallel to each other in the horizontal direction are formed.
그러나, 도 1b에서 보는 바와 같이, 도 1의 선형 패턴(1)과는 다르게 웨이퍼 상부에는 양단이 둥근 모양인 선형의 감광막 패턴(11)이 형성된다. 왜냐하면, 노광 공정에서 선형 패턴(1)의 네 모서리 부분에서 모서리가 아닌 다른 부분보다 회절 현상이 심하게 발생하여 조사되는 빛의 양이 많아지게 되어 이 부분에서 감광막이 손실되기 때문이다.However, as shown in FIG. 1B, unlike the linear pattern 1 of FIG. 1, a linear photosensitive film pattern 11 having rounded ends is formed on the wafer. This is because the diffraction phenomenon occurs more severely at the four corner portions of the linear pattern 1 than at the other corners in the exposure process, so that the amount of irradiated light is increased and the photosensitive film is lost at this portion.
이러한 감광막의 손실을 방지하기 위해 모서리 부분에 돌출부(serif)를 형성하는 방법이 제안되었다.In order to prevent such a loss of the photosensitive film, a method of forming a protrusion in a corner portion has been proposed.
도 2a 및 2b는 종래의 기술에 따른 개선된 반도체 소자용 마스크의 패턴 및 그에 따른 감광막의 패턴을 도시한 평면도이다.2A and 2B are plan views showing a pattern of an improved mask for a semiconductor device according to the related art and a pattern of a photosensitive film accordingly.
도 2a에서 보는 바와 같이, 개선된 종래의 반도체 소자용 마스크에 형성된 선형 패턴(1)의 네 모서리에는 각각 돌출부(2)가 형성되어 있다.As shown in FIG. 2A, protrusions 2 are formed at four corners of the linear pattern 1 formed in the improved conventional mask for semiconductor devices.
이러한 도 2a의 돌출부(2)를 가지는 마스크를 이용하여 감광막 패턴을 형성하면, 도 2b에서 보는 바와 같이, 직사각형 모양에 근접한 선형의 감광막 패턴(12)이 형성된다. 왜냐하면, 도 2a의 선형 패턴(1)의 네 모서리에 형성되어 있는 돌출부(2)는 노광 공정에서 회절 현상에 의해 선형 패턴(1)의 네 모서리에 과다하게 조사되는 빛의 양을 일부 차단하게 되므로 감광막의 손실을 방지하기 때문이다.When the photoresist pattern is formed by using the mask having the protrusion 2 of FIG. 2A, as shown in FIG. 2B, a linear photoresist pattern 12 that is close to a rectangular shape is formed. Because the protrusions 2 formed at the four corners of the linear pattern 1 of FIG. 2a partially block the amount of light that is excessively irradiated to the four corners of the linear pattern 1 by diffraction in the exposure process. This is because the loss of the photosensitive film is prevented.
그러나, 마스크의 패턴이 다소 복잡하고 미세한 경우에는 마스크의 패턴 모양으로 감광막의 패턴을 근접하게 형성하는 데는 한계가 있다.However, when the pattern of the mask is somewhat complicated and minute, there is a limit in forming the pattern of the photosensitive film in close proximity to the pattern of the mask.
도 3a 및 도 3b는 종래의 기술에 따른 다른 반도체 소자용 마스크의 패턴 및 그에 따른 감광막의 패턴을 도시한 평면도이다.3A and 3B are plan views illustrating a pattern of another mask for a semiconductor device according to the related art and a pattern of a photosensitive film according thereto.
도 3a에서 보는 바와 같이, 종래의 다른 반도체 소자용 마스크에는 "ㄴ"자 모양의 제1 패턴(1)과 "ㄱ"자 모양의 제2 패턴(2)이 결합되어 있는 다소 복잡한 마스크 패턴(12)이 형성되어 있다.As shown in FIG. 3A, a more complicated mask pattern 12 in which a first pattern 1 having a "b" shape and a second pattern 2 having a "b" shape is combined with another mask for a semiconductor device in the related art. ) Is formed.
도 3a의 반도체 소자용 마스크를 이용하여 노광 공정을 실시하면, 도 3b에서 보는 바와 같이, 도 3a의 마스크 패턴(12)과 전혀 다른 감광막 패턴(22)이 웨이퍼 상부에 형성된다. 즉, 도 3b의 볼록한 모서리 부분의 감광막 패턴(22)은 도 3a의 제1 패턴(1)과 제2 패턴(2)의 볼록한 모서리 부분(a)에서 앞에서 설명한 바와 같이 회절 현상으로 인한 과다한 양의 빛이 조사되어 감광막이 손실되므로 둥근 모양으로 형성된다. 또한, 도 3b의 오목한 모서리 부분의 감광막 패턴(22)은 도 3a의 오목한 모서리 부분(b)에서 회절 현상이 발생하더라도 단위 면적당 조사되는 빛의 양이 줄어들어 감광막이 남게되므로 브리지(bridge) 모양으로 형성된다.When the exposure process is performed using the mask for the semiconductor element of FIG. 3A, as shown in FIG. 3B, a photosensitive film pattern 22 that is completely different from the mask pattern 12 of FIG. 3A is formed on the wafer. That is, the photosensitive film pattern 22 of the convex edge portion of FIG. 3B has an excessive amount due to the diffraction phenomenon as described above in the convex edge portion a of the first pattern 1 and the second pattern 2 of FIG. 3A. Since light is irradiated and the photoresist film is lost, it is formed in a round shape. In addition, the photosensitive film pattern 22 of the concave edge portion of FIG. 3B is formed in a bridge shape because the amount of light irradiated per unit area is reduced even though diffraction occurs in the concave edge portion b of FIG. 3A. do.
따라서, 실제로 마스크에 형성되어 있는 원하는 모양의 패턴이 감광막 패턴으로 형성되지 않는다.Therefore, the pattern of the desired shape actually formed in the mask is not formed into the photosensitive film pattern.
본 발명에 과제는 원하고자 하는 패턴을 형성하기 위한 반도체 소자용 마스크를 제공하기 위한 것이다.An object of the present invention is to provide a mask for a semiconductor device for forming a desired pattern.
도 1a 및 1b는 종래의 기술에 따른 반도체 소자용 마스크의 패턴 및 그에 따른 감광막의 패턴을 도시한 평면도이고,1A and 1B are plan views illustrating a pattern of a mask for a semiconductor device according to the related art and a pattern of a photosensitive film according thereto,
도 2a 및 2b는 종래의 기술에 따른 개선된 반도체 소자용 마스크의 패턴 및 그에 따른 감광막의 패턴을 도시한 평면도이고,2A and 2B are plan views illustrating a pattern of an improved mask for a semiconductor device according to the prior art and a pattern of a photoresist film accordingly,
도 3a 및 도 3b는 종래의 기술에 따른 다른 반도체 소자용 마스크의 패턴 및 그에 따른 감광막의 패턴을 도시한 평면도이고,3A and 3B are plan views illustrating a pattern of another mask for a semiconductor device according to the related art and a pattern of a photosensitive film according thereto,
도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 반도체 소자용 마스크의 패턴 및 그에 따른 감광막의 패턴을 도시한 평면도이고,4A and 4B are plan views illustrating a pattern of a mask for a semiconductor device and a pattern of a photoresist film according to the first embodiment of the present invention;
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 반도체 소자용 마스크의 패턴 및 그에 따른 감광막의 패턴을 도시한 평면도이다.5A and 5B are plan views illustrating a pattern of a mask for a semiconductor device and a pattern of a photoresist film according to the second embodiment of the present invention.
이러한 과제를 해결하기 위한 본 발명에 따른 반도체 소자용 마스크에는 볼록하게 형성되어 있는 모서리 부분에 서로 이웃하는 패턴을 연결하는 연결부가 형성되어 있으며, 오목하게 형성되어 모서리 부분에는 패턴이 슬릿(slit) 형태로 분리되어 있다.In order to solve this problem, a mask for a semiconductor device according to the present invention has connecting portions connecting adjacent patterns to convexly formed corner portions, and are formed concave to form a slit pattern at the corner portions. Separated by.
여기서, 연결부의 폭 또는 분리된 패턴들의 슬릿 간격은, 이 부분이 감광막의 패턴으로 형성되는 것을 방지하기 위하여 노광 장비로 형성할 수 있는 패턴 폭의 최소값에 대하여 50% 미만인 것이 바람직하다.Here, the width of the connection portion or the slit spacing of the separated patterns is preferably less than 50% with respect to the minimum value of the pattern width that can be formed by the exposure equipment in order to prevent this portion from being formed into the pattern of the photosensitive film.
이러한 본 발명에 따른 반도체 소자용 마스크에서 볼록한 부분에 형성되어 있는 연결부는 조사되는 빛의 일부를 차단하여 감광막이 손실되는 것을 방지하게 된다. 또한, 분리된 패턴들은 슬릿 형태이므로 오목한 부분에 회절 현상을 유발시키므로 조사되는 빛의 양을 증가시키게 되고, 결국에는 오목한 부분에 감광막이 남게 되는 것을 방지하게 된다.The connection part formed in the convex portion of the mask for a semiconductor device according to the present invention blocks a part of the irradiated light to prevent the photoresist film from being lost. In addition, the separated patterns are slit-shaped, causing diffraction in the concave portion, thereby increasing the amount of light to be irradiated, and eventually preventing the photoresist film from remaining in the concave portion.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 반도체 소자용 마스크의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of a mask for a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art to which the present invention pertains can easily practice the present invention.
도 4a 및 도 4b는 본 발명의 제1 실시예에 따른 반도체 소자용 마스크의 패턴 및 그에 따른 감광막의 패턴을 도시한 평면도로서, 도 4a는 마스크의 패턴을 도시한 것이고, 도 4b는 도 4a의 마스크를 사용하여 사진 공정을 통하여 형성된 감광막의 패턴이다.4A and 4B are plan views illustrating a pattern of a mask for a semiconductor device and a pattern of a photoresist film according to a first embodiment of the present invention. FIG. 4A illustrates a pattern of a mask, and FIG. 4B illustrates a pattern of FIG. 4A. It is a pattern of the photosensitive film formed through the photo process using a mask.
도 4a에서 보는 바와 같이, 본 발명의 제1 실시예에 따른 반도체 소자용 마스크에는 세로 방향으로 세 개의 선형 패턴(100)이 직사각형 모양으로 형성되어 있다. 또한, 세 개의 선형 패턴(100)의 상변 및 하변에는 이들을 연결하는 연결부(101)가 가로 방향으로 형성되어 있다.As shown in FIG. 4A, in the mask for a semiconductor device according to the first embodiment of the present invention, three linear patterns 100 are formed in a rectangular shape in a vertical direction. In addition, connecting portions 101 connecting the upper and lower sides of the three linear patterns 100 are formed in the horizontal direction.
여기서, 연결부(101)는 이웃하는 선형 패턴(100)의 모서리를 각각 연결하기 위해 선형 패턴(100)의 상부 및 하부에 각각 두 개씩 형성되어 있지만, 노광 공정시 회절 현상으로 인하여 조사되는 빛의 양이 증가될 수 있는 부분에는 추가로 형성할 수도 있다.Here, two connecting portions 101 are formed at the upper and lower portions of the linear pattern 100 to connect the edges of the adjacent linear patterns 100, respectively, but the amount of light irradiated due to the diffraction phenomenon during the exposure process. It may be further formed in the portion that can be increased.
또한, 연결부(101)의 폭은 노광 장치로 형성할 수 있는 최소의 배선 폭에 대하여 50% 미만인 것이 적절하며, 10%~30% 범위로 형성하는 것이 가장 바람직하다. 자세한 것은 이후에 설명하기로 한다.In addition, the width of the connection portion 101 is appropriately less than 50% with respect to the minimum wiring width that can be formed by the exposure apparatus, and most preferably formed in the range of 10% to 30%. Details will be described later.
이러한 본 발명의 제1 실시예에 따른 도 4a의 반도체 소자용 마스크를 사용하여 노광 공정을 실시하면, 도 4b에서 보는 바와 같이 웨이퍼 상부에는 3개의 선형 감광막 패턴(110)이 형성된다. 이러한 감광막 패턴(110)은 도 4a의 선형 패턴(100)과 유사하다.When the exposure process is performed using the mask for the semiconductor device of FIG. 4A according to the first exemplary embodiment of the present invention, as shown in FIG. 4B, three linear photoresist patterns 110 are formed on the wafer. The photoresist pattern 110 is similar to the linear pattern 100 of FIG. 4A.
여기서, 연결부(101)는 노광 공정시 각 선형 패턴(100)의 네 모서리에서 조사되는 빛의 일부를 차단하는 역할을 한다. 그러므로, 노광 공정시 선형 패턴(100)의 모서리 부분에서 발생하는 회절 현상으로 인하여 증가하는 빛의 일부를 차단하여 감광막 패턴(110)의 모서리 부분에서 감광막이 손상되는 것을 방지한다.Here, the connecting portion 101 serves to block a part of the light emitted from the four corners of each linear pattern 100 during the exposure process. Therefore, the photosensitive film is prevented from being damaged at the corner of the photoresist pattern 110 by blocking a part of the increasing light due to the diffraction phenomenon occurring at the corner of the linear pattern 100 during the exposure process.
이때, 연결부(101)의 폭은 노광 장치를 이용하여 패터닝할 수 있는 배선의 폭보다 작게 형성하는 것이 바람직하다. 왜냐하면, 연결부(101)의 폭이 노광 장치를 이용하여 패터닝할 수 있는 배선의 폭보다 크면, 연결부(101)에 대응하는 위치에 불필요한 감광막 패턴이 형성될 수도 있기 때문이다.At this time, the width of the connection portion 101 is preferably formed smaller than the width of the wiring that can be patterned using the exposure apparatus. This is because, if the width of the connection portion 101 is larger than the width of the wiring that can be patterned using the exposure apparatus, an unnecessary photosensitive film pattern may be formed at a position corresponding to the connection portion 101.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 반도체 소자용 마스크의 패턴 및 그에 따른 감광막의 패턴을 도시한 평면도이다.5A and 5B are plan views illustrating a pattern of a mask for a semiconductor device and a pattern of a photoresist film according to the second embodiment of the present invention.
도 5a에서 보는 바와 같이, 본 발명의 제2 실시예에 따른 반도체 소자용 마스크에는 "ㄴ"자 모양의 제1 마스크 패턴(100)과 "ㄱ"자 모양의 제2 마스크 패턴(200)이 결합되어 있는 다소 복잡한 마스크 패턴(120)이 형성되어 있다. 이때, "ㄴ"자 모양의 제1 패턴(100)과 "ㄱ"자 모양의 제2 패턴(200)은 각각 네 부분(101, 102, 103, 104 ; 201, 202, 203, 204)으로 분리되어 있다. 즉, "ㄴ"자 모양의 제1 패턴(100)과 "ㄱ"자 모양의 제2 패턴(200)에서 각각 오목한 모서리 부분이 슬릿 형태로 적어도 3부분 이상으로 분리되어 있다.As shown in FIG. 5A, a first mask pattern 100 having a “b” shape and a second mask pattern 200 having a “a” shape are coupled to a mask for a semiconductor device according to a second embodiment of the present invention. A rather complicated mask pattern 120 is formed. At this time, the "b" shaped first pattern 100 and the "b" shaped second pattern 200 are respectively divided into four parts 101, 102, 103, 104; 201, 202, 203, and 204. It is. That is, the concave corner portions of the first pattern 100 having a “b” shape and the second pattern 200 having a “b” shape are separated into at least three or more portions in a slit shape.
여기서, 제1 패턴(100)과 제2 패턴(200)이 각각 네 부분으로 분리되어 있는 이유는 노광 공정시 오목한 모서리 부분에는 단위 면적당 조사되는 빛의 양이 감소하는 것을 방지하기 위함이다. 왜냐하면, 조사되는 빛의 양이 감소하는 경우에 감광막이 마스크의 패턴 모양으로 패터닝되지 않을 수도 있기 때문이다.Here, the reason why the first pattern 100 and the second pattern 200 are divided into four parts is to prevent the amount of light irradiated per unit area from being reduced in the concave corner portion during the exposure process. This is because the photosensitive film may not be patterned into the pattern shape of the mask when the amount of irradiated light is reduced.
또한, 슬릿 형태로 분리되어 있는 각각 네 부분(101, 102, 103, 104 ; 201, 202, 203, 204) 사이의 간격은 노광 장치로 형성할 수 있는 최소의 배선 폭에 대하여 50% 미만인 것이 적절하며, 10%~30% 범위로 형성하는 것이 가장 바람직하다. 왜냐하면, 감광막 패턴이 분리된 상태로 패터닝될 수 있기 때문이다.In addition, the spacing between the four portions 101, 102, 103, 104; 201, 202, 203, and 204, each separated in a slit form, is suitably less than 50% of the minimum wiring width that can be formed by the exposure apparatus. It is most preferable to form in the range of 10% to 30%. This is because the photoresist pattern may be patterned in a separated state.
또한, 마스크 패턴에는 제1 패턴(100)과 제2 패턴(200)중에서 서로 인접한 제 1패턴(101)과 제2 패턴(204)을 제1 연결부(301)와 제1 패턴(104)과 제2 패턴(201)을 연결하는 제2 연결부(302)가 가로방향으로 형성되어 있다.In the mask pattern, the first pattern 101 and the second pattern 204 which are adjacent to each other among the first pattern 100 and the second pattern 200 may be formed of the first connection part 301 and the first pattern 104 and the first pattern 100. The second connecting portion 302 connecting the two patterns 201 is formed in the horizontal direction.
여기서, 제1 및 제2 연결부(301, 302)는 노광 공정시 회절 현상으로 인하여 증가하는 빛의 일부를 차단하는 역할을 한다. 왜냐하면, 증가하는 빛으로 인하여 감광막의 손실이 발생할 수 있기 때문이다. 여기에는, 두 개의 연결부(301, 302)만이 형성되어 있지만, 노광 공정시 회절 현상으로 인하여 조사되는 빛의 양이 증가하는 부분, 특히 볼록한 모서리로 형성되어 있는 부분에는 추가로 여러개 형성할 수도 있다.Here, the first and second connectors 301 and 302 serve to block a part of the light that increases due to the diffraction phenomenon during the exposure process. This is because loss of photoresist may occur due to increasing light. Although only two connecting portions 301 and 302 are formed here, a plurality of connecting portions 301 and 302 may be additionally formed in a portion in which the amount of light irradiated due to diffraction phenomenon during the exposure process increases, particularly in a portion formed with convex edges.
이때, 제1 및 제2 연결부(301, 302)의 폭은 노광 장치로 형성할 수 있는 최소의 배선 폭에 대하여 50% 미만인 것이 적절하며, 10%~30% 범위로 형성하는 것이 가장 바람직하다. 왜냐하면, 제1 및 제2 연결부(301, 302)에 대응하는 위치에 원하지 않는 감광막 패턴이 형성되는 것을 방지하기 위함이다.In this case, the width of the first and second connection portions 301 and 302 is preferably less than 50% with respect to the minimum wiring width that can be formed by the exposure apparatus, and most preferably, it is formed in the range of 10% to 30%. This is to prevent the formation of unwanted photoresist patterns at positions corresponding to the first and second connectors 301 and 302.
이러한 본 발명의 제2 실시예에 따른 도 5a의 반도체 소자용 마스크를 사용하여 노광 공정을 실시하면, 도 5b에서 보는 바와 같이 웨이퍼 상부에는 "ㄴ"자 모양의 제1 감광막 패턴(110)과 "ㄱ"자 모양의 제2 감광막 패턴(220)으로 이루어진 감광막 패턴(230)이 형성된다. 이러한 감광막 패턴(230)은 도 5a의 마스크 패턴(120)과 유사하게 형성되며, 제1 및 제2 연결부(301, 302)와 슬릿 모양은 감광막 패턴으로 나타나지 않는다. 특히, 도 5a에서와 같이 제1 패턴(100)과 제2 패턴(200)의 오목한 모서리 부분을 각각 네부분의 슬릿 패턴으로 분리하여 오목한 모서리 부분에서 단위 면적당 조사되는 빛의 양이 감소하는 것을 방지함으로써 서로 이웃하는 제1 감광막 패턴(110)과 제2 감광막 패턴(220)이 연결되는 것을 방지할 수 있다.When the exposure process is performed using the mask for the semiconductor device of FIG. 5A according to the second embodiment of the present invention, as shown in FIG. 5B, the first photosensitive film pattern 110 having the shape of “b” and “ A photoresist pattern 230 including a second “photoresist” pattern 220 is formed. The photoresist pattern 230 is formed similarly to the mask pattern 120 of FIG. 5A, and the first and second connectors 301 and 302 and the slit shape do not appear as the photoresist pattern. In particular, as shown in FIG. 5A, the concave corner portions of the first pattern 100 and the second pattern 200 are divided into four slit patterns to prevent the amount of light irradiated per unit area from the concave corner portions from decreasing. As a result, the neighboring first photoresist layer pattern 110 and the second photoresist layer pattern 220 may be prevented from being connected.
따라서, 본 발명에서는 노광 공정시 회절 현상으로 인하여 조사되는 빛의 양이 증가하는 부분에는 연결부를 형성하고, 단위 면적당 조사되는 빛의 양이 감소하는 부분에는 슬릿 형태로 마스크 패턴을 분리하여 형성함으로써 반도체 회로를 효과적으로 설계할 수 있다. 특히, 오목한 모서리 부분의 마스크 패턴을 다수의 슬릿패턴으로 분리하여 형성함으로써 서로 이웃하는 감광막패턴이 연결되어 형성되어 형성되는 것을 방지할 수있다.Therefore, in the present invention, the semiconductor device is formed by forming a connecting portion in a portion where the amount of light is irradiated due to diffraction during the exposure process, and by separating the mask pattern in a slit form in a portion where the amount of light is irradiated per unit area. The circuit can be designed effectively. In particular, by forming the mask pattern of the concave edge portion into a plurality of slit patterns, it is possible to prevent the adjacent photosensitive film patterns from being formed and connected.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980009426A KR100303799B1 (en) | 1998-03-19 | 1998-03-19 | Mask pattern for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980009426A KR100303799B1 (en) | 1998-03-19 | 1998-03-19 | Mask pattern for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990075302A KR19990075302A (en) | 1999-10-15 |
| KR100303799B1 true KR100303799B1 (en) | 2001-11-30 |
Family
ID=37529818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980009426A KR100303799B1 (en) | 1998-03-19 | 1998-03-19 | Mask pattern for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100303799B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100653974B1 (en) * | 1999-10-25 | 2006-12-04 | 엘지.필립스 엘시디 주식회사 | Mask pattern for preventing electrostatic |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62141558A (en) * | 1985-12-16 | 1987-06-25 | Oki Electric Ind Co Ltd | Photomask and formation of fine pattern using said mask |
| KR950025858A (en) * | 1994-02-07 | 1995-09-18 | 김광호 | Photo mask and its manufacturing method |
| KR970048956A (en) * | 1995-12-26 | 1997-07-29 | 김광호 | Mask having phase inversion pattern and manufacturing method thereof |
-
1998
- 1998-03-19 KR KR1019980009426A patent/KR100303799B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62141558A (en) * | 1985-12-16 | 1987-06-25 | Oki Electric Ind Co Ltd | Photomask and formation of fine pattern using said mask |
| KR950025858A (en) * | 1994-02-07 | 1995-09-18 | 김광호 | Photo mask and its manufacturing method |
| KR970048956A (en) * | 1995-12-26 | 1997-07-29 | 김광호 | Mask having phase inversion pattern and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990075302A (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897975A (en) | Phase shift mask for formation of contact holes having micro dimension | |
| KR100309301B1 (en) | Light exposure pattern mask and production method of the same | |
| KR100502797B1 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR960032623A (en) | Method of manufacturing phase shift mask and method of manufacturing semiconductor integrated circuit device | |
| US5922495A (en) | Mask for use in stitching exposure process | |
| KR100303799B1 (en) | Mask pattern for semiconductor device | |
| US5817439A (en) | Method of blind border pattern layout for attenuated phase shifting masks | |
| KR100400294B1 (en) | Exposure mask | |
| KR100307222B1 (en) | Mask frame | |
| US5338397A (en) | Method of forming a semiconductor device | |
| JPH1167639A (en) | Method of exposure and mask for exposure | |
| KR100436771B1 (en) | Method of forming photoresist pattern with good properties of semiconductor device | |
| KR100268516B1 (en) | Eguipment for fabricating of semiconductor device | |
| KR19980077753A (en) | Pattern Forming Method of Semiconductor Device by Photolithography Process | |
| KR0134169Y1 (en) | Mask pattern | |
| KR100674900B1 (en) | Mask for manufacturing fine patterns of semiconductor device and method thereof | |
| KR19990003275A (en) | Manufacturing method of liquid crystal display device to reduce stitch defect | |
| JP3057767B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP2704946B2 (en) | Reticle and method for manufacturing semiconductor device | |
| KR19980038054A (en) | Pattern formation method of semiconductor device | |
| KR0126636B1 (en) | Fine patterning method of semiconductor device | |
| KR960019486A (en) | Method for manufacturing contact mask of semiconductor device | |
| KR100314740B1 (en) | Thickness selection method of photoresist | |
| KR19980055730A (en) | Contact mask | |
| KR100955187B1 (en) | A method for forming a fuse of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080630 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |